JP2017045944A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2017045944A
JP2017045944A JP2015169323A JP2015169323A JP2017045944A JP 2017045944 A JP2017045944 A JP 2017045944A JP 2015169323 A JP2015169323 A JP 2015169323A JP 2015169323 A JP2015169323 A JP 2015169323A JP 2017045944 A JP2017045944 A JP 2017045944A
Authority
JP
Japan
Prior art keywords
leads
lead
tape
semiconductor device
sealing body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015169323A
Other languages
English (en)
Inventor
昭彦 岩谷
Akihiko Iwatani
昭彦 岩谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2015169323A priority Critical patent/JP2017045944A/ja
Priority to US15/201,468 priority patent/US9805981B2/en
Priority to TW105123583A priority patent/TW201717346A/zh
Priority to CN201610647368.6A priority patent/CN106486452B/zh
Priority to KR1020160107696A priority patent/KR20170026204A/ko
Publication of JP2017045944A publication Critical patent/JP2017045944A/ja
Priority to US15/791,408 priority patent/US10020225B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49558—Insulating layers on lead frames, e.g. bridging members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/46—Structure, shape, material or disposition of the wire connectors prior to the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
    • H01L2224/868—Bonding techniques
    • H01L2224/86801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】リードの変形を防止するリード変形抑制用のテープの貼り付け信頼性を向上させる半導体装置を提供する。
【解決手段】半導体装置ＰＫＧ１は、複数のリードＬＤ１から成るリード群ＬＤｇ１と、複数のリードＬＤ２から成るリード群ＬＤｇ２と、リード群ＬＤｇ１とリード群ＬＤｇ２との間に配置された吊りリードＨＬ１と、を有している。また、半導体装置ＰＫＧ１は、複数のリードＬＤ１のそれぞれ、吊りリードＨＬ１及び複数のリードＬＤ２のうちの一部に貼り付けられたテープＴＰ１と、複数のリードＬＤ２に貼り付けられたテープＴＰ２と、を有する。また、テープＴＰ１は、複数のリードＬＤ１のそれぞれに貼り付けたリード保持部ＴＰ１１と、吊りリードＨＬ１及び複数のリードＬＤ２のうちの一部に貼り付け、かつ、リード保持部ＴＰ１１よりもワイヤ接合部から遠い位置に貼り付けたテープ支持部ＴＰ１２と、を有する構造とする。
【選択図】図６

Description

本発明は、半導体装置に関し、例えば、半導体チップと複数のリードとが複数のワイヤを介して接続された半導体装置に適用して有効な技術に関する。
特開２０１３−１２０７６８号公報（特許文献１）や、特開２００９−４４１１４号公報（特許文献２）には、半導体チップに接続される複数のリードのワイヤ接合領域の外側に、枠状（リング形状）のテープ材が貼り付けられた構造が記載されている。
また、特開２０１０−２７８３０８号公報（特許文献３）や、特開２００６−３３２２４１号公報（特許文献４）には、リードに貼り付けられるテープが、互いに分離された複数の部材で構成されている構造が記載されている。
特開２０１３−１２０７６８号公報 特開２００９−４４１１４号公報 特開２０１０−２７８３０８号公報 特開２００６−３３２２４１号公報
複数のリード、およびリードの隣に配置された吊りリードに跨ってテープを貼り付けて、製造工程中におけるリードの変形を抑制する技術がある。特に、ワイヤが接続されるワイヤ接合部の近傍にテープを貼り付ければ、ワイヤ接合部の周辺の変形を抑制できる。
ここで、上記したリードの変形を防止するリード変形抑制用のテープの取得効率について検討する。枠状に形成されたテープを１つ用いる場合と、枠状に形成されていないテープ（すなわち、略短冊状のテープ）を複数用いる場合と、を比較すると、取得効率は後者の方が高い。
しかし、複数のテープを用いる場合、複数のリードのそれぞれに対してテープを確実に貼り付けるためには、各テープの重なり（オーバラップ）を防ぐようにする必要がある。各テープの重なりを防止する方法として、複数のテープを互いに離間してリードに貼り付ける方法が考えられる。
ここで、各リードに接続される各ワイヤの長さを短くするには、リードの先端部にワイヤを接続することが好ましい。このことから、ワイヤ接合部の周辺の変形を抑制するためには、各リードのうち、上記テープも各リードの先端部の近傍に貼り付けることが好ましい。
しかし、上記の方法では、複数のテープのうちの少なくとも一つを、リードの先端部、すなわち、ワイヤ接合部（接続点）から離れた位置に貼り付けなければならない。
なお、テープ同士が互いに重ならないようするための別の方法として、例えば、リードの間に配置される吊りリードの幅または吊りリードの一部の幅を大きくして、各テープの端部を、この吊りリードまたは吊りリードの一部に貼り付ける方法も考えられる。しかし、この場合、吊りリードの幅が大きくなることにより、半導体装置の小型化を実現することが困難となる。もしくは、1つの半導体装置内に配置できるリードの数を増やすことが困難となる。すなわち、半導体装置の単位面積当たりの端子数が低下する原因になる。
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
一実施の形態による半導体装置は、複数の第１リードから成る第１リード群と、複数の第２リードから成る第２リード群と、上記第１リード群と上記第２リード群との間に配置された第１吊りリードと、を有している。また、上記半導体装置は、上記複数の第１リードのそれぞれ、上記第１吊りリード、および上記複数の第２リードのうちの一部に貼り付けられた第１テープと、上記複数の第２リードに貼り付けられた第２テープと、を有している。また、上記第１テープは、上記複数の第１リードのそれぞれに貼り付けられた第１部分と、上記第１吊りリードおよび上記複数の第２リードのうちの一部に貼り付けられ、かつ、上記第１部分よりもワイヤ接合部から遠い位置に貼り付けられた第２部分と、を有しているものである。
上記一実施の形態によれば、半導体装置の信頼性を向上させることができる。
一実施の形態の半導体装置の上面図である。 図１のＡ−Ａ線に沿った断面図である。 図１に示す封止体を透視した状態で半導体装置の内部構造を示す透視平面図である。 図３に示す複数のワイヤ、および半導体チップのパッドを取り除いた状態で示す透視平面図である。 図３に示す複数の吊りリードのうちの一つの周辺を拡大して示す拡大平面図である。 図５に示す端部リードの周辺をさらに拡大して示す拡大平面図である。 図５に示すテープの反対側の端部の周辺を拡大して示す拡大平面図である。 図１〜図７を用いて説明した半導体装置の組立工程のフローを示す説明図である。 図８に示す基材準備工程で準備するリードフレームを示す拡大平面図である。 図９のＡ−Ａ線に沿った断面において、複数のリードにテープを貼り付ける状態を示す拡大断面図である。 図９のＢ−Ｂ線に沿った断面において、複数のリードにテープを貼り付ける状態を示す拡大断面図である。 図９に示すリードフレームのダイパッド上に半導体チップを搭載した状態を示す拡大平面図である。 図１２に示す半導体チップと複数のリードとを、ワイヤを介して電気的に接続した状態を示す拡大平面図である。 図１３に示す半導体チップのパッドとリードとを、ワイヤを介して電気的に接続した状態を示す拡大断面図である。 図１３に示す複数のデバイス形成部のそれぞれに半導体チップを封止する封止体を形成した状態を示す拡大平面図である。 図１５に示す複数のリードの露出面に金属膜を形成し、それぞれ切断した後、成形した状態を示す拡大平面図である。 図１６に示す吊りリードを切断して、半導体パッケージを取得した状態を示す拡大平面図である。 図４に対する変形例である半導体装置の内部構造を示す透視平面図である。 図１８に示す半導体装置の拡大平面図である。 図４に対する他の変形例である半導体装置の内部構造を示す透視平面図である。 図２０に対する変形例である半導体装置の内部構造を示す透視平面図である。 図２０または図２１に示す半導体装置の拡大平面図である。
（本願における記載形式・基本的用語・用法の説明）
本願において、実施の態様の記載は、必要に応じて、便宜上複数のセクション等に分けて記載するが、特にそうでない旨明示した場合を除き、これらは相互に独立別個のものではなく、記載の前後を問わず、単一の例の各部分、一方が他方の一部詳細または一部または全部の変形例等である。また、原則として、同様の部分は繰り返しの説明を省略する。また、実施の態様における各構成要素は、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、必須のものではない。
同様に実施の態様等の記載において、材料、組成等について、「ＡからなるＸ」等といっても、特にそうでない旨明示した場合および文脈から明らかにそうでない場合を除き、Ａ以外の要素を含むものを排除するものではない。たとえば、成分についていえば、「Ａを主要な成分として含むＸ」等の意味である。たとえば、「シリコン部材」等といっても、純粋なシリコンに限定されるものではなく、ＳｉＧｅ（シリコン・ゲルマニウム）合金やその他シリコンを主要な成分とする多元合金、その他の添加物等を含む部材も含むものであることはいうまでもない。また、金めっき、Ｃｕ層、ニッケル・めっき等といっても、そうでない旨、特に明示した場合を除き、純粋なものだけでなく、それぞれ金、Ｃｕ、ニッケル等を主要な成分とする部材を含むものとする。
さらに、特定の数値、数量に言及したときも、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、その特定の数値を超える数値であってもよいし、その特定の数値未満の数値でもよい。
また、実施の形態の各図中において、同一または同様の部分は同一または類似の記号または参照番号で示し、説明は原則として繰り返さない。
また、添付図面においては、却って、煩雑になる場合または空隙との区別が明確である場合には、断面であってもハッチング等を省略する場合がある。これに関連して、説明等から明らかである場合等には、平面的に閉じた孔であっても、背景の輪郭線を省略する場合がある。更に、断面でなくとも、空隙でないことを明示するため、あるいは領域の境界を明示するために、ハッチングやドットパターンを付すことがある。
＜半導体装置の概要＞
まず、本実施の形態の半導体装置ＰＫＧ１の構成の概要について、図１〜図４を用いて説明する。図１は本実施の形態の半導体装置の上面図である。また、図２は、図１のＡ−Ａ線に沿った断面図である。また、図３は、図１に示す封止体を透視した状態で半導体装置の内部構造を示す透視平面図である。また、図４は、図３に示す複数のワイヤ、および半導体チップのパッドを取り除いた状態で示す透視平面図である。
図１〜図４に示すように、半導体装置ＰＫＧ１は、半導体チップＣＰ（図２、図３参照）と、半導体チップＣＰの周囲に配置される外部端子である複数のリードＬＤと、半導体チップＣＰと複数のリードＬＤを電気的に接続する導電性部材である複数のワイヤＢＷ（図２参照）と、を有している。また、半導体チップＣＰおよび複数のワイヤＢＷは、封止体（樹脂体）ＭＲに封止されている。また、複数のリードＬＤのそれぞれのインナリード部ＩＬＤ（図２参照）は封止体ＭＲに封止され、かつ複数のリードＬＤのそれぞれのアウタリード部ＯＬＤは、封止体ＭＲから露出している。
図１に示すように、半導体装置ＰＫＧ１が備える封止体ＭＲの平面形状は四角形から成る。封止体ＭＲは上面ＭＲｔ、上面ＭＲｔの反対側に位置する下面（裏面、被実装面）ＭＲｂ（図２参照）、上面ＭＲｔと下面ＭＲｂとの間に位置する複数の（４つの）側面ＭＲｓ（図１、図２参照）を有している。
また、図１および図３に示すように、封止体ＭＲは、平面視において、Ｘ方向に沿って延在する（延びる）辺（主辺）Ｓ１、およびＸ方向と交差する（図１では直交する）Ｙ方向に沿って延在する辺（主辺）Ｓ２を有している。また、封止体ＭＲは、辺Ｓ１の反対側に位置し、Ｘ方向に沿って延在する辺Ｓ３、および辺Ｓ２の反対側に位置し、Ｙ方向に沿って延在する辺Ｓ４を有している。図１に示すように、封止体ＭＲが備える４つの側面ＭＲｓは封止体ＭＲの各辺に沿って配置されている。また、図１に示す例では、封止体ＭＲの各辺が交わる角部ＭＲｃが面取り加工されている。
ここで、封止体ＭＲの角部ＭＲｃとは、封止体ＭＲの四辺（四つの主辺）のうち、交差する任意の二辺（二つの主辺）の交点である角の周辺領域を含んでいる。なお、厳密には、図１および図３に示すように、封止体ＭＲの角部ＭＲｃは、面取り加工されている（図１に示す例では、テーパ加工であるが、Ｒ加工でも良い）ので、主辺の交点は封止体ＭＲの角部ＭＲｃよりも外側に配置される。しかし、面取り加工部は、主辺の長さと比較して十分に小さいため、本願では、面取り加工部の中心を封止体ＭＲの角と見做して説明する。つまり、本願においては、封止体ＭＲの四辺（四つの主辺）のうち、任意の二辺（二つの主辺）が交差する領域であって、該領域が面取り加工されている場合にはその面取り加工部が角部ＭＲｃに相当し、該領域が面取り加工されていない場合には、任意の二辺（二つの主辺）の交点が角部ＭＲｃに相当する。以下、本願において、封止体ＭＲの角部ＭＲｃと説明するときは、特に異なる意味、内容で用いている旨を明記した場合を除き、上記と同様の意味、内容として用いる。
また、半導体装置ＰＫＧ１では、平面形状が四角形からなる封止体ＭＲの各辺（各主辺）に沿って、それぞれ複数のリードＬＤが配置されている。複数のリードＬＤは、それぞれ金属材料からなり、本実施の形態では、例えば銅（Ｃｕ）を主成分とする金属部材である。
図２に示すように、複数のリードＬＤのアウタリード部ＯＬＤは、封止体ＭＲの側面ＭＲｓにおいて、封止体ＭＲの外側に向かって突出している。また、複数のリードＬＤのアウタリード部ＯＬＤの露出面には、例えば、銅を主成分とする基材の表面に、金属膜（外装めっき膜）ＭＣが形成されている。金属膜ＭＣは、例えば、半田など、基材である銅よりも半田に対する濡れ性が良好な金属材料から成り、基材である銅部材の表面を被覆する金属皮膜である。半導体装置ＰＫＧ１の外部端子である複数のリードＬＤのアウタリード部ＯＬＤのそれぞれに、半田などから成る、金属膜ＭＣを形成することにより、半導体装置ＰＫＧ１を実装基板に実装する際に、導電性の接続材である半田材の濡れ性を向上させることができる。これにより、複数のリードＬＤと半田材との接合面積が増大するので、複数のリードＬＤと実装基板側の端子との接合強度を向上させることができる。
金属膜ＭＣは、例えば、鉛（Ｐｂ）入りのＳｎ−Ｐｂ半田材、あるいは、Ｐｂを実質的に含まない、所謂、鉛フリー半田からなる半田材である。鉛フリー半田の例としては、例えば錫（Ｓｎ）のみ、錫−ビスマス（Ｓｎ−Ｂｉ）、または錫−銅−銀（Ｓｎ−Ｃｕ−Ａｇ）、錫−銅（Ｓｎ−Ｃｕ）などが挙げられる。ここで、鉛フリー半田とは、鉛（Ｐｂ）の含有量が０．１ｗｔ％以下のものを意味し、この含有量は、ＲｏＨＳ（Restriction of Hazardous Substances）指令の基準として定められている。
なお、図２に示す例では、リードＬＤのアウタリード部ＯＬＤの露出面に半田膜である金属膜ＭＣをめっき法により形成する例を示しているが、金属膜ＭＣには種々の変形例がある。例えば、金属膜ＭＣは、ニッケル（Ｎｉ）を主成分とする金属膜と、パラジウム（Ｐｄ）を主成分とする金属膜の積層膜であっても良い。あるいは、例えば、パラジウムを主成分とする金属膜の表面にさらに金（Ａｕ）を主成分とする金属膜を積層しても良い。また、金属膜ＭＣが半田以外の材料で構成される場合には、複数のリードＬＤのインナリード部ＩＬＤおよびアウタリード部ＯＬＤの表面を覆うように金属膜ＭＣを形成しても良い。
また、図２および図３に示すように、封止体ＭＲの内部には半導体チップＣＰが封止されている。図３に示すように、半導体チップＣＰは、平面視において四角形を成し、表面ＣＰｔには、表面ＣＰｔの外縁を構成する４つの辺のそれぞれに沿って複数のパッド（ボンディングパッド）ＰＤが設けられている。また、半導体チップＣＰ（詳しくは、半導体基板）は、例えばシリコン（Ｓｉ）から成る。図示は省略するが、半導体チップＣＰの主面（詳しくは、半導体チップＣＰの半導体基板の上面に設けられた半導体素子形成領域）には、複数の半導体素子（回路素子）が形成されている。そして、複数のパッドＰＤは、半導体チップＣＰの内部（詳しくは、表面ＣＰｔと図示しない半導体素子形成領域の間）に配置される配線層に形成された配線（図示は省略）を介して、この半導体素子と電気的に接続されている。つまり、複数のパッドＰＤは、半導体チップＣＰに形成された回路と、電気的に接続されている。
また、半導体チップＣＰの表面ＣＰｔには、半導体チップＣＰの基板および配線を覆う絶縁膜が形成されており、複数のパッドＰＤのそれぞれの表面は、この絶縁膜に形成された開口部において、絶縁膜から露出している。また、このパッドＰＤは金属からなり、本実施の形態では、例えばアルミニウム（Ａｌ）からなる。
また、半導体チップＣＰの周囲（言い換えれば、ダイパッドＤＰの周囲）には、例えば、複数のリードＬＤが配置されている。そして、半導体チップＣＰの表面ＣＰｔにおいて露出する複数のパッド（ボンディングパッド）ＰＤは、封止体ＭＲの内部に位置する複数のリードＬＤのインナリード部ＩＬＤと、複数のワイヤ（導電性部材）ＢＷを介してそれぞれ電気的に接続されている。ワイヤＢＷは、例えば、金（Ａｕ）や銅（Ｃｕ）から成り、ワイヤＢＷの一部（例えば一方の端部）がパッドＰＤに接合され、他部（例えば他方の端部）がインナリード部ＩＬＤのボンディング領域（ワイヤＢＷの一部が接続される領域）ＷＢＲ（図２参照）に接合されている。
本実施の例では、インナリード部ＩＬＤのボンディング領域ＷＢＲには、金属膜（めっき膜、めっき金属膜）ＢＭ（図２参照）が形成されている。図２に示すように、インナリードＩＬＤの一部分（最も半導体チップＣＰに近い先端部分の上面ＬＤｔ）に部分的に金属膜ＢＭが形成されている。金属膜ＢＭは例えば、銀（Ａｇ）、金、あるいはパラジウムを主成分とする材料（例えば、パラジウム膜上に薄い金膜が形成された積層構造）から成る。インナリード部ＩＬＤのボンディング領域ＷＢＲの表面に、銀、金、あるいはパラジウムを主成分とする材料から成る金属膜ＢＭを形成することにより、金からなるワイヤＢＷとの接合強度を向上させることができる。
なお、金属膜ＢＭが形成される領域には、種々の変形例がある。例えば、インナリードＩＬＤおよびアウタリード部ＯＬＤの露出面全体を覆うように金属膜ＢＭを形成しても良い。この場合、アウタリード部ＯＬＤも金属膜ＢＭに覆われることになるので、図２に示す金属膜ＭＣは形成しなくて良い。
また、図２および図４に示すように、半導体チップＣＰはチップ搭載部であるダイパッドＤＰに搭載されている。図４に示す例では、ダイパッドＤＰの上面（チップ搭載面）ＤＰｔは、半導体チップＣＰの表面ＣＰｔの面積より大きい面積を有する四辺形を成す。ダイパッドＤＰは、半導体チップＣＰを支持する支持部材であって、形状および大きさは、図４に示す例の他、種々の変形例がある。例えば、ダイパッドＤＰの平面形状を円形としても良い。また、例えば、ダイパッドＤＰの上面ＤＰｔの面積が半導体チップＣＰの表面ＣＰｔより小さくても良い。
また、図４に示すようにダイパッドＤＰの周囲には複数の吊りリードＨＬが配置される。吊りリードＨＬは、半導体装置ＰＫＧ１の製造工程において、リードフレームの支持部（枠部）にダイパッドＤＰを支持する部材であって、吊りリードＨＬの一方の端部は、ダイパッドＤＰに接続されている。図４に示す例では、ダイパッドＤＰには、ダイパッドＤＰの一部から封止体ＭＲの４つの角部ＭＲｃのそれぞれに向かって延びる４本の吊りリードＨＬが接続されている。
詳しくは、複数の吊りリードＨＬが有する一方の端部は、ダイパッドＤＰの角部（角）に接続されている。また複数の吊りリードＨＬが有する他方の端部は、封止体ＭＲの角部ＭＲｃに向かって延び、角部ＭＲｃの近傍において二股に分岐して、封止体ＭＲの側面ＭＲｓにおいて封止体ＭＲから露出する。吊りリードＨＬを封止体ＭＲの角部ＭＲｃに向かって、延ばすことにより、封止体ＭＲの各辺（各主辺）に沿って配置される複数のリードＬＤの配列は吊りリードＨＬにより阻害され難くなる。
また、本実施の形態では、ダイパッドＤＰの上面ＤＰｔと、リードＬＤのインナリード部ＩＬＤの上面が異なる高さに配置されている。図２に示す例では、インナリード部ＩＬＤの上面ＬＤｔの位置よりもダイパッドＤＰの上面ＤＰｔの方が低い位置に配置されている。このため、図４に示す複数の吊りリードＨＬには、ダイパッドＤＰの上面ＤＰｔの高さがリードＬＤのインナリード部ＩＬＤの上面ＬＤｔ（図２参照）とは異なる高さに位置するように折り曲げられた、オフセット部（折り曲げ部、本実施の形態の例ではダウンセット部）ＨＬＢがそれぞれ設けられている。
また、半導体チップＣＰはダイパッドＤＰの中央に搭載されている。図２に示すように半導体チップＣＰは、裏面ＣＰｂがダイパッドＤＰの上面ＤＰｔに対向した状態で、ダイボンド材（接着材）ＤＢを介してダイパッドＤＰ上に搭載されている。つまり、複数のパッドＰＤが形成された表面（主面）ＣＰｔの反対面（裏面ＣＰｂ）をチップ搭載面（上面ＤＰｔ）と対向させる、所謂、フェイスアップ実装方式により搭載されている。このダイボンド材ＤＢは、半導体チップＣＰをダイボンディングする際の接着材であって、例えば、エポキシ系の熱硬化性樹脂に、銀などから成る金属粒子を含有させた樹脂接着剤、または半田材などの金属接合材を用いている。
＜リードレイアウト＞
次に、本実施の形態の複数のリードのレイアウトについて詳細に説明する。図５は、図３に示す複数の吊りリードのうちの一つの周辺を拡大して示す拡大平面図である。また、図６は、図５に示す端部リードの周辺をさらに拡大して示す拡大平面図である。
図４に示すように、半導体装置ＰＫＧ１は、封止体ＭＲの辺Ｓ１に沿って配置された複数のリードＬＤ１から成るリード群ＬＤｇ１を有している。また、半導体装置ＰＫＧ１は、封止体ＭＲの辺Ｓ２に沿って配置された複数のリードＬＤ２から成るリード群ＬＤｇ２を有している。また、半導体装置ＰＫＧ１は、封止体ＭＲの辺Ｓ３に沿って配置された複数のリードＬＤ３から成るリード群ＬＤｇ３を有している。また、半導体装置ＰＫＧ１は、封止体ＭＲの辺Ｓ４に沿って配置された複数のリードＬＤ４から成るリード群ＬＤｇ４を有している。
また、リード群ＬＤｇ１とリード群ＬＤｇ２の間、リード群ＬＤｇ１とリード群ＬＤｇ４の間、リード群ＬＤｇ２とリード群ＬＤｇ３の間、およびリード群ＬＤｇ３とリード群ＬＤｇ４の間には、ダイパッドＤＰに接続された（ダイパッドＤＰを支持する）吊りリードＨＬがそれぞれ配置されている。
ここで、図５に示す複数のワイヤＢＷのそれぞれの長さを低減して、伝送経路のインピーダンス成分を低減させる観点からは、リードＬＤ（図２参照）の先端部分を半導体チップＣＰのパッドＰＤの近傍に配置して、リードＬＤの先端部分と半導体チップＣＰのパッドＰＤとの距離を小さくすることが好ましい。また、本実施の形態のように、端子数の多い半導体装置の場合、複数のリードＬＤの先端部分（図２に示すボンディング領域ＷＢＲ）は、狭い領域に狭ピッチで配置される。
例えば、図６に示す例では、複数のボンディング領域ＷＢＲのそれぞれの幅（リードの延在方向に対して直交する方向の長さ）ＢＭＷは、８０μｍ程度であり、互いに隣り合うボンディング領域ＷＢＲの間隔ＢＭＰは、７０μｍ程度である。
一方、図１に示すアウタリード部ＯＬＤの配置ピッチは、半導体装置ＰＫＧ１を実装する実装基板（図示は省略）側の端子の制約を受けるので、極端に狭ピッチ化することが難しい。この結果、図２に示す複数のリードＬＤのそれぞれが有するインナリード部ＩＬＤの延在距離が長くなっている。
本実施の形態のように、リードＬＤの延在距離が長い場合、半導体装置の製造工程においてリードＬＤの一部が変形し易い。上記したリードＬＤの変形には、不可逆的な塑性変形の他、例えばリード自身の自重による可逆的な（弾性変形）が含まれる。特に、リードＬＤのうち、ボンディング領域ＷＢＲが設けられた先端部分は、インナリード部ＩＬＤの距離が長くなる程、変形（主に弾性変形）し易くなる。そして、ワイヤボンディング工程において、ボンディング領域ＷＢＲが弾性変形すると、ワイヤＢＷを接合し難くなる。
このため、本実施の形態では、図３に示すように複数のリードＬＤのそれぞれに跨るようにテープ材（図３に示すテープＴＰ１、ＴＰ２、ＴＰ３、およびテープＴＰ４）を貼り付けて、複数のリードＬＤの変形を抑制している。
テープＴＰ１、ＴＰ２、ＴＰ３、およびテープＴＰ４は、複数のリードＬＤを相互に連結して固定する固定部材であって、例えば樹脂フィルムなどの基材の一方の面（接着面）に粘着層（接着層）が形成されている。そして、この粘着層を複数のリードＬＤの一方の面（例えば図２に示す例では上面ＬＤｔ）に接触させると、テープＴＰ１、ＴＰ２、ＴＰ３、およびテープＴＰ４がリードＬＤに貼り付けられる。
また、複数のリードＬＤのそれぞれを相互に連結するのみでは、連結された複数のリードＬＤ全体の自重により変形する可能性がある。このため、図４に示すように、テープＴＰ１、ＴＰ２、ＴＰ３、およびテープＴＰ４のそれぞれの一部は、吊りリードＨＬに貼り付けられていることが好ましい。詳細は後述するが、半導体装置ＰＫＧ１の製造工程のうち、ワイヤボンディング工程では、吊りリードＨＬは一方の端部がダイパッドＤＰに接続され、他方の端部はリードフレームの枠部に連結されている。したがって、テープＴＰ１、ＴＰ２、ＴＰ３、およびテープＴＰ４のそれぞれの一部が吊りリードＨＬに貼り付けられていれば、複数のリードＬＤは、吊りリードＨＬにより支持される。この結果、複数のリードＬＤが変形することを抑制できる。
また、図５や図６に示すように、ボンディング領域ＷＢＲの近傍の変形を抑制するためには、テープＴＰ１、テープＴＰ２、テープＴＰ３（図４参照）、およびテープＴＰ４（図４参照）のそれぞれが、ボンディング領域ＷＢＲの近くに貼り付けられていることが好ましい。例えば、図４に示す例では、テープＴＰ１、テープＴＰ２、テープＴＰ３、およびテープＴＰ４のそれぞれからボンディング領域ＷＢＲ（図５参照）のワイヤ接合部までの距離は、１ｍｍ程度である。すなわち、少なくともリードの先端部とリードの他端部（ここでは、封止体ＭＲの各辺と交わる部分）の間に位置する中間部よりも、リードの先端部側に各テープＴＰ１、ＴＰ２、ＴＰ３、ＴＰ４を貼り付けている。
また、ワイヤ接合部（図６に示すボンディング領域ＷＢＲにおいて、ワイヤＢＷが接合された部分）の保持強度は、テープＴＰ１、ＴＰ２、ＴＰ３、およびテープＴＰ４とワイヤ接合部との距離に応じて変化する。このため、図６に示す複数のリードＬＤのそれぞれが有するボンディング領域ＷＢＲのワイヤ接合部からテープＴＰ１、ＴＰ２、ＴＰ３、またはテープＴＰ４までの長さＬＷＴが、ほぼ同じ値になっていることが好ましい。ワイヤ接合部の保持強度を向上させることにより、ワイヤボンディング工程においてワイヤＢＷをボンディング領域ＷＢＲに安定的に接合させることができる。この結果、ワイヤＢＷの接合強度を向上させることができる。なお、上記した「ほぼ同じ値」の定義については後述する。
また、複数のリードＬＤを確実に保持するためには、複数のリードＬＤのそれぞれが、テープＴＰ１、ＴＰ２、ＴＰ３、またはテープＴＰ４のうちのどれかに貼り付けられている必要がある。複数のリードＬＤのうちの一部がテープＴＰ１、ＴＰ２、ＴＰ３、およびテープＴＰ４のいずれにも貼りついていない場合、当該リードＬＤは保持されない。このため、本実施の形態のように複数に分割されたテープＴＰ１、ＴＰ２、ＴＰ３、およびテープＴＰ４をリードＬＤに貼り付ける場合には、テープＴＰ１、ＴＰ２、ＴＰ３、およびテープＴＰ４のそれぞれが互いに重ならないように配置することが重要である。テープＴＰ１、ＴＰ２、ＴＰ３、およびテープＴＰ４のうちの一部分が重なっていると、テープを貼り付ける際に、貼り付け用の治具とテープの間に隙間が生じ、一部のリードＬＤがテープに密着しない可能性がある。
なお、テープを複数に分割せず、かつ、枠状に形成して複数のリードＬＤのボンディング領域ＷＢＲ（図５参照）の周囲を囲むように貼りつけた場合、複数のリードＬＤの一部がテープに貼りつかない可能性は低く、かつ、図６に示す複数の長さＬＷＴの値をほぼ同じにすることができる。しかし、上述したように、テープの製造工程における取得効率を考慮すると、テープを枠状に形成するより、複数の部材に分割する方が好ましい。
そこで、本願発明者は、上記の検討事項を踏まえ、本実施の形態のテープのレイアウトを見出した。すなわち、図６に示すように、本実施の形態の半導体装置ＰＫＧ１は、複数のリードＬＤ１のそれぞれ、リード群ＬＤｇ１とリード群ＬＤｇ２の間の吊りリードＨＬ１、および複数のリードＬＤのうちの少なくとも一部に貼り付けられたテープＴＰ１を有する。また、半導体装置ＰＫＧ１は、複数のリードＬＤ２のそれぞれに貼り付けられたテープＴＰ２を有する。また、テープＴＰ１およびテープＴＰ２は、リードＬＤの上面ＬＤｔおよび下面ＬＤｂ（図２参照）のうち、同じ面（図６に示す例では上面ＬＤｔ）に貼り付けられている。
また、平面視において、テープＴＰ１は、複数のリードＬＤ１のそれぞれのワイヤ接合部（ボンディング領域ＷＢＲのうち、ワイヤＢＷが接合された部分）に沿って延在し、かつ、複数のリードＬＤのそれぞれに貼り付けられたリード保持部（主要部、保持部、部分）ＴＰ１１を有する。また、テープＴＰ１は、吊りリードＨＬ１およびリードＬＤ２（複数のＬＤ２のうちの一部）に貼り付けられ、かつ、リード保持部ＴＰ１１よりもワイヤ接合部から遠い位置に貼り付けられたテープ支持部（支持部、部分）ＴＰ１２を有する。また、テープＴＰ１は、リード保持部ＴＰ１１とテープ支持部ＴＰ１２との間に位置する連結部（部分）ＴＰ１３を有している。また、テープＴＰ１はテープＴＰ２と重なる部分は有していない。
言い換えれば、本実施の形態のテープＴＰ１は、吊りリードＨＬ１の近傍において、テープＴＰ２と重ならないように、リード保持部ＴＰ１１の延長線と吊りリードＨＬ１との交点を迂回する、テープ支持部ＴＰ１２および連結部ＴＰ１３を有している。
リード保持部ＴＰ１１は、複数のリードＬＤ１に貼り付けられ、複数のリードＬＤ１を保持する機能を有している。本実施の形態のリード保持部ＴＰ１１は、複数のリードＬＤ１のワイヤ接合部の配列方向に沿って延びている。詳しくは、図５に示すように、テープＴＰ１のリード保持部ＴＰ１１は、複数のリードＬＤ１のうち、配列の端部に位置する端部リードＬＤｅ１と交差する位置まで方向ＤＲＥ１に沿って延在している。これにより、複数のリードＬＤ１のそれぞれが有するボンディング領域ＷＢＲのワイヤ接合部からテープＴＰ１までの長さＬＷＴがほぼ同じ値になる。
半導体装置ＰＫＧ１は、リード群ＬＤｇ１に含まれる複数のリードＬＤ１のうち、リード群ＬＤｇ１とリード群ＬＤｇ２との間に設けられた吊りリードＨＬ１に最も近い位置に配置される端部リードＬＤｅ１を有している。テープＴＰ１のリード保持部ＴＰ１１は、複数のリードＬＤ１のワイヤ接合部の配列方向である方向ＤＲＥ１に沿って延びており、リード保持部ＴＰ１１の終端部分（連結部ＴＰ１３との境界部分）は端部リードＬＤｅ１に貼り付けられている。
このように、リード保持部ＴＰ１１が端部リードＬＤｅ１と交差する位置まで方向ＤＲＥ１に沿って延在していることで、複数のリードＬＤ１のそれぞれにおいて、複数のリードＬＤ１のそれぞれが有するボンディング領域ＷＢＲのワイヤ接合部からテープＴＰ１までの長さＬＷＴがほぼ同じ値になる。
上記した「ほぼ同じ値」とは、複数のリードＬＤ１における複数の長さＬＷＴの全てが、全く同じ値になっている状態の他、複数の長さＬＷＴのうちの一部の値が異なっている状態も含む。例えば、ワイヤ接合部の位置は、ワイヤボンディング装置の精度など、加工精度の影響により、完全に設計通りの位置にワイヤＢＷを接合することは難しい。このため、図５に示すように、ボンディング領域ＷＢＲを構成する複数の金属膜ＢＭのそれぞれは、リードＬＤの延在方向に沿って、長さＬＢＭを有している。金属膜ＢＭの長さＬＢＭは、ワイヤ接合部の位置がずれても金属膜ＢＭ上にワイヤ接合部が位置するように形成されている。したがって、金属膜ＢＭの長さＬＢＭは、ワイヤ接合部の位置ずれの許容範囲の指標として考えることもできる。本実施の形態では、複数のリードＬＤ１における複数の長さＬＷＴの差は、金属膜ＢＭの長さＬＢＭよりも小さい。図５に示す例では、金属膜の長さＬＢＭは、例えば５００μｍ程度である。また、複数のリードＬＤ１における複数の長さＬＷＴのそれぞれは、例えば１ｍｍ程度である。
また、複数のリードＬＤ１のそれぞれにおいて、複数のリードＬＤ１のそれぞれが有するボンディング領域ＷＢＲのワイヤ接合部からテープＴＰ１までの長さＬＷＴが、ほぼ同じ値になっていることを表す別の表現方法として以下の表現方法がある。すなわち、端部リードＬＤｅ１におけるワイヤ接合部からテープＴＰ１のリード保持部ＴＰ１１までの長さＬＷＴは、端部リードＬＤｅ１以外のリードＬＤ１のうちの一部におけるワイヤ接合部からテープＴＰ１のリード保持部ＴＰ１１までの長さＬＷＴと等しい。例えば、図５に示すように、複数のリードＬＤ１は、上記した端部リードＬＤｅ１の他、端部リードＬＤｅ１以外の非端部リードＬＤｃ１を有している。そして、端部リードＬＤｅ１におけるワイヤ接合部からテープＴＰ１のリード保持部ＴＰ１１までの長さＬＷＴは、非端部リードＬＤｃ１におけるワイヤ接合部からテープＴＰ１のリード保持部ＴＰ１１までの長さＬＷＴと等しい。
同様に、平面視において、テープＴＰ２は、複数のリードＬＤ２のそれぞれのワイヤ接合部（ボンディング領域ＷＢＲのうち、ワイヤＢＷが接合された部分）に沿って延在し、かつ、複数のリードＬＤ２のそれぞれに貼り付けられたリード保持部（主要部、保持部、部分）ＴＰ２１を有する。リード保持部ＴＰ２１は、複数のリードＬＤ２のワイヤ接合部の配列方向に沿って延びている。詳しくは、図５に示すように、半導体装置ＰＫＧ１は、リード群ＬＤｇ２に含まれる複数のリードＬＤ２のうち、リード群ＬＤｇ１とリード群ＬＤｇ２との間に設けられた吊りリードＨＬ１に最も近い位置に配置される端部リードＬＤｅ２を有している。テープＴＰ２のリード保持部ＴＰ２１は、複数のリードＬＤ２のワイヤ接合部の配列方向である方向ＤＲＥ２に沿って延びており、リード保持部ＴＰ２１の終端部分（テープ支持部ＴＰ２２との境界部分）は端部リードＬＤｅ２に貼り付けられている。これにより、複数のリードＬＤ２のそれぞれが有するボンディング領域ＷＢＲのワイヤ接合部からテープＴＰ２までの長さＬＷＴがほぼ同じ値になる。
上記した「ほぼ同じ値」の定義は、複数のリードＬＤ１における長さＬＷＴの比較において用いた「ほぼ同じ値」と同様の定義である。すなわち、本実施の形態では、複数のリードＬＤ２において、ワイヤ接合部からテープＴＰ２までの複数の長さＬＷＴの差は、金属膜ＢＭの長さＬＢＭよりも小さい。
また、端部リードＬＤｅ２におけるワイヤ接合部からテープＴＰ２のリード保持部ＴＰ２１までの長さＬＷＴは、端部リードＬＤｅ２以外のリードＬＤ２のうちの一部におけるワイヤ接合部からテープＴＰ２のリード保持部ＴＰ２１までの長さＬＷＴと等しい。例えば、図５に示すように、複数のリードＬＤ２は、上記した端部リードＬＤｅ２の他、端部リードＬＤｅ２以外の非端部リードＬＤｃ２を有している。そして、端部リードＬＤｅ２におけるワイヤ接合部からテープＴＰ２のリード保持部ＴＰ２１までの長さＬＷＴは、非端部リードＬＤｃ２におけるワイヤ接合部からテープＴＰ２のリード保持部ＴＰ２１までの長さＬＷＴと等しい。
また、テープ支持部ＴＰ１２は、複数のリードＬＤ１に貼り付けられたテープＴＰ１のリード保持部ＴＰ１１を保持する機能を有している。このため、テープ支持部ＴＰ１２は、少なくとも吊りリードＨＬ１には貼り付ける必要がある。
また、テープＴＰ１の一部をリードＬＤ２に貼り付けることにより、リード群ＬＤｇ２の複数のリードＬＤ２を支持することができる。本実施の形態では、図６に示すように、複数のリードＬＤ２に貼り付けられているテープＴＰ２の一部分は、吊りリードＨＬ１に貼り付けられている。しかし、テープＴＰ１の一部をリードＬＤ２に貼り付けることにより、複数のリードＬＤ２の支持強度を向上させることができる。また、図６に対する変形例として、テープＴＰ２が吊りリードＨＬ１に貼りついていない構成としても良い。この場合、複数のリードＬＤ２およびテープＴＰ２は、テープＴＰ１のテープ支持部ＴＰ１２を介して吊りリードＨＬ１に支持される。
図５および図６に示す例では、テープ支持部ＴＰ１２は、複数のリードＬＤ２のうち、リード群ＬＤｇ２の配列の端部（吊りリードＨＬ１の隣）に配置される端部リードＬＤｅ２を含む複数のリードＬＤ２に貼り付けられている。
また、テープ支持部ＴＰ１２の支持強度を向上させる観点から、吊りリードＨＬ１の幅を太くして、テープ支持部ＴＰ１２と吊りリードＨＬ１の接着面積を大きくする方法が考えられる。しかし、吊りリードＨＬ１の幅を太くすると、リードＬＤの配置可能本数が低下してしまう。そこで、本実施の形態では、テープ支持部ＴＰ１２は、吊りリードＨＬ１を幅方向に跨いで、リードＬＤ２に貼り付けられている。この場合、仮に、吊りリードＨＬ１とテープ支持部ＴＰ１２の接着界面が剥離した場合でも、テープ支持部ＴＰ１２は、リードＬＤ１だけでなくリードＬＤ２にも貼り付けられているので、テープＴＰ１を支持することができる。
なお、テープＴＰ１自体の支持強度を向上させる観点からは、少なくともテープＴＰ１の一部分（例えばリード保持部ＴＰ１１や連結部ＴＰ１３）がリードＬＤ１に貼りついていれば良い。したがって、図５および図６に対する変形例として、テープ支持部ＴＰ１２が端部リードＬＤｅ１に貼りついていない構造であっても良い。ただし、テープ支持部ＴＰ１２と連結部ＴＰ１３との境界部分に、応力が集中して破断することを防止する観点からは、連結部ＴＰ１３とテープ支持部ＴＰ１２との境界は、複数のリードＬＤ１のうちの一部（例えば、図５および図６に示すように、端部リードＬＤｅ１）に貼りついていることが好ましい。
また、テープ支持部ＴＰ１２と吊りリードＨＬ１の接着面積を大きくする方法として、以下の構造が好ましい。すなわち、図５に示す例では、テープＴＰ１のテープ支持部ＴＰ１２の幅（延在方向であるＸ方向に直交するＹ方向の長さ）は、リード保持部ＴＰ１１の幅（リード保持部ＴＰ１１が延在する方向ＤＲＥ１に対して直交する方向の長さ）と同じ、あるいはリード保持部ＴＰ１１の幅より大きい。本実施の形態によれば、テープ支持部ＴＰ１２は、テープＴＰ２と重ならない位置に配置されているので、テープ支持部ＴＰ１２の幅を大きくすることができる。そして、テープ支持部ＴＰ１２の幅を大きくすることで、テープ支持部ＴＰ１２と吊りリードＨＬ１の接着面積を大きくすることができる。
また、図６に示す例では、テープＴＰ１のテープ支持部ＴＰ１２と吊りリードＨＬ１とは、９０度以外の角度で交差している。これにより、テープ支持部ＴＰ１２が延在する方向と吊りリードＨＬ１が延在する方向とが互いに直交する場合と比較して、テープ支持部ＴＰ１２と吊りリードＨＬ１の接着面積を大きくすることができる。
また、本実施の形態では、図５に示すように、複数のリードＬＤ１のそれぞれが有するボンディング領域ＷＢＲのワイヤ接合部からテープＴＰ１までの長さＬＷＴと、複数のリードＬＤ２のそれぞれが有するボンディング領域ＷＢＲのワイヤ接合部からテープＴＰ２までの長さＬＷＴが、ほぼ同じ値になっている。
本実施の形態では、複数のリードＬＤ１および複数のリードＬＤ２のそれぞれにおける複数の長さＬＷＴの差は、金属膜ＢＭの長さＬＢＭよりも小さい。例えば、端部リードＬＤｅ１におけるワイヤ接合部からテープＴＰ１のリード保持部ＴＰ１１までの長さＬＷＴと、端部リードＬＤｅ２におけるワイヤ接合部からテープＴＰ２のリード保持部ＴＰ２１までの長さＬＷＴとの差は、金属膜ＢＭの長さＬＢＭよりも小さい。
また、複数のリードＬＤ１のうちの端部リードＬＤｅ１におけるワイヤ接合部からテープＴＰ１のリード保持部ＴＰ１１までの長さＬＷＴは、複数のリードＬＤ２のうちの非端部リードＬＤｃ２におけるワイヤ接合部からテープＴＰ２のリード保持部ＴＰ２１までの長さＬＷＴと等しい。
また、複数のリードＬＤ２のうちの端部リードＬＤｅ２におけるワイヤ接合部からテープＴＰ２のリード保持部ＴＰ２１までの長さＬＷＴは、複数のリードＬＤ１のうちの非端部リードＬＤｃ１におけるワイヤ接合部からテープＴＰ１のリード保持部ＴＰ１１までの長さＬＷＴと等しい。
このように、リード群ＬＤｇ１およびリード群ＬＤｇ２のそれぞれにおいて、複数の長さＬＷＴがほぼ同じ値になっていれば、テープＴＰ１によるボンディング領域ＷＢＲの保持強度と、テープＴＰ２によるボンディング領域ＷＢＲの保持強度とを同程度にすることができる。
ところで、リード群ＬＤｇ１およびリード群ＬＤｇ２のそれぞれにおいて、複数の長さＬＷＴがほぼ同じ値になっている場合、リード保持部ＴＰ１１およびリード保持部ＴＰ２１のそれぞれの延在距離を長くしすぎると、互いに重なる部分が生じる。例えば、図５に示す例では、平面視において、テープＴＰ１のリード保持部ＴＰ１１の延長線と、テープＴＰ２のリード保持部ＴＰ２１の延長線とは、吊りリードＨＬ１と重なる位置で交差している。また、平面視において、テープＴＰ２のテープ支持部ＴＰ２２はテープＴＰ１のリード保持部ＴＰ１１の延長線上に配置されている。また、平面視に置いて、テープＴＰ１の連結部ＴＰ１３は、テープＴＰ２のリード保持部ＴＰ２１の延長線上に配置されている。
上記したようにテープＴＰ１とテープＴＰ２の一部分が重なっている場合、テープＴＰ１、ＴＰ２を貼り付けるための治具とテープの間に隙間が生じ、一部のリードＬＤがテープに密着しない可能性がある。そこで、本実施の形態では、テープＴＰ１に屈曲部を設けて、テープＴＰ１とテープＴＰ２とが重なることを防止している。
詳しくは、テープＴＰ１のテープ支持部ＴＰ１２は、リード保持部ＴＰ１１よりもワイヤ接合部から遠い位置に貼り付けられている。図６に示す例では、テープ支持部ＴＰ１２からボンディング領域ＷＢＲを構成する金属膜ＢＭまでの距離は、リード保持部ＴＰ１１から金属膜ＢＭまでの距離より大きい。また、テープ支持部ＴＰ１２からダイパッドＤＰまでの距離は、リード保持部ＴＰ１１からダイパッドＤＰまでの距離より大きい。
一方、テープＴＰ２のリード保持部ＴＰ２１から複数のリードＬＤ２のそれぞれが有するワイヤ接合部までの距離は、テープＴＰ１のリード保持部ＴＰ１１から複数のリードＬＤ１のそれぞれが有するワイヤ接合部までの距離とほぼ等しい。また、テープＴＰ２のリード保持部ＴＰ２１から複数のリードＬＤ２のそれぞれが有するボンディング領域ＷＢＲを構成する金属膜ＢＭまでの距離は、テープＴＰ１のリード保持部ＴＰ１１から複数のリードＬＤ１のそれぞれが有する金属膜ＢＭまでの距離とほぼ等しい。また、テープＴＰ２のリード保持部ＴＰ２１からダイパッドＤＰまでの距離は、テープＴＰ１のリード保持部ＴＰ１１からダイパッドＤＰまでの距離とほぼ等しい。
したがって、テープ支持部ＴＰ１２が複数のリードＬＤ２に貼り付けられていても、テープＴＰ１とテープＴＰ２とは互いに重ならない状態で配置されている。このため、本実施の形態によれば、複数のリードＬＤ１のそれぞれは、テープＴＰ１に確実に貼り付けられ、複数のリードＬＤ２のそれぞれはテープＴＰ２に確実に貼り付けられている。
また、連結部ＴＰ１３は、リード保持部ＴＰ１１とテープ支持部ＴＰ１２とを繋ぎ、テープ支持部ＴＰ１２の支持力をリード保持部ＴＰ１１に伝達する機能を有している。なお、図６に示す例では、連結部ＴＰ１３は、リード保持部ＴＰ１１とテープ支持部ＴＰ１２とを直線的に結ぶように延びている。この場合、連結部ＴＰ１３の距離が短くなるので、連結部ＴＰ１３が破断し難い。ただし、テープ支持部ＴＰ１２の支持力をリード保持部ＴＰ１１に伝達するためには、リード保持部ＴＰ１１とテープ支持部ＴＰ１２とが繋がっていれば良い。したがって、本実施の形態に対する変形例として、リード保持部ＴＰ１１とテープ支持部ＴＰ１２とは、連結部ＴＰ１３を含む、複数の部分を介して繋がっていても良い。
また、吊りリードＨＬ１と複数のリードＬＤ１との間隔を近づけて、端子数を増加させる観点からは、下記の構成が好ましい。すなわち、図６に示す例では、テープＴＰ１の連結部ＴＰ１３は、端部リードＬＤｅ１に貼り付けられている。言い換えれば、リード保持部ＴＰ１１は、吊りリードＨＬ１の位置までは、延在せず、端部リードＬＤｅ１と重なる位置で連結部ＴＰ１３に接続されている。このように、端部リードＬＤｅ１と重なる位置でリード保持部ＴＰ１１を終端させることにより、吊りリードＨＬ１とリードＬＤ１（詳しくは端部リードＬＤｅ１）の距離を近づけることができる。これにより、リードＬＤの配置密度を向上させることができるので、半導体装置ＰＫＧ１が備える外部端子の数を増加させることができる。
また、図４に示すように、テープＴＰ１とテープＴＰ２とは互いに分離している。言い換えれば、テープＴＰ１とテープＴＰ２とは離間した状態で配置されている。なお、テープＴＰ１とテープＴＰ２とが重なっていなければ、上記したように一部のリードＬＤがテープに密着しない可能性がある。しかし、例えば、テープＴＰ１の端部とテープＴＰ２の端部とが接触していても、互いに重なっている部分が存在しなければ、複数のリードＬＤのそれぞれをテープＴＰ１、ＴＰ２と密着させることができる。ただし、テープＴＰ１の端部とテープＴＰ２の端部とを接触させる場合、テープＴＰ１とテープＴＰ２とが互いに重なってしまう懸念があるので、本実施の形態のように、テープＴＰ１とテープＴＰ２とは互いに分離している方が好ましい。
また、本実施の形態では、テープＴＰ１とテープＴＰ２とが互いに異なる形状になっている。すなわち、図５に示すように、テープＴＰ２は、平面視において、複数のリードＬＤ２のそれぞれのワイヤ接合部（ボンディング領域ＷＢＲのうち、ワイヤＢＷが接合された部分）に沿って延在し、かつ、複数のリードＬＤのそれぞれに貼り付けられたリード保持部（主要部、保持部、部分）ＴＰ２１を有する。また、テープＴＰ２は、リード群ＬＤｇ１とリード群ＬＤｇ２の間に配置される吊りリードＨＬ１に貼り付けられ、テープＴＰ１の連結部ＴＰ１３の延在方向に沿って延びるテープ支持部ＴＰ２２を有している。
このように、テープＴＰ２のうちの一部分を吊りリードＨＬ１に貼り付けることにより、テープＴＰ２の支持強度を向上させることができる。また、テープ支持部ＴＰ２２は、テープＴＰ１の連結部ＴＰ１３に沿って延びているので、テープＴＰ１とテープＴＰ２とが重なることを防止できる。
また、図５に示すようにテープＴＰ２のリード保持部ＴＰ２１は、端部リードＬＤｅ２と重なる位置において、テープ支持部ＴＰ２２に接続されている。言い換えれば、テープＴＰ２は、端部リードＬＤｅ２と重なる位置に屈曲部を有している。そして、テープＴＰ２は、複数のリードＬＤ１には接触していない。このように、テープＴＰ２と複数のリードＬＤ１とが接触していなければ、テープＴＰ１とテープＴＰ２とが互いに重なることを防止できる。
また、図４に示すように、本実施の形態の半導体装置ＰＫＧ１が有するテープＴＰ１は、封止体ＭＲの辺Ｓ１の中心と、辺Ｓ３の中心を結ぶ線（図示しない仮想線）を中心線として、線対称な構造になっている。図７は、図５に示すテープの反対側の端部の周辺を拡大して示す拡大平面図である。
図７に示すように、テープＴＰ１の一部は、テープ支持部ＴＰ１２（図５参照）の反対側の端部において、リード群ＬＤｇ４とリード群ＬＤｇ１の間に配置される吊りリードＨＬ２、および複数のリードＬＤ４のうちの一部に貼り付けられている。
詳しくは、平面視において、テープＴＰ１は、複数のリードＬＤ１のそれぞれのワイヤ接合部（ボンディング領域ＷＢＲのうち、ワイヤＢＷが接合された部分）に沿って延在し、かつ、複数のリードＬＤ１のそれぞれに貼り付けられたリード保持部（主要部、保持部、部分）ＴＰ１４を有する。また、テープＴＰ１は、吊りリードＨＬ２およびリードＬＤ４（複数のＬＤ４のうちの一部）に貼り付けられ、かつ、リード保持部ＴＰ１４よりもワイヤ接合部から遠い位置に貼り付けられたテープ支持部（支持部、部分）ＴＰ１５を有する。また、テープＴＰ１は、リード保持部ＴＰ１４とテープ支持部ＴＰ１５との間に位置する連結部（部分）ＴＰ１６を有している。
詳しくは、図７に示すように、半導体装置ＰＫＧ１は、リード群ＬＤｇ１に含まれる複数のリードＬＤ１のうち、リード群ＬＤｇ１とリード群ＬＤｇ４との間に設けられた吊りリードＨＬ２に最も近い位置に配置される端部リードＬＤｅ３を有している。テープＴＰ１のリード保持部ＴＰ１４は、複数のリードＬＤ１のワイヤ接合部の配列方向である方向ＤＲＥ３に沿って延びており、リード保持部ＴＰ１４の終端部分（連結部ＴＰ１６との境界部分）は端部リードＬＤｅ３に貼り付けられている。これにより、複数のリードＬＤ１のそれぞれが有するボンディング領域ＷＢＲのワイヤ接合部からテープＴＰ１までの長さＬＷＴが、ほぼ同じ値になる。
また、半導体装置ＰＫＧ１は、複数のリードＬＤ４のそれぞれに貼り付けられたテープＴＰ４を有する。平面視において、テープＴＰ４は、複数のリードＬＤ４のそれぞれのワイヤ接合部に沿って延在し、かつ、複数のリードＬＤ４のそれぞれに貼り付けられたリード保持部（主要部、保持部、部分）ＴＰ４１を有する。リード保持部ＴＰ４１は、複数のリードＬＤ４のワイヤ接合部の配列方向に沿って延びている。
詳しくは、図７に示すように、半導体装置ＰＫＧ１は、リード群ＬＤｇ４に含まれる複数のリードＬＤ４のうち、リード群ＬＤｇ１とリード群ＬＤｇ４との間に設けられた吊りリードＨＬ２に最も近い位置に配置される端部リードＬＤｅ４を有している。テープＴＰ４のリード保持部ＴＰ４１は、複数のリードＬＤ４のワイヤ接合部の配列方向である方向ＤＲＥ４に沿って延びており、リード保持部ＴＰ４１の終端部分（テープ支持部ＴＰ４２との境界部分）は端部リードＬＤｅ４に貼り付けられている。これにより、複数のリードＬＤ４のそれぞれが有するボンディング領域ＷＢＲのワイヤ接合部からテープＴＰ４までの長さＬＷＴが、ほぼ同じ値になる。
また、テープＴＰ１はテープＴＰ４と重なる部分は有していない。また、テープＴＰ１およびテープＴＰ４は、リードＬＤの上面ＬＤｔおよび下面ＬＤｂ（図２参照）のうち、同じ面（図７に示す例では上面ＬＤｔ）に貼り付けられている。
なお、本実施の形態では、図５に示す複数のリードＬＤ１の複数のワイヤ接合部の配列方向である方向ＤＲＥ１、および図７に示す複数のリードＬＤ１の複数のワイヤ接合部の配列方向である方向ＤＲＥ３のそれぞれは、図４に示す辺Ｓ４と平行ではない。言い換えると、図５に示す方向ＤＲＥ１および図７に示す方向ＤＲＥ３のそれぞれは、図４に示す辺Ｓ４に対して傾斜するように延びている。また、図５に示す方向ＤＲＥ１および図７に示す方向ＤＲＥ３のそれぞれは、互いに平行ではない。これは、半導体チップＣＰの複数のパッドＰＤと複数のリードＬＤ１とを接続する複数のワイヤＢＷの長さを等長化するためである。
このため、上記の説明では、ワイヤ接合部の配列方向毎に、テープＴＰ１の構成部分を分けて、図５に示すリード保持部ＴＰ１１と図７に示すリード保持部ＴＰ１４として説明した。ただし、リード保持部ＴＰ１１とリード保持部ＴＰ１４とは互いに接続されており、かつ、同じ機能（複数のリードＬＤ１に貼り付けられ、複数のリードＬＤ１を保持する機能）を有している。したがって、リード保持部ＴＰ１１とリード保持部ＴＰ１４とを一つの構成部分と見做して考えても良い。
また、上記したように、テープＴＰ１は、封止体ＭＲの辺Ｓ１の中心と、辺Ｓ３の中心を結ぶ線（図示しない仮想線）を中心線として、線対称な構造になっている。また、テープＴＰ４は、封止体ＭＲの辺Ｓ２の中心と、辺Ｓ４の中心を結ぶ線（図示しない仮想線）を中心線として、線対称な構造になっている。したがって、図５および図６を用いた説明において、リード保持部ＴＰ１１、テープ支持部ＴＰ１２、連結部ＴＰ１３、端部リードＬＤｅ１、および非端部リードＬＤｃ１のそれぞれを、リード保持部ＴＰ１４、テープ支持部ＴＰ１５、連結部ＴＰ１６、端部リードＬＤｅ３、および非端部リードＬＤｃ３に置き換えて適用することができる。また、図５および図６を用いた説明において、テープＴＰ２、リード保持部ＴＰ２１、テープ支持部ＴＰ２２、端部リードＬＤｅ２、および非端部リードＬＤｃ２のそれぞれを、テープＴＰ４、リード保持部ＴＰ４１、テープ支持部ＴＰ４２、端部リードＬＤｅ４、および非端部リードＬＤｃ４に置き換えて適用することができる。同様に、また、図５および図６を用いた説明において、吊りリードＨＬ１を、吊りリードＨＬ２に置き換えて適用することができる。
また、重複する説明は省略するが、図４に示すテープＴＰ２およびテープＴＰ４のそれぞれは、封止体ＭＲの辺Ｓ２の中心と、辺Ｓ４の中心を結ぶ線（図示しない仮想線）を中心線として、線対称な構造になっている。また、図４に示すテープＴＰ３とテープＴＰ１とは、封止体ＭＲの辺Ｓ２の中心と、辺Ｓ４の中心を結ぶ線（図示しない仮想線）を中心線として、線対称な構造になっている。したがって、図５および図６を用いた説明において、テープＴＰ１を図４に示すテープＴＰ３に置き換えて適用することができる。
＜半導体装置の製造方法＞
次に、図１〜図７を用いて説明した半導体装置ＰＫＧ１の製造方法について、図８に示すフロー図を用いて説明する。図８は、図１〜図７を用いて説明した半導体装置の組立工程のフローを示す説明図である。
また、図８には、半導体装置ＰＫＧ１の製造工程のうちの主要な工程について示しているが、図８に示す組立フローの他、種々の変形例を適用することができる。例えば、図８では、封止体ＭＲに製品識別マークを形成する、マーキング工程は図示していないが、これを封止工程とめっき工程の間に追加することもできる。また、例えば、図８では、検査工程を図示していないが、例えば、個片化工程の後などに検査工程を追加しても良い。
＜基材準備工程＞
図８に示す基材準備工程では、図９に示すリードフレームＬＦを準備する。図９は、図８に示す基材準備工程で準備するリードフレームを示す拡大平面図である。また、図１０は、図９のＡ−Ａ線に沿った断面において、複数のリードにテープを貼り付ける状態を示す拡大断面図である。また、図１１は、図９のＢ−Ｂ線に沿った断面において、複数のリードにテープを貼り付ける状態を示す拡大断面図である。
なお、リードフレームＬＦは、複数のデバイス形成部ＬＦｄを備える基材であるが、図９では、見易さのため、複数のデバイス形成部ＬＦｄのうちの一つを拡大して示している。また、図９では、見易さのため、図３に示す複数のリードＬＤのうちの一部は図示を省略している。以降、半導体装置ＰＫＧ１の製造方法を説明する拡大平面図において同様である。
本工程で準備するリードフレームＬＦは、枠部ＬＦｆの内側に複数のデバイス形成部ＬＦｄを備えている。リードフレームＬＦは、金属から成り、本実施の形態では、例えば銅（Ｃｕ）を主成分とする金属から成る。
なお、本実施の形態では、図８に示すように、封止工程の後でめっき工程を行い、図２に示す金属膜ＭＣをアウタリード部ＯＬＤに形成する例を取り上げて説明する。ただし、変形例として、基材準備工程の段階で、予め銅を主成分とする基材の表面が金属膜ＭＣで覆われていても良い。この場合、リードフレームＬＦの露出面の全体が金属膜ＭＣで覆われる。
また、図９に示すように、デバイス形成部ＬＦｄの中央部には、チップ搭載部であるダイパッドＤＰが形成されている。ダイパッドＤＰには、複数の吊りリードＨＬがそれぞれ接続され、デバイス形成部ＬＦｄの角部に向かって延びるように配置されている。すなわち、ダイパッドＤＰは、吊りリードＨＬで支持されており、また、この吊りリードＨＬを介してリードフレームＬＦの枠部ＬＦｆに支持されている。
また、ダイパッドＤＰの周囲には、複数の吊りリードＨＬの間に、それぞれ複数のリードＬＤが形成されている。複数のリードＬＤは、枠部ＬＦｆにそれぞれ接続されている。図９に示す例では、複数のリードＬＤは、Ｘ方向に沿って配列される複数のリードＬＤ１、Ｘ方向と交差（直交）するＹ方向に沿って配列される複数のＬＤ２を含んでいる。また、複数のリードＬＤは、Ｘ方向にそって、かつ、複数のリードＬＤ１の反対側に配列される複数のリードＬＤ３、およびＹ方向にそって、かつ、複数のリードＬＤ２の反対側に配列される複数のリードＬＤ４を含んでいる。
また、複数のリードＬＤのそれぞれは、タイバーＴＢを介して互いに連結されている。タイバーＴＢは、複数のリードＬＤを連結する連結部材としての機能の他、図８に示す封止工程において、樹脂の漏れ出しを抑制するダム部材としての機能を有する。タイバーＴＢは、複数のリードＬＤおよびリードフレームＬＦの枠部ＬＦｆに接続されている。また、複数のリードＬＤの一方の端部は、リードフレームＬＦの枠部ＬＦｆに接続されている。このため、図８に示すリードカット工程までの間は、複数のリードＬＤのそれぞれは、リードフレームＬＦの枠部ＬＦｆに支持されている。
ただし、上記したように、本実施の形態の複数のリードＬＤは、インナリード部ＩＬＤ（図２参照）の延在距離が長い。このため、リードＬＤの他方の端部（枠部ＬＦｆに接続されていない方の端部）の変形を防止するため、上記したテープＴＰ１、ＴＰ２、ＴＰ３、およびテープＴＰ４が貼り付けられている。
ここで、リードフレームＬＦに形成された複数のリードＬＤにテープＴＰ１、ＴＰ２、ＴＰ３、およびテープＴＰ４を貼り付ける工程は、例えば以下のように行う。すなわり、図１０および図１１に示すようにステージ（貼り付けステージ）ＡＴＳに複数のリードＬＤを配置した状態で、複数のリードＬＤの一方の面（図１０および図１１に示す例では上面ＬＤｔ側にテープＴＰ１、およびテープＴＰ２を配置する。そして、テープＴＰ１およびテープＴＰ２の上面側から治具（貼り付け治具）ＡＴＪを押し当てて、テープＴＰ１、ＴＰ２を複数のリードＬＤに向かって押し付ける。これにより、テープＴＰ１およびテープＴＰ２が複数のリードＬＤに貼り付けられる。この時、テープＴＰ１とテープＴＰ２に重なる部分が存在する場合、ステージＡＴＳと治具ＡＴＪの離間距離は、重なった部分の厚さにより規定される。このため、テープＴＰ１とテープＴＰ２とが重なっていない部分では、治具ＡＴＪまたはステージＡＴＳとテープＴＰ１、ＴＰ２との間に隙間が生じる。この結果、治具ＡＴＪから印加される押圧力がテープＴＰ１、ＴＰ２の一部に伝達されず、複数のリードＬＤのうちの一部に、テープＴＰ１およびテープＴＰ２のいずれも接着されないものが残ってしまう懸念がある。
しかし、図９〜図１１に示すように、本実施の形態によれば、テープＴＰ１、ＴＰ２、ＴＰ３（図９参照）、およびテープＴＰ４（図９参照）のそれぞれは、お互いに重なる部分を含んでいない。これにより、複数のリードＬＤのそれぞれは、テープＴＰ１、ＴＰ２、ＴＰ３、およびテープＴＰ４のうち、少なくともいずれか一つには、確実に接着される。
なお、図１０および図１１では、テープＴＰ１およびテープＴＰ２を一括して貼り付ける例を示しているが、テープＴＰ１とテープＴＰ２を順番に貼り付けても良い。この場合でも、テープＴＰ１とテープＴＰ２とが重なる部分を有していないことにより、複数のリードＬＤ１のそれぞれは、テープＴＰ１に貼り付けられ、複数のリードＬＤ２のそれぞれは、テープＴＰ２に貼り付けられる。また、図９に示すテープＴＰ３およびテープＴＰ４の貼り付け方法も同様である。
＜ダイボンド工程＞
次に、図８に示すダイボンド工程（半導体チップ搭載工程）では、図１２に示すように、ダイパッドＤＰに半導体チップＣＰを搭載する。図１２は、図９に示すリードフレームのダイパッド上に半導体チップを搭載した状態を示す拡大平面図である。
図２を用いて説明したように、半導体チップＣＰは、複数のパッドＰＤが形成された表面ＣＰｔおよび表面ＣＰｔの反対側に位置する裏面ＣＰｂを有している。本工程では、例えばエポキシ樹脂などの熱硬化性樹脂からなる接着材であるダイボンド材ＤＢ（図２参照）を介して、半導体チップＣＰとダイパッドＤＰとを接着固定する。図１２に示す例では、平面視において、ダイパッドＤＰの上面ＤＰｔの一部が半導体チップＣＰにより覆われるように半導体チップＣＰを搭載する。
また、図２を用いて説明したように、本実施の形態の例では、半導体チップＣＰは、裏面ＣＰｂがダイパッドＤＰのチップ搭載面である上面ＤＰｔと対向するように、所謂、フェイスアップ実装方式によりダイパッドＤＰ上に搭載される。
＜ワイヤボンド工程＞
次に、図８に示すワイヤボンド工程では、図１３に示すように、半導体チップＣＰの表面ＣＰｔに形成された複数のパッドＰＤと、半導体チップＣＰの周囲に配置された複数のリードＬＤとを、複数のワイヤ（導電性部材）ＢＷを介して、それぞれ電気的に接続する。図１３は、図１２に示す半導体チップと複数のリードとを、ワイヤを介して電気的に接続した状態を示す拡大平面図である。また、図１４は、図１３に示す半導体チップのパッドとリードとを、ワイヤを介して電気的に接続した状態を示す拡大断面図である。
本工程では、例えば図１４に示すように、凹部１０ｃが形成されたヒートステージ１０を準備し、ダイパッドＤＰが凹部１０ｃ内に位置するように、半導体チップＣＰが搭載されたリードフレームＬＦをヒートステージ１０上に配置する。そして、半導体チップＣＰのパッドＰＤとリードＬＤとを、ワイヤＢＷを介して電気的に接続する。ここで、本実施の形態では、キャピラリ１１を介してワイヤＢＷを供給し、超音波と熱圧着を併用する、所謂、ネイルヘッドボンディング方式によりワイヤＢＷを接合している。また、本実施の形態では、半導体チップＣＰのパッドＰＤにワイヤＢＷの一方の端部を接続した後、ワイヤＢＷの他方の端部をリードＬＤのボンディング領域ＷＢＲに接続する、所謂、正ボンディング方式によりワイヤＢＷを接合している。図１４に示す例では、ワイヤＢＷの他方の端部は、リードＬＤの上面ＬＤｔに形成された金属膜ＢＭに接合されている。このワイヤＢＷが接合された部分が、上記したワイヤ接合部である。
また、本工程では、ヒートステージ１０を介してリードＬＤを加熱する。このため、リードＬＤに貼り付けられたテープＴＰ１、ＴＰ２、ＴＰ３、およびテープＴＰ４が、ヒートステージ１０とリードＬＤの密着性を阻害することを抑制することが好ましい。そこで、テープＴＰ１、ＴＰ２、ＴＰ３、およびテープＴＰ４はリードＬＤの上面ＬＤｔおよび下面ＬＤｂのうち、ワイヤＢＷが接合される面と同じ面に貼り付けられていることが好ましい。本実施の形態の場合、ワイヤＢＷはリードＬＤの上面ＬＤｔ側に接合される。このため、テープＴＰ１、ＴＰ２、ＴＰ３、およびテープＴＰ４のそれぞれはリードＬＤの上面ＬＤｔに貼り付けられている。これにより、ヒートステージ１０とリードＬＤとを密着させることができる。
また、本実施の形態によれば、複数のリードＬＤのそれぞれは、テープＴＰ１、ＴＰ２、ＴＰ３、およびテープＴＰ４により保持されている。このため、ワイヤボンディング工程において、リードＬＤの一部分が変形することを抑制できる。この結果、複数のリードＬＤのそれぞれのボンディング領域ＷＢＲに確実にワイヤＢＷを接合することができる。
＜封止工程＞
次に、図８に示す封止工程では、図１３に示す半導体チップＣＰ、複数のワイヤＢＷ、および複数のリードＬＤのそれぞれのインナリード部ＩＬＤを樹脂により封止し、図１５に示す封止体ＭＲを形成する。図１５は、図１３に示す複数のデバイス形成部のそれぞれに半導体チップを封止する封止体を形成した状態を示す拡大平面図である。
本工程では、例えば、図示しない複数のキャビティを備える成形金型内にリードフレームＬＦを配置した状態で、キャビティにより形成される空間内に樹脂を供給した後、上記樹脂を硬化させることにより封止体（封止部）ＭＲを形成する。このような封止体ＭＲの形成方法は、トランスファモールド方式と呼ばれる。
図１５に示す例では、成形金型のキャビティは、平面視において、デバイス形成部ＬＦｄのタイバーＴＢで囲まれた領域内に配置される。このため、封止体ＭＲの本体部分は、図１５に示すように、デバイス形成部ＬＦｄのタイバーＴＢで囲まれた領域内に、それぞれ形成される。また、キャビティから漏れた樹脂の一部は、タイバーＴＢにより堰き止められる。このため、複数のリードＬＤのそれぞれが備えるアウタリード部ＯＬＤは、封止体ＭＲの側面ＭＲｓから露出している。
複数のリードＬＤのうち、Ｙ方向に沿って延びる複数のリードＬＤ１のそれぞれのアウタリード部ＯＬＤは、封止体ＭＲの辺Ｓ１において、封止体ＭＲの側面ＭＲｓから突出する。また、複数のリードＬＤのうち、Ｘ方向に沿って延びる複数のリードＬＤ２のそれぞれのアウタリード部ＯＬＤは、封止体ＭＲの辺Ｓ２において、封止体ＭＲの側面ＭＲｓから突出する。また、複数のリードＬＤのうち、Ｙ方向に沿って延びる複数のリードＬＤ３のそれぞれのアウタリード部ＯＬＤは、封止体ＭＲの辺Ｓ３において、封止体ＭＲの側面ＭＲｓから突出する。また、複数のリードＬＤのうち、Ｘ方向に沿って延びる複数のリードＬＤ４のそれぞれのアウタリード部ＯＬＤは、封止体ＭＲの辺Ｓ４において、封止体ＭＲの側面ＭＲｓから突出する。
＜めっき工程＞
次に、図８に示すめっき工程では、図１５に示す複数のリードＬＤの露出面に金属膜ＭＣ（図２参照）をめっき法により形成する。本工程で形成する金属膜ＭＣは、半導体装置ＰＫＧ１を図示しない実装基板に実装する際に、接合材として用いる半田材の濡れ性を向上させるために形成される。
本工程では、リードＬＤの露出面に半田から成る金属膜ＭＣを形成することが好ましい。また、金属膜ＭＣの形成方法としては、電離した金属イオンをリードＬＤの露出面に析出させる、電気めっき法を適用することができる。電気めっき法の場合、金属膜ＭＣ形成時の電流を制御することで金属膜ＭＣの膜質を容易に制御できる点で好ましい。また、電解めっき法は、金属膜ＭＣの形成時間が短くできる点で好ましい。
＜リードカット工程＞
次に、図８に示すリードカット工程では、図１６に示すように、複数のリードＬＤのそれぞれのアウタリード部ＯＬＤを切断し、リードフレームＬＦから複数のリードＬＤのそれぞれを切り離す。また、本実施の形態では、リードＬＤを切断した後、図２に示すような曲げ加工を施し、複数のリードＬＤを成形する。図１６は、図１５に示す複数のリードの露出面に金属膜を形成し、それぞれ切断した後、成形した状態を示す拡大平面図である。
本工程では、複数のリードＬＤを連結しているタイバーＴＢ（図１５参照）を切断する。また、複数のリードＬＤのそれぞれを枠部ＬＦｆから切り離す。これにより、複数のリードＬＤは、それぞれが分離した独立部材になる。また、複数のリードＬＤが切り離された後は、封止体ＭＲおよび複数のリードＬＤは、吊りリードＨＬ（図９参照）を介して枠部ＬＦｆに支持された状態になる。
なお、本実施の形態では、上記めっき工程の後にタイバーＴＢを切断することについて説明したが、タイバーＴＢのみを先に切断してから、めっき工程を行い、さらに、複数のリードＬＤのそれぞれを枠部ＬＦｆから切り離す手順でもよい。これにより、タイバーＴＢの切断面にも金属膜ＭＣを形成することができ、タイバーＴＢの切断面が酸化により変色するのを抑制できる。また、リードＬＤが枠部ＬＦｆから切り離される前にめっき工程を行うため、めっき液によるリードＬＤの変形も抑制できる。
複数のリードＬＤやタイバーＴＢは、後述する、切断用の金型を用いて、プレス加工により切断する。また、切断後の複数のリードＬＤは、例えば、図示しない成形用の金型を用いたプレス加工を用いて複数のリードＬＤのアウタリード部ＯＬＤに曲げ加工を施すことにより、例えば図２に示すように成形することができる。
リードカット工程の詳細については後述する。
＜個片化工程＞
次に、図８に示す個片化工程では、図１７に示すように、複数の吊りリードＨＬをそれぞれ切断して、デバイス形成部ＬＦｄのそれぞれにおいて半導体パッケージを分離する。図１７は、図１６に示す吊りリードを切断して、半導体パッケージを取得した状態を示す拡大平面図である。
本工程では図９に示す複数の吊りリードＨＬ、および封止体ＭＲの角部に残った樹脂を切断して、半導体パッケージである半導体装置ＰＫＧ１（詳しくは、検査工程前の検査体）を取得する。切断方法は、例えば、上記リード成形工程と同様に、図示しない切断金型を用いて、プレス加工により切断することができる。
本工程の後、外観検査、電気的試験など、必要な検査、試験を行い、合格したものが、図１〜図７に示す完成品の半導体装置ＰＫＧ１となる。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は上記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
＜変形例１＞
例えば、上記実施の形態では、テープＴＰ１とテープＴＰ３、テープＴＰ２とテープＴＰ４をそれぞれ同じ形状とし、２種類のテープを貼り付ける実施態様について説明した。しかし、図１８に示す半導体装置ＰＫＧ２のように、テープＴＰ１、ＴＰ２、ＴＰ３およびテープＴＰ４のそれぞれを同じ形状にしても良い。図１８は、図４に対する変形例である半導体装置の内部構造を示す透視平面図である。また、図１９は、図１８に示す半導体装置の拡大平面図であって、図７示す半導体装置に対する変形例になっている。
図１８および図１９に示す半導体装置ＰＫＧ２は、テープＴＰ１とテープＴＰ２、テープＴＰ３とテープＴＰ４をそれぞれ同じ形状になっている点で図１〜図７に示す半導体装置ＰＫＧ１と相違する。
詳しくは、図１９に示すように、テープＴＰ１のリード保持部ＴＰ１４には、テープ支持部ＴＰ１５が直接的に接続されており、リード保持部ＴＰ１４とテープ支持部ＴＰ１５との間に連結部ＴＰ１６（図７参照）が介在していない。一方、テープＴＰ４は、図５に示すテープＴＰ１と同様の構造になっている。すなわち、平面視において、テープＴＰ４は、複数のリードＬＤ４のそれぞれのワイヤ接合部（ボンディング領域ＷＢＲのうち、ワイヤＢＷが接合された部分）に沿って延在し、かつ、複数のリードＬＤ４のそれぞれに貼り付けられたリード保持部（主要部、保持部、部分）ＴＰ４１を有する。また、テープＴＰ４は、吊りリードＨＬ２およびリードＬＤ１（複数のＬＤ１のうちの一部）に貼り付けられ、かつ、リード保持部ＴＰ４１よりもワイヤ接合部から遠い位置に貼り付けられたテープ支持部（支持部、部分）ＴＰ４２を有する。また、テープＴＰ４は、リード保持部ＴＰ４１とテープ支持部ＴＰ４２との間に位置する連結部（部分）ＴＰ４３を有している。また、テープＴＰ１はテープＴＰ４と重なる部分は有していない。
なお、半導体装置ＰＫＧ２が有するテープＴＰ１のうち、図１９に示す拡大平面と反対側の端部の構造は、図５に示す半導体装置ＰＫＧ１が有するテープＴＰ１と同じ構造なので、重複する説明は省略する。また、図１８に示すように、半導体装置ＰＫＧ２が有するテープＴＰ２、ＴＰ３およびテープＴＰ４のそれぞれは、テープＴＰ１と同様な構造になっているので、これらの説明も省略する。
本変形例によれば、テープＴＰ１とテープＴＰ２、テープＴＰ３とテープＴＰ４がそれぞれ同じ形状になっているので、図４に示す半導体装置ＰＫＧ１のように２種類のテープを準備する場合と比較して、テープを効率的に製造することができる。
なお、半導体装置ＰＫＧ２は、上記した相違点を除き、上記実施の形態で説明した半導体装置ＰＫＧ１と同様である。したがって、テープＴＰ１とテープＴＰ２、テープＴＰ３とテープＴＰ４がそれぞれ同じ形状になっているという特徴を損なわない範囲において、上記実施の形態で説明した変形例を適用できる。
＜変形例２＞
また、上記実施の形態および上記変形例１では、４本のテープを貼り付ける実施態様について説明した。しかし、図２０に示す半導体装置ＰＫＧ３や、図２１に示す半導体装置ＰＫＧ４のように、テープＴＰ１およびテープＴＰ２の２本を貼り付ける実施態様であっても良い。図２０は、図４に対する他の変形例である半導体装置の内部構造を示す透視平面図である。また、図２１は、図２０に対する変形例である半導体装置の内部構造を示す透視平面図である。また、図２２は、図２０または図２１に示す半導体装置の拡大平面図であって、図７示す半導体装置に対する他の変形例になっている。
図２０に示す半導体装置ＰＫＧ３、および図２１に示す半導体装置ＰＫＧ４は、テープＴＰ１とテープＴＰ２のそれぞれが、吊りリードＨＬを跨いで設けられた複数のリード群がそれぞれ有する複数のリードＬＤを保持している点で、図１〜図７に示す半導体装置ＰＫＧ１と相違する。
詳しくは、図２２に示すように、半導体装置ＰＫＧ３、ＰＫＧ４のそれぞれが有するテープＴＰ１は、複数のリードＬＤ１のそれぞれを保持するリード保持部ＴＰ１１（図５参照）およびリード保持部ＴＰ１４の他、複数のリードＬＤ４のそれぞれを保持するリード保持部ＴＰ１７を有している点で、図７に示す半導体装置ＰＫＧ１と相違する。本変形例のテープＴＰ１は、複数のリードＬＤ４のそれぞれのワイヤ接合部（ボンディング領域ＷＢＲのうち、ワイヤＢＷが接合された部分）に沿って延在し、かつ、複数のリードＬＤ４のそれぞれに貼り付けられたリード保持部（主要部、保持部、部分）ＴＰ１７を有する。また、テープＴＰ１は、吊りリードＨＬ２に貼り付けられ、かつ、リード保持部ＴＰ１７およびリード保持部ＴＰ１４のそれぞれに繋がっているテープ支持部ＴＰ１５を有している。
本変形例の場合、テープＴＰ１およびテープＴＰ２のそれぞれは独立した部材であって、リング状に形成されていないので、テープの製造工程において、テープの取得効率が低下することを抑制できる。また、リード保持部ＴＰ１４とリード保持部ＴＰ１７とがテープ支持部ＴＰ１５を介して繋がっている場合、リード保持部ＴＰ１４とリード保持部ＴＰ１７とが重なる懸念は生じない。このため、複数のリードＬＤ１のそれぞれ、および複数のリードＬＤ４のそれぞれを、確実にテープＴＰ１に貼り付けることができる。
なお、図２０および図２１に示すテープＴＰ２は、端部の形状がテープＴＰ１と異なっている点を除き、同様である。また、テープＴＰ１およびテープＴＰ２の端部の形状は、図５を用いて説明したテープＴＰ１の端部の形状、あるいはテープＴＰ２の端部の形状と同様なので、重複する説明は省略する。さらに、図２１に示す半導体装置ＰＫＧ４は、同じ形状のテープＴＰ１とテープＴＰ２を貼り付けている点で、図２０に示す半導体装置ＰＫＧ３と相違する。これにより、上記変形例１で説明したように、２種類のテープを準備する場合と比較して、テープを効率的に製造することができる。
なお、半導体装置ＰＫＧ３および半導体装置ＰＫＧ４は、上記した相違点を除き、上記実施の形態で説明した半導体装置ＰＫＧ１と同様である。したがって、テープＴＰ１およびテープＴＰ２を貼り付けることで、複数のリードＬＤ１、ＬＤ２、ＬＤ３およびリードＬＤ４のそれぞれが保持されているという特徴を損なわない範囲において、上記実施の形態で説明した変形例を適用できる。
＜変形例３＞
また、例えば、上記の通り種々の変形例について説明したが、上記で説明した各変形例同士を組み合わせて適用することができる。
その他、上記実施の形態に記載された内容の一部を以下に記載する。
〔付記１〕
以下の工程を含む、半導体装置の製造方法：
（ａ）第１方向に沿って配置された複数の第１リードから成る第１リード群と、前記第１方向と交差する第２方向に沿って配置された複数の第２リードから成る第２リード群と、前記第１リード群と前記第２リード群との間に配置された第１吊りリードと、前記第１吊りリードが接続されたダイパッドと、前記複数の第１リードのそれぞれ、前記第１吊りリード、および前記複数の第２リードのうちの一部に貼り付けられた第１テープと、前記複数の第２リードのそれぞれに貼り付けられた第２テープと、を有するリードフレームを準備する工程、
（ｂ）前記ダイパッドに複数のパッドを有する半導体チップを搭載する工程、
（ｃ）前記半導体チップの前記複数のパッドと、前記リードフレームの前記複数の第１リードおよび前記複数の第２リードと、を複数のワイヤを介してそれぞれ電気的に接続する工程、
を含み、
前記複数の第１リード、前記複数の第２リード、および前記第１吊りリードのそれぞれは、第１面、および前記第１面の反対側に位置する第２面を有し、
前記第１テープおよび前記第２テープのそれぞれは、前記第１面に貼り付けられ、
平面視において、前記第１テープは、
前記複数の第１リードのそれぞれのワイヤ接合部に沿って延在し、かつ、前記複数の第１リードのそれぞれに貼り付けられた第１部分と、
前記第１吊りリードおよび前記複数の第２リードのうちの一部に貼り付けられ、かつ、前記第１部分よりも前記ワイヤ接合部から遠い位置に貼り付けられた第２部分と、
前記第１部分と前記第２部分との間に位置する第３部分と、
を有し、
前記第１テープは、前記第２テープと重なる部分を有していない。
１０ ヒートステージ
１０ｃ 凹部
１１ キャピラリ
ＡＴＪ 治具（貼り付け治具）
ＡＴＳ ステージ（貼り付けステージ）
ＢＭ 金属膜（めっき膜、めっき金属膜）
ＢＭＰ 間隔
ＢＭＷ 幅
ＢＷ ワイヤ（導電性部材）
ＣＰ 半導体チップ
ＣＰｂ 裏面
ＣＰｔ 表面（主面）
ＤＢ ダイボンド材（接着材）
ＤＰ ダイパッド（チップ搭載部）
ＤＰｔ 上面（チップ搭載面）
ＤＲＥ１、ＤＲＥ２、ＤＲＥ３、ＤＲＥ４ 方向
ＨＬ、ＨＬ１、ＨＬ２ 吊りリード
ＨＬＢ オフセット部（折り曲げ部、本実施の形態の例ではダウンセット部）
ＩＬＤ インナリード部
ＬＤ、ＬＤ１、ＬＤ２、ＬＤ３、ＬＤ４ リード
ＬＤｂ 下面
ＬＤｃ１、ＬＤｃ２、ＬＤｃ３、ＬＤｃ４ 非端部リード（内側配列リード）
ＬＤｅ１、ＬＤｅ２、ＬＤｅ３、ＬＤｅ４ 端部リード
ＬＤｇ１、ＬＤｇ２、ＬＤｇ３、ＬＤｇ４ リード群
ＬＤｔ 上面
ＬＦ リードフレーム
ＬＦｄ デバイス形成部
ＬＦｆ 枠部
ＭＢ 金属膜
ＭＣ 金属膜（外装めっき膜）
ＭＲ 封止体（樹脂体、封止部）
ＭＲｂ 下面（裏面、被実装面）
ＭＲｃ 角部
ＭＲｓ 側面
ＭＲｔ 上面
ＯＬＤ アウタリード部
ＰＤ パッド（ボンディングパッド）
ＰＫＧ１、ＰＫＧ２、ＰＫＧ３、ＰＫＧ４ 半導体装置
Ｓ１、Ｓ２、Ｓ３、Ｓ４ 辺
ＴＢ タイバー
ＴＰ１、ＴＰ２、ＴＰ３、ＴＰ４ テープ
ＴＰ１１、ＴＰ１４、ＴＰ１７、ＴＰ２１、ＴＰ４１ リード保持部（主要部、保持部、部分）
ＴＰ１２、ＴＰ１５、ＴＰ２２、ＴＰ４２ テープ支持部（支持部、部分）
ＴＰ１３、ＴＰ１６、ＴＰ４３ 連結部（部分）
ＷＢＲ ボンディング領域

Claims (19)

  1. 第１方向に沿って延在する第１辺と、前記第１方向と交差する第２方向に沿って延在する第２辺と、を有する封止体と、
    前記封止体の前記第１辺に沿って配置された複数の第１リードから成る第１リード群と、
    前記封止体の前記第２辺に沿って配置された複数の第２リードから成る第２リード群と、
    前記第１リード群と前記第２リード群との間に配置された第１吊りリードと、
    前記第１吊りリードが接続されたダイパッドと、
    前記複数の第１リードのそれぞれ、前記第１吊りリード、および前記複数の第２リードのうちの一部に貼り付けられた第１テープと、
    前記複数の第２リードのそれぞれに貼り付けられた第２テープと、
    前記封止体で封止され、かつ、前記ダイパッドに搭載された半導体チップと、
    前記封止体で封止され、かつ、前記半導体チップの複数の第１パッドと前記複数の第１リードをそれぞれ電気的に接続する複数の第１ワイヤと、
    前記封止体で封止され、かつ、前記半導体チップの複数の第２パッドと前記複数の第２リードをそれぞれ電気的に接続する複数の第２ワイヤと、
    を含み、
    前記複数の第１リード、前記複数の第２リード、および前記第１吊りリードのそれぞれは、第１面、および前記第１面の反対側に位置する第２面を有し、
    前記第１テープおよび前記第２テープのそれぞれは、前記第１面に貼り付けられ、
    平面視において、前記第１テープは、
    前記複数の第１リードのそれぞれのワイヤ接合部に沿って延在し、かつ、前記複数の第１リードのそれぞれに貼り付けられた第１部分と、
    前記第１吊りリードおよび前記複数の第２リードのうちの一部に貼り付けられ、かつ、前記第１部分よりも前記ワイヤ接合部から遠い位置に貼り付けられた第２部分と、
    前記第１部分と前記第２部分との間に位置する第３部分と、
    を有し、
    前記第１テープは、前記第２テープと重なる部分を有していない、半導体装置。
  2. 請求項１において、
    前記第１リード群は、前記複数の第１リードのうち、前記第１吊りリードに最も近い位置に配置される第１端部リードを有し、
    前記第２リード群は、前記複数の第２リードのうち、前記第１吊りリードに最も近い位置に配置される第２端部リードを有し、
    前記第１テープの前記第２部分は、前記第２端部リードに貼り付けられている、半導体装置。
  3. 請求項２において、
    前記第１テープの前記第３部分は、前記第１端部リードに貼り付けられている、半導体装置。
  4. 請求項３において、
    前記第１テープの前記第２部分は、前記複数の第１リードのうちの一部に貼り付けられている、半導体装置。
  5. 請求項１において、
    前記第２テープの一部は、平面視において、前記第１テープの前記第１部分の延長線上に位置している、半導体装置。
  6. 請求項１において、
    前記第１テープの前記第３部分は、平面視において、前記第２テープのうちの複数の第２リードに貼り付けられた第４部分の延長線上に位置している、半導体装置。
  7. 請求項１において、
    前記第１リード群は、前記複数の第１リードのうち、前記第１吊りリードに最も近い位置に配置される第１端部リード、および前記第１端部リード以外の第１内側リードを有し、
    前記第１テープの前記第１部分と前記第１端部リードの前記ワイヤ接合部とは、第１長さ分、離れて配置され、
    前記第１テープの前記第１部分と前記第１内側リードの前記ワイヤ接合部とは、第２長さ分、離れて配置され、
    前記第１長さと前記第２長さとは等しい、半導体装置。
  8. 請求項１において、
    平面視において、
    前記第２テープは、前記複数の第２リードのそれぞれのワイヤ接合部に沿って延在し、かつ、前記複数の第２リードのそれぞれに貼り付けられた第４部分を有し、
    前記第１テープの前記第１部分の延長線と、前記第２テープの前記第４部分の延長線とは、前記第１吊りリードと重なる位置で互いに交差している、半導体装置。
  9. 請求項１において、
    前記第１リード群は、前記複数の第１リードのうち、前記第１吊りリードに最も近い位置に配置される第１端部リードを有し、
    前記第２リード群は、前記複数の第２リードのうち、前記第１吊りリードに最も近い位置に配置される第２端部リードを有し、
    前記第２テープは、前記複数の第２リードのそれぞれのワイヤ接合部に沿って延在し、かつ、前記複数の第２リードのそれぞれに貼り付けられた第４部分を有し、
    前記第１端部リードは、母材、および前記母材の一部分に形成され、かつ、前記複数の第１ワイヤのうちの一つが接合された第１金属膜を有し、
    前記第１テープの前記第１部分と前記第１端部リードの前記ワイヤ接合部とは、第１長さ分、離れた位置に配置され、
    前記第２テープの前記第４部分と前記第２端部リードの前記ワイヤ接合部とは、第２長さ分、離れた位置に配置され、
    前記第１長さと前記第２長さの差は、前記第１端部リードの延在方向における前記第１金属膜の長さよりも小さい、半導体装置。
  10. 請求項１において、
    前記第１リード群は、前記第１吊りリードに最も近い位置に配置される第１端部リードを有し、
    前記第２テープは、前記複数の第２リードのそれぞれのワイヤ接合部に沿って延在し、かつ、前記複数の第２リードのそれぞれに貼り付けられた第４部分を有し、
    前記第１テープの前記第１部分と前記第１端部リードの前記ワイヤ接合部とは、第１長さ分、離れた位置に配置され、
    前記第２テープの前記第４部分と前記複数の第２リードに含まれる第３リードの前記ワイヤ接合部とは、第３長さ分、離れた位置に配置され、
    前記第１長さと前記第３長さとは等しい、半導体装置。
  11. 請求項１において、
    前記第１テープと前記第２テープとは、互いに分離している、半導体装置。
  12. 請求項１において、
    前記第２テープは、前記第１吊りリードに貼り付けられている、半導体装置。
  13. 請求項１２において、
    前記第２テープは、前記複数の第１リードには接触していない、半導体装置。
  14. 請求項１３において、
    平面視において、前記第２テープは、
    前記複数の第２リードのそれぞれのワイヤ接合部に沿って延在し、かつ、前記複数の第２リードのそれぞれに貼り付けられた第４部分と、
    前記第１吊りリードに貼り付けられ、前記第１テープの前記第３部分の延在方向に沿って延びる第５部分とを有している、半導体装置。
  15. 請求項１において、
    前記第１テープの前記第２部分の幅は、前記第１テープの前記第１部分の幅以上である、半導体装置。
  16. 請求項１において、
    平面視において、前記第１テープの前記第２部分と前記第１吊りリードとは９０度以外の角度で交差している、半導体装置。
  17. 請求項１において、
    前記封止体は、前記第１辺の反対側に位置する第３辺、および前記第２辺の反対側に位置する第４辺を有し、
    前記封止体の前記第１辺に沿って配置された複数の第３リードから成る第３リード群と、
    前記封止体の前記第４辺に沿って配置された複数の第４リードから成る第４リード群と、
    前記第１リード群と前記第４リード群との間に配置され、かつ、前記ダイパッドに接続された第２吊りリードと、
    前記複数の第１リードのそれぞれ、前記第１吊りリード、前記複数の第２リードのうちの一部、前記第２吊りリード、および前記複数の第４リードのうちの一部に貼り付けられた前記第１テープと、
    前記複数の第４リードに貼り付けられた第３テープと、
    前記封止体で封止され、かつ、前記半導体チップの複数の第３パッドと前記複数の第３リードをそれぞれ電気的に接続する複数の第３ワイヤと、
    前記封止体で封止され、かつ、前記半導体チップの複数の第４パッドと前記複数の第２リードをそれぞれ電気的に接続する複数の第４ワイヤと、
    を含み、
    平面視において、前記第１テープは、
    前記第２吊りリードおよび前記複数の第４リードのうちの一部に貼り付けられ、かつ、前記第１部分よりも前記ワイヤ接合部から遠い位置に貼り付けられた第４部分と、
    前記第１部分と前記第４部分との間に位置し、前記第１部分および前記第４部分のそれぞれに繋がっている第５部分と、
    を有する、半導体装置。
  18. 請求項１において、
    前記封止体は、前記第１辺の反対側に位置する第３辺、および前記第２辺の反対側に位置する第４辺を有し、
    前記封止体の前記第１辺に沿って配置された複数の第３リードから成る第３リード群と、
    前記封止体の前記第４辺に沿って配置された複数の第４リードから成る第４リード群と、
    前記第１リード群と前記第４リード群との間に配置され、かつ、前記ダイパッドに接続された第２吊りリードと、
    前記複数の第４リードのそれぞれ、前記第２吊りリード、および前記複数の第１リードのうちの一部に貼り付けられた第３テープと、
    前記封止体で封止され、かつ、前記半導体チップの複数の第３パッドと前記複数の第３リードをそれぞれ電気的に接続する複数の第３ワイヤと、
    前記封止体で封止され、かつ、前記半導体チップの複数の第４パッドと前記複数の第２リードをそれぞれ電気的に接続する複数の第４ワイヤと、
    を含み、
    平面視において、前記第３テープは、
    前記複数の第１リードのそれぞれのワイヤ接合部に沿って延在し、かつ、前記複数の第１リードのそれぞれに貼り付けられた第４部分と、
    前記第２吊りリードおよび前記複数の第１リードのうちの一部に貼り付けられ、かつ、前記第４部分よりも前記ワイヤ接合部から遠い位置に貼り付けられた第５部分と、
    前記第４部分と前記第５部分との間に位置し、前記第４部分および前記第５部分のそれぞれに繋がっている第６部分と、
    を有する、半導体装置。
  19. 請求項１において、
    前記封止体は、前記第１辺の反対側に位置する第３辺、および前記第２辺の反対側に位置する第４辺を有し、
    前記封止体の前記第１辺に沿って配置された複数の第３リードから成る第３リード群と、
    前記封止体の前記第４辺に沿って配置された複数の第４リードから成る第４リード群と、
    前記第１リード群と前記第４リード群との間に配置され、かつ、前記ダイパッドに接続された第２吊りリードと、
    前記複数の第１リードのそれぞれ、前記第１吊りリード、前記複数の第２リードのうちの一部、前記第２吊りリード、および前記複数の第４リードのそれぞれに貼り付けられた前記第１テープと、
    前記封止体で封止され、かつ、前記半導体チップの複数の第３パッドと前記複数の第３リードをそれぞれ電気的に接続する複数の第３ワイヤと、
    前記封止体で封止され、かつ、前記半導体チップの複数の第４パッドと前記複数の第２リードをそれぞれ電気的に接続する複数の第４ワイヤと、
    を含み、
    平面視において、前記第１テープは、
    前記複数の第４リードのそれぞれのワイヤ接合部に沿って延在し、かつ、前記複数の第４リードのそれぞれに貼り付けられた第４部分と、
    前記第２吊りリードに貼り付けられ、かつ、前記第１部分および前記第４部分のそれぞれに繋がっている第５部分と、
    を有する、半導体装置。
JP2015169323A 2015-08-28 2015-08-28 半導体装置 Pending JP2017045944A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2015169323A JP2017045944A (ja) 2015-08-28 2015-08-28 半導体装置
US15/201,468 US9805981B2 (en) 2015-08-28 2016-07-03 Semiconductor device
TW105123583A TW201717346A (zh) 2015-08-28 2016-07-26 半導體裝置
CN201610647368.6A CN106486452B (zh) 2015-08-28 2016-08-09 半导体装置
KR1020160107696A KR20170026204A (ko) 2015-08-28 2016-08-24 반도체 장치
US15/791,408 US10020225B2 (en) 2015-08-28 2017-10-23 Method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015169323A JP2017045944A (ja) 2015-08-28 2015-08-28 半導体装置

Publications (1)

Publication Number Publication Date
JP2017045944A true JP2017045944A (ja) 2017-03-02

Family

ID=58095811

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015169323A Pending JP2017045944A (ja) 2015-08-28 2015-08-28 半導体装置

Country Status (5)

Country Link
US (2) US9805981B2 (ja)
JP (1) JP2017045944A (ja)
KR (1) KR20170026204A (ja)
CN (1) CN106486452B (ja)
TW (1) TW201717346A (ja)

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05218283A (ja) * 1992-02-03 1993-08-27 Nec Corp 半導体装置
JPH09246457A (ja) * 1996-03-06 1997-09-19 Mitsubishi Electric Corp リードフレーム
JP2006332241A (ja) 2005-05-25 2006-12-07 Nichiden Seimitsu Kogyo Kk リードフレーム及びリードフレームの製造方法
JP5155644B2 (ja) 2007-07-19 2013-03-06 ルネサスエレクトロニクス株式会社 半導体装置
US7847376B2 (en) 2007-07-19 2010-12-07 Renesas Electronics Corporation Semiconductor device and manufacturing method of the same
JP2010278308A (ja) 2009-05-29 2010-12-09 Sanyo Electric Co Ltd 半導体装置およびその製造方法
JP5798021B2 (ja) * 2011-12-01 2015-10-21 ルネサスエレクトロニクス株式会社 半導体装置
JP2013120768A (ja) 2011-12-06 2013-06-17 Renesas Electronics Corp 半導体装置の製造方法
JP5919087B2 (ja) * 2012-05-10 2016-05-18 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
US20140272665A1 (en) * 2013-03-13 2014-09-18 Redox Power Systems, LLC Ceramic Fuel Cell With Enhanced Flatness And Strength And Methods Of Making Same
CN104201232A (zh) * 2014-08-28 2014-12-10 南京大学 SnS2纳米纸自组装微球的制备及其微球薄膜的光探测器

Also Published As

Publication number Publication date
CN106486452A (zh) 2017-03-08
TW201717346A (zh) 2017-05-16
CN106486452B (zh) 2021-05-14
KR20170026204A (ko) 2017-03-08
US20180047629A1 (en) 2018-02-15
US9805981B2 (en) 2017-10-31
US10020225B2 (en) 2018-07-10
US20170062314A1 (en) 2017-03-02

Similar Documents

Publication Publication Date Title
US9601415B2 (en) Method of manufacturing semiconductor device and semiconductor device
US9324644B2 (en) Semiconductor device
JP6129645B2 (ja) 半導体装置および半導体装置の製造方法
KR102054385B1 (ko) 수지 봉지형 반도체 장치 및 그 제조 방법
WO2017002268A1 (ja) 半導体装置の製造方法および半導体装置
JP6129315B2 (ja) 半導体装置
JP6253531B2 (ja) 半導体装置
JP6035656B2 (ja) 半導体装置およびその製造方法
JP6279339B2 (ja) 半導体装置の製造方法
US9385071B2 (en) Manufacturing method of semiconductor device and semiconductor device
JP2019121698A (ja) 半導体装置および半導体装置の製造方法
JP2017045944A (ja) 半導体装置
JP2014165425A (ja) 半導体装置および半導体装置の製造方法
JP2019145625A (ja) 半導体装置
JP2019075474A (ja) 半導体装置の製造方法
JP2015060876A (ja) 半導体装置の製造方法
JP2014045161A (ja) 半導体装置の製造方法および半導体装置
JP2006013391A (ja) 半導体装置およびその製造方法