JP2006332241A - リードフレーム及びリードフレームの製造方法 - Google Patents
リードフレーム及びリードフレームの製造方法 Download PDFInfo
- Publication number
- JP2006332241A JP2006332241A JP2005152365A JP2005152365A JP2006332241A JP 2006332241 A JP2006332241 A JP 2006332241A JP 2005152365 A JP2005152365 A JP 2005152365A JP 2005152365 A JP2005152365 A JP 2005152365A JP 2006332241 A JP2006332241 A JP 2006332241A
- Authority
- JP
- Japan
- Prior art keywords
- tape
- lead frame
- lead
- semiconductor chip
- pieces
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
【解決手段】半導体チップ11と電気的に接続され、半導体チップ11の中心位置Cに対して放射状に形成される複数のインナーリード14を備え、インナーリード14にテープが接着剤により略環状の四角形に貼着されたリードフレームにおいて、テープは、それぞれ別個に切断された2つのテープ片17,18によって構成され、各インナーリード14には少なくともいずれか一つのテープ片17,18が貼着され、かつ、環状の四角形のいずれの対角線上にも少なくともいずれか一つのテープ片17,18が貼着されているとともに、各テープ片17,18はその端部同士(17eと18e、17fと18f)が共通の吊りリード12a,12c上に位置をずらせて貼着されている。
【選択図】 図2
Description
図1は、本実施形態の連続したリードフレーム1の全体図である。図1に示すように、本実施形態では、幅Wがおよそ70mmの銅条1Aに、完成後の1つのICパッケージに対応する部分(図1において破線で囲んで示される部分であり、以下、この部分を「リードフレーム1a」とする。)が縦2列に並んで形成されている。図2は、リードフレーム1aを拡大して示す図である。なお、本実施形態のリードフレーム1は、QFPタイプのICパッケージに用いるものを例に説明する。
また、図5に示すように、ダイ23の上方には、下面に2つの吸引ノズル32,33が形成された吸着ヘッド31が配置されている。吸着ヘッド31は、パンチ22に打ち抜かれて切断された各テープ片17,18を、吸引ノズル32,33を介して吸着ヘッド31の下面に吸着させる。そして、テープ片17,18を吸着させた状態で移動し、各テープ片17,18をリードフレーム1(1a)上まで搬送する(テープ搬送工程)。この際、図4に示すように、リードフレーム1(1a)のテープ貼着位置に対応するように、各テープ片17,18(吸着ヘッド31)は、相対位置を維持したまま水平方向に45度回転される。この回転は、垂直な回転軸を備えた搬送アーム(不図示)により搬送すれば、搬送と同時に回転されるため、工程が増加することもない。
(1)上記実施形態では、全てのインナーリード14上にテープ片17,18のいずれかが貼着されているため、各インナーリード14がそれぞれ安定して固定されて、その水平方向の移動(ぶれ)を抑制できる。従って、半導体チップ35と電気的に接続されるボンディング時の異常(ボンディング精度の低下等)を引き起こす虞もない。
・上記実施形態では、テープ搬送工程において、回転式の搬送アームにより切断した各テープ片17,18を45度回転させて、リードフレーム1に貼り付ける構成としたが、直線的に搬送する搬送装置により45度回転させる工程を経ることなくリードフレーム1に貼り付けるように構成されたものを排除するものではない。この場合、例えば、リードフレーム1の送り方向に対するテープの送り方向を45度ずらして構成すれば、切断後のテープ片17,18を回転させることなくそのままの状態でリードフレーム1に貼り付けることができる。
・上記実施形態において、各テープ片17,18の端部17e,17f,18e,18f)が、吊りリード12b,12d上に位置するようにしてもよい。又は、吊りリード12a,12b,12c,12d以外のリード13上に位置するものとして構成してもよい。さらに、各テープ片17,18の端部同士(17eと18e、17fと18f)が共通のインナーリード14上になくてもよい。この場合であっても、全てのインナーリード14に各テープ片17,18が貼着されていれば、インナーリード14を安定して固定することができ、上記(1)に記載の効果を同様に奏すことができる。
・上記実施形態では、リードフレーム材として銅合金を例に挙げて説明したが、Cu系銅合金に限定されるものではなくFe系、SUS系等を用いても良い。
Claims (8)
- 半導体チップと電気的に接続され、前記半導体チップの中心位置に対して放射状に形成される複数のインナーリードを備え、当該インナーリードにテープが接着剤により略環状の四角形に貼着されたリードフレームにおいて、
前記テープは、それぞれ別個に切断された2つのテープ片によって構成され、前記各インナーリードには少なくともいずれか一つの前記テープ片が貼着され、かつ、前記環状の四角形のいずれの対角線上にも少なくともいずれか一つの前記テープ片が貼着されているとともに、前記各テープ片はその端部同士が共通のインナーリード上に位置をずらせて貼着されていることを特徴とするリードフレーム。 - 前記半導体チップが配置されるダイパッドと、当該ダイパッドを保持する吊りリードとを更に有し、前記各テープ片の端部が前記吊りリード上に貼着されていることを特徴とする請求項1に記載のリードフレーム。
- 前記各インナーリードと前記半導体チップとを電気的に接続する際に、前記各インナーリードを押圧して固定するための環状の押え領域部を有し、当該押え領域部より外側に前記各テープ片が貼着されていることを特徴とする請求項1又は請求項2に記載のリードフレーム。
- 前記インナーリードにおける前記半導体チップ側の先端から、前記テープ片における前記半導体チップ側の内縁までの距離が略一定となるように前記テープ片が貼着されていることを特徴とする請求項3に記載のリードフレーム。
- 前記インナーリードにおける前記半導体チップ側の先端から、前記テープ片における前記半導体チップ側の内縁までの距離は、前記各インナーリードと前記半導体チップとを電気的に接続するためのボンディング領域部と前記押え領域部とを形成するための合計の距離と略等しいことを特徴とする請求項3に記載のリードフレーム。
- 前記各テープ片は、一対の平行かつ同じ長さの直線部と、当該直線部の一端同士を結んだ内縁部と、前記直線部の他端同士を結んだ外縁部とを有し、前記内縁部と前記外縁部とが同一形状であることを特徴とする請求項1乃至請求項5のうちいずれか一項に記載のリードフレーム。
- 前記テープは一対の略L字形状をなすテープ片により構成されていることを特徴とする請求項1乃至請求項6のうちいずれか一項に記載のリードフレーム。
- 半導体チップと電気的に接続され、前記半導体チップの中心位置に対して放射状に形成される複数のリードを備えたリードフレームの製造方法であって、
所定方向から送られる複数のテープの先端部をテープ片に切断する切断工程と、
当該切断工程で切断された各テープ片を前記リードの先端部に対応する位置に搬送する搬送工程と、
当該搬送工程で搬送された少なくともいずれか一つのテープ片を、前記各リードの先端部に貼り付ける貼着工程と
を含み、前記切断工程では、対向する位置から送られる2つのテープの各先端部を、略L字形状をなす同一形状のテープ片に切断し、前記搬送工程では、当該対応する各テープ片の相対位置を保持しつつ搬送することを特徴とするリードフレームの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005152365A JP2006332241A (ja) | 2005-05-25 | 2005-05-25 | リードフレーム及びリードフレームの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005152365A JP2006332241A (ja) | 2005-05-25 | 2005-05-25 | リードフレーム及びリードフレームの製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006332241A true JP2006332241A (ja) | 2006-12-07 |
Family
ID=37553634
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005152365A Pending JP2006332241A (ja) | 2005-05-25 | 2005-05-25 | リードフレーム及びリードフレームの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006332241A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20170026204A (ko) | 2015-08-28 | 2017-03-08 | 르네사스 일렉트로닉스 가부시키가이샤 | 반도체 장치 |
-
2005
- 2005-05-25 JP JP2005152365A patent/JP2006332241A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20170026204A (ko) | 2015-08-28 | 2017-03-08 | 르네사스 일렉트로닉스 가부시키가이샤 | 반도체 장치 |
US9805981B2 (en) | 2015-08-28 | 2017-10-31 | Renesas Electronics Corporation | Semiconductor device |
US10020225B2 (en) | 2015-08-28 | 2018-07-10 | Renesas Electronics Corporation | Method of manufacturing semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3870301B2 (ja) | 半導体装置の組立法、半導体装置及び半導体装置の連続組立システム | |
JP2004048023A (ja) | リードフレームの製造方法 | |
JPH0355859A (ja) | 半導体ダイボンディング方法 | |
JPH1084057A (ja) | メタルキャリヤフレームを用いたbga半導体パッケージの製造方法及びそのbga半導体パッケージ | |
JP2005159103A (ja) | 半導体装置およびその製造方法 | |
KR20090009142A (ko) | 반도체 장치 및 그 제조 방법 | |
JP2005142554A (ja) | リードフレーム及びこれを適用した半導体パッケージの製造方法 | |
JP2001244399A (ja) | リードフレーム及びそれを用いた樹脂封止型半導体装置の製造方法 | |
JP2006332241A (ja) | リードフレーム及びリードフレームの製造方法 | |
JP2009206166A (ja) | 半導体装置の製造方法 | |
JP2006245459A (ja) | 半導体装置の製造方法 | |
JP2016162973A (ja) | 製造装置及び製造方法 | |
JP2012074572A (ja) | リードフレーム、半導体装置及びその製造方法 | |
JP4066050B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
KR100292431B1 (ko) | Bga반도체패키지용라미네이티드스트립제조방법및그장치 | |
JP2009071083A (ja) | 半導体装置の製造方法 | |
JP4643464B2 (ja) | パッケージ基板の分割方法および分割装置 | |
JP2009158978A (ja) | 半導体装置の製造方法 | |
JPH06104314A (ja) | フィルムキャリア | |
JP2006216993A (ja) | 樹脂封止型半導体装置 | |
JP4670284B2 (ja) | 基板の製造方法 | |
JP2000114446A (ja) | 放熱板付リードフレームの製造方法 | |
JP2008251786A (ja) | 半導体装置および半導体装置の製造方法 | |
JP4115560B2 (ja) | 半導体パッケージの製造方法 | |
JP2004047693A (ja) | 樹脂封止型半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070417 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070508 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070704 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080401 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080729 |