JP2004048023A - リードフレームの製造方法 - Google Patents

リードフレームの製造方法 Download PDF

Info

Publication number
JP2004048023A
JP2004048023A JP2003207141A JP2003207141A JP2004048023A JP 2004048023 A JP2004048023 A JP 2004048023A JP 2003207141 A JP2003207141 A JP 2003207141A JP 2003207141 A JP2003207141 A JP 2003207141A JP 2004048023 A JP2004048023 A JP 2004048023A
Authority
JP
Japan
Prior art keywords
lead frame
lead
semiconductor chip
die pad
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003207141A
Other languages
English (en)
Other versions
JP3685792B2 (ja
Inventor
Yujiro Kajiwara
梶原　祐二郎
Kazunari Suzuki
鈴木　一成
Kunihiro Tsubosaki
坪崎　邦宏
Hiromichi Suzuki
鈴木　博通
Yoshinori Miyaki
宮木　美典
Takahiro Naito
内藤　孝洋
Sueo Kawai
河合　末男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Hitachi Solutions Technology Ltd
Original Assignee
Renesas Technology Corp
Hitachi ULSI Systems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp, Hitachi ULSI Systems Co Ltd filed Critical Renesas Technology Corp
Priority to JP2003207141A priority Critical patent/JP3685792B2/ja
Publication of JP2004048023A publication Critical patent/JP2004048023A/ja
Application granted granted Critical
Publication of JP3685792B2 publication Critical patent/JP3685792B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/743—Apparatus for manufacturing layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29005—Structure
    • H01L2224/29007—Layer connector smaller than the underlying bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32052—Shape in top view
    • H01L2224/32055—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L2224/743—Apparatus for manufacturing layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/8212—Aligning
    • H01L2224/82148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/82169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, e.g. nozzle
    • H01L2224/8218—Translational movements
    • H01L2224/82181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83194—Lateral distribution of the layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/859—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving monitoring, e.g. feedback loop
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1433—Application-specific integrated circuit [ASIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49121—Beam lead frame or beam lead device

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Die Bonding (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】ＬＳＩパッケージのリフロー・クラック耐性を向上させる。また、少量多品種ＬＳＩパッケージの製造に好適なリードフレームの製造方法を提供する。
【解決手段】異なる外形寸法の半導体チップ２を搭載可能なダイパッド３（チップ搭載部）と、前記ダイパッド３を囲むように配置され切断可能な領域を有する複数のインナーリード部５ａと、前記ダイパッド３に接続された吊りリード４とを有するリードフレーム１を準備する工程と、前記ダイパッド３に接続される半導体チップ２の外形寸法に応じて前記インナーリード部５ａの切断可能領域を必要長さ切断する工程とを有する。
【選択図】　　図１

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体チップを搭載するリードフレーム、このリードフレームを用いた半導体集積回路装置に関し、特に、リードフレームの標準化およびＬＳＩパッケージのリフロー・クラック耐性の向上に適用して有効な技術に関するものである。
【０００２】
【従来の技術】
ＱＦＰ（Ｑｕａｄ　Ｆｌａｔ　Ｐａｃｋａｇｅ）　などの表面実装型樹脂封止装置（Ｓｕｒｆａｃｅ　Ｍｏｕｎｔ　Ｄｅｖｉｃｅ）　であるＬＳＩパッケージは、リフロー半田工程におけるパッケージ・クラックの発生をいかに抑えるかが重要な課題となっている。
【０００３】
すなわち、ＬＳＩパッケージが吸湿した場合、ＬＳＩパッケージ全体を加熱するリフロー半田工程での高温に起因する内部応力によって樹脂とダイパッドとの界面などに剥離が生じる。パッケージ・クラックとは、この剥離がダイパッド界面に結露していた水分の膨張、すなわち水蒸気圧によって拡大して樹脂が割れる現象である。これにより、耐湿性の劣化、樹脂のふくれによる半田付け不良が生じていた。また、このパッケージ・クラックが半導体チップの上面で発生すると、ワイヤの切断などの深刻な不良を引き起こすことになる。
【０００４】
従来、樹脂とダイパッドの界面の剥離を防ぐ対策としては、ダイパッドの一部に貫通孔を設け、この貫通孔を通じて半導体チップの裏面を樹脂と密着させる方法（特開平２−８３９６１号公報）や、ダイパッドの裏面にディンプル加工を施すことによって、樹脂とダイパッドの接着力を向上させる方法などが知られている。
【０００５】
他方、ピン数が同じでチップサイズが違う製品、例えば一品種あたりの製品数量が少ないＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ　Ｓｐｅｃｉｆｉｃ　Ｉｎｔｅｇｒａｔｅｄ　Ｃｉｒｃｕｉｔ）　製品においても、高密度実装が可能な製品が要求されており、前述したＱＦＰなどの表面実装型ＬＳＩパッケージに半導体チップを搭載する傾向にある。そこで従来は、チップサイズに対応したリードフレームを作成して製品を製造していたため、その製造コストの上昇を招いていた。
【０００６】
そのため、生産数量が少ない各種チップサイズのＡＳＩＣに対応することのできるリードフレームとして、「日経マイクロデバイセズ、１９８７年１２月号」Ｐ７６〜Ｐ７８には、ポリイミド樹脂系のテープをダイパッドとしてインナーリードに取付け、このテープ上に半導体チップを搭載するリードフレームが開示されている。
【０００７】
【発明が解決しようとする課題】
しかしながら、近年のＬＳＩパッケージは、樹脂体中に占める半導体チップの面積割合が増加している。さらに樹脂の肉厚が従来よりも極めて薄くなっているため、前述した対策、すなわち、ダイパッドに貫通孔やディンプルを形成するといった方法ではパッケージ・クラックの発生を有効に防止することが困難になりつつある。
【０００８】
また、チップサイズに対応したリードフレームを作らずに、従来のリードフレーム、すなわちダイパッドの外形寸法（チップ搭載面の面積）が半導体チップの外形寸法（チップ主面あるいは裏面の面積）よりも大きいリードフレームを用いることを検討したが、ダイパッドに搭載する半導体チップの大きさがかなり制限されることが分かった。
【０００９】
すなわち、ダイパッドの外形寸法よりも１〜２ｍｍ以上小さい半導体チップを搭載すると、ワイヤが垂れてダイパッド端に接触し、ワイヤボンディング不良を起こすので、比較的小さい半導体チップは使用できない。また、インナーリードの先端の位置がダイパッドによって制限され、かつワイヤの長さにも制限（ワイヤ長は、ワイヤボンダの性能や電気的特性などにより決定され、１．０ｍｍ〜５．０ｍｍ位が適当とされている）があるため、比較的小さいチップを用いることはできない。他方、ダイパッド上には、その外形寸法までの大きさの半導体チップしか搭載できないため、大きい方のチップサイズも制限が生じる。
【００１０】
また、前述したダイパッドとしてポリイミド樹脂系のテープをインナーリードに取付けたものは、半導体チップの大きさに制限はなくなるが、テープの熱膨張係数がリードフレームや半導体チップのそれと異なるため、半田リフロー工程において互いの熱膨張係数の違いからそれらの界面に剥離が生じ、パッケージ・クラックが発生する。従って、界面剥離やパッケージ・クラックの発生を防ぎ、しかも各種サイズの半導体チップを搭載することのできるＬＳＩパッケージが必要である。
【００１１】
本発明の一つの目的は、ＬＳＩパッケージのリフロー・クラック耐性を向上させることのできる技術を提供することにある。
【００１２】
本発明の他の目的は、ＬＳＩの少量多品種化に対応したリードフレームを提供することにある。
【００１３】
本発明の他の目的は、上記リードフレームを用いた半導体集積回路装置を提供することにある。
【００１４】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【００１５】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を説明すれば、下記のとおりである。
（１）．本発明のリードフレームの製造方法は、異なる外形寸法の半導体チップを搭載可能なチップ搭載部と、前記チップ搭載部を囲むように配置された複数のインナーリードと、前記チップ搭載部に接続された吊りリードとを有するリードフレームの製造方法であって、前記チップ搭載部に接続される半導体チップの外形寸法に応じて前記インナーリードの切断可能領域を所定長さ切断するものである。
【００１６】
また、本発明のリードフレームの製造方法は、異なる外形寸法の半導体チップを搭載可能なチップ搭載部と、前記チップ搭載部を囲むように配置された切断可能領域を有する複数のインナーリードと、前記チップ搭載部に接続された吊りリードとを有するリードフレームの製造方法であって、前記インナーリードの切断可能領域を前記チップ搭載部に接続される半導体チップの外形寸法に応じて長さを変えて切断するものである。
【００１７】
また、本発明におけるリードフレームは、半導体チップを搭載するダイパッドの外形寸法を前記半導体チップの外形寸法よりも小さくし、かつ前記半導体チップの外形寸法に応じてリードの先端を所定の長さに切断可能としたリードフレームである。
【００１８】
すなわち、所定の大きさを有する半導体チップを搭載するためのチップ搭載部と、前記チップ搭載部を支持する吊りリード部と、前記チップ搭載部の周囲を取り囲むように配置され、かつ搭載されるべき半導体チップの大きさに応じて切断可能な領域を有し、この領域にメッキ層が形成されたインナーリード部および前記インナーリード部に接続され、かつ前記インナーリード部から外方に向かって延在するアウターリード部からなる複数のリードとを備え、前記チップ搭載部の外形寸法を、前記搭載されるべき半導体チップの外形寸法よりも小さくしたリードフレームである。
（２）．本発明のリードフレームは、第１の面とそれに対向する第２の面とを有する１枚の板状のフレームを用意する工程、前記フレームをその第１の面から第２の面に向かう方向に切断することにより、所定の大きさを有する半導体チップを搭載するためのチップ搭載部と前記チップ搭載部を支持する吊りリード部とを形成する工程、前記フレームをその第２の面から第１の面に向かう方向に切断することにより、前記チップ搭載部の周囲を取り囲むように配置される複数のリードを形成する工程、前記インナーリード部の前記搭載されるべき半導体チップの大きさに応じて切断可能な領域にメッキ層を形成する工程によって製造される。
（３）．本発明のリードフレームを用いた半導体集積回路装置は、所定の大きさを有する半導体チップを搭載するためのチップ搭載部と、前記チップ搭載部を支持する吊りリード部と、前記チップ搭載部の周囲を取り囲むように配置されたインナーリード部および前記インナーリード部に接続され、かつ前記インナーリード部から外方に向かって延在するアウターリード部からなる複数のリードとを備え、前記チップ搭載部の外形寸法が前記搭載されるべき半導体チップの外形寸法よりも小さいリードフレームを使用し、主面に集積回路とボンディングパッドとが形成された方形状の半導体チップを前記リードフレームのチップ搭載部にボンディングし、前記半導体チップのボンディングパッドと前記リードフレームのインナーリード部とをボンディングワイヤで電気的に接続し、前記半導体チップ、前記インナーリード部および前記チップ搭載部を樹脂封止するものである。
【００１９】
上記した手段によれば、チップ搭載部の外形寸法をその上に搭載する半導体チップのそれよりも小さくし、またチップ搭載部の上に搭載する半導体チップの外形寸法に応じてリードの先端を所定の長さに切断可能としたことにより、外形寸法がかなり広い範囲で異なる各種の半導体チップで共用することができるため、ＬＳＩパッケージの少量多品種化に対応したリードフレームをおよびそれを用いた半導体集積回路装置を提供することができる。
【００２０】
さらに詳しく説明すると、従来のリードフレーム、すなわちチップ搭載部の外形寸法がその上に搭載する半導体チップの外形寸法よりも大きいリードフレームを用いる場合、前述したようにかなり狭い範囲（チップ搭載部の外縁からチップ端までが１〜２ｍｍ）のサイズの半導体チップしか共用できないので、インナーリード先端をカットする必要がない。
【００２１】
これに対し、本発明のリードフレームは、チップ搭載部の外形寸法がその上に搭載される半導体チップのそれよりも小さいため、広い範囲（本願で説明するリードフレームでは５ｍｍ〜１５ｍｍ×５ｍｍ〜１５ｍｍの半導体チップ）のサイズの半導体チップが共用できるので、ワイヤ長の制限に合わせてインナーリード先端位置を変更する必要がある場合にも十分対応できる。
【００２２】
さらに、ＬＳＩパッケージの少量多品種化に対応したリードフレームを提供できると共に、チップ搭載部の外形寸法がその上に搭載される半導体チップのそれよりも小さいので、チップ搭載部の上に搭載された半導体チップの裏面が封止樹脂と接着する。そして、半導体チップ（シリコン）と樹脂との界面の接着力は、チップ搭載部（金属）と樹脂との界面の接着力よりも大きいため、チップ搭載部と樹脂との界面に水分が浸入するのを防止することができ、ＬＳＩパッケージを半田リフローによって基板に実装する際のパッケージ・クラックを抑制することができる。
【００２３】
【発明の実施の形態】
図１は、本発明の一実施の形態であるＱＦＰの製造に用いるリードフレームの平面図である。
【００２４】
リードフレーム１の中央部には、主面に集積回路およびボンディングパッドが形成された半導体チップ２を搭載するための円形のダイパッド（チップ搭載部）３が形成されている。このダイパッド３は、四本の吊りリード４によって支持されている。ダイパッド３のチップ搭載面の面積は、その上に搭載される半導体チップ２の主面の面積よりも小さく設定されているのが特徴である。
【００２５】
ダイパッド３の周囲には、複数本のリード５がダイパッド３を囲むように配置されている。吊りリード４の幅広部およびリード５の中途部には、絶縁性の薄い合成樹脂フィルムからなるテープ６が枠状に形成されて接着されている。このテープ６の外側には、リード５の支持とモールド時における樹脂の溢出防止とを兼ねたダムバー７が枠状に各リード５間を連結するように形成されている。
【００２６】
リードフレーム１の最外周部は、単位フレームを複数連結している外枠８および各単位フレーム間を分離するように形成されている内枠９からなり、外枠８の一部には、リードフレーム１をモールド金型に位置決めする際のガイドとなるガイド孔１０が設けられている。
【００２７】
リードフレーム１を構成する上記ダイパッド３、吊りリード４、リード５、ダムバー７、外枠８および内枠９は、４２アロイや銅などの導電材料からなる。リード５の一部を構成し、後に樹脂で封止されるインナーリード部５ａの先端には、Ａｇのメッキが施されている。図示はしないが、リードフレーム１は、これらの各部により構成される単位フレームを一方向に複数個連設した構成になっている。
【００２８】
次に、上記リードフレーム１の製造方法の一例を図２〜図１０を用いて説明する。
【００２９】
まず、図２に示すように、フープ材をプレス加工して、ダイパッド３、吊りリード４、リード５（インナーリード部５ａおよびアウターリード部５ｂからなる）、ダムバー７、外枠８、内枠９およびガイド孔１０を一体形成する。一例として、フープ材は板厚０．１５ｍｍ程度の４２アロイからなる。また、ダイパッド３の直径は３ｍｍ程度、吊りリード４の幅は０．３ｍｍ程度である。インナーリード部５ａ間のピッチは、加工限界を考慮して、例えば１３２ピンのリードフレームでは約０．２２ｍｍ、１６８ピンでは０．２５ｍｍである。更にダイパッド３の中心からインナーリード５ａの先端までの距離は、最大、１３２ピンで約５ｍｍ、１６８ピンで約６．２ｍｍである。
【００３０】
上記の各部をプレスで形成する場合は、図３に示すように、切断箇所の裏面側にバリ１１ができる。本実施の形態のリードフレーム１は、ダイパッド３の面積がその上に搭載される半導体チップ２の面積より小さいので、ダイパッド３のチップ搭載面にバリ１１ができると半導体チップ２を接着することができなくなる。従って、ダイパッド３をプレス加工する時は、チップ搭載面を上に向けて上から打ち抜き、バリ１１がチップ搭載面の裏面側にできるようにする。
【００３１】
一方、インナーリード部５ａの先端は、ワイヤボンディングの際にバリ１１が下側にあると、ワイヤがボンディングされにくく、ボンディング不良が生じることがある。従って、インナーリード部５ａをプレス加工する時は、ボンディング面を下に向けて上から打ち抜き、バリがワイヤボンディング面側にできるようにする。
【００３２】
次に、図４に示すように、インナーリード部５ａのワイヤボンディング領域３２にＡｇメッキを施す。後述するように、本実施の形態のリードフレーム１は、ダイパッド３上に搭載する半導体チップ２の外形寸法に応じてリード５の先端を所定の長さに切断して使用するため、従来のリードフレームに比べてＡｇメッキを施す領域の面積を大きくしてある。例えば従来の場合は、ワイヤボンディング誤差、メッキ層形成時の誤差を考慮して、インナーリード部５ａの先端からの距離が１ｍｍ程度の範囲であればよかったが、本発明では、１ｍｍ以上、第１カット、第２カットを考慮すると１．５〜２ｍｍ以上必要である。
【００３３】
次に、リードフレーム１のダウンセット加工を行う。ダウンセット加工は、図５（ａ），（ｂ）　に示すように、プレス型１２を使って吊りリード４の中途部（同図（ｂ）　の符号Ｓで示す部分）を下方に折り曲げることにより、水平方向から見たダイパッド３の高さをリード５の高さよりも低くする作業である。すなわち、ダイパッド３のチップ搭載面側とインナーリード部５ａのワイヤボンディング面を第１の面、この第１の面に対向する面を第２の面とすると、ダイパッド３の第１の面が、インナーリード部５ａの第１の面よりも第２の面側に位置するように加工する。
【００３４】
図６は、ダウンセット加工を施したリードフレーム１の平面図である。一例として、ダイパッド３の中心から各吊りリード４のダウンセット位置（Ｓ）までの距離は、８．５〜９．０ｍｍ程度であり、ダウンセット量（ダイパッド３の主面からリード５の主面までの高さ）は、０．２ｍｍ程度である。
【００３５】
上記のダウンセット加工を施すことにより、半導体チップ２を搭載したリードフレーム１をモールド金型に装着してパッケージを成形する際に、半導体チップ２の上面側とダイパッド３の下面側とで樹脂の肉厚をほぼ等しくすることができる。
【００３６】
次に、ダイパッド３を支持する吊りリード４の中途部（吊りリード４の幅広になっている部分）およびインナーリード部５ａにテープ６を接着する。テープ６の接着は、図７に示すように、ヒートステージ１３上に載置したリードフレーム１の上にテープ６を位置決めし、上方からツール１４を圧着して行う。一例として、テープ６は外形寸法１８．５ｍｍ×１８．５ｍｍ程度、幅１．５ｍｍ程度、厚さ０．０５ｍｍ程度のポリイミド樹脂からなるフィルム６ａの片面にアクリル樹脂系の接着剤６ｂを厚さ０．０２ｍｍ程度塗布した構成になっている。
【００３７】
図８は、テープ６を接着したリードフレーム１の平面図、図９は図８のＩＸ−ＩＸ線における断面図、図１０は図８のＸ−Ｘ線における断面図である。
【００３８】
テープ６の接着面積を確保するため、図８に示すように、吊りリード４の中途部は、他の部分より幅を広くしてある（吊りリード４の幅広部）。すなわち、この幅広部にテープ６、すなわち絶縁性のフィルムを接着してダイパッド３を固定することにより、半導体チップ２を搭載したリードフレーム１をモールド金型に装着してパッケージを成形する際、溶融樹脂の流動によるダイパッド３の変動を防止することができるので、半導体チップ２の上面側とダイパッド３の下面側とで溶融樹脂の流速がほぼ等しくなり、貫通ボイドなどの成形不良の発生を防止することができる。
【００３９】
このようにして得られる本実施の形態のリードフレーム１は、ダイパッド３のチップ搭載面の面積がその上に搭載される半導体チップ２の主面あるいはこの主面に対向する裏面の面積よりも小さいので、外形寸法の異なる各種の半導体チップを搭載することが可能である。また、リード５の先端を切断してリード５を短くすることにより、さらに大面積の半導体チップ２を搭載することも可能である。
【００４０】
図１１（ａ）　は、大面積、すなわち前記図１中に二点鎖線で示されている半導体チップ２よりも大面積の半導体チップを搭載するために、リード５の先端を切断したリードフレーム１ａの平面図であり、図１１（ｂ）　はそのＸＩ−ＸＩ線における断面図である。なお、図１１（ａ）　中の破線は、切断前のリード５の先端位置を示している。図１２は、リード５の先端をさらに切断したリードフレーム１ｂの平面図であり、このようにすると、さらに大面積の半導体チップを搭載することができる。
【００４１】
このようにして、例えばダイパッド３の直径が３ｍｍ程度である場合は、外形寸法が５ｍｍ×５ｍｍ程度から１５ｍｍ×１５ｍｍ程度の範囲までの各種半導体チップを搭載することができる。リード５の切断はプレスにより行うが、ワイヤボンディング領域３２に施したＡｇメッキの剥離を防止するため、ワイヤボンディング領域３２を下に向けて行う。従って、図１１（ｂ）　に示すように、インナーリード部５ａの先端は、上側を向くように成形される。
【００４２】
次に、上記リードフレーム１を用いたＱＦＰの製造方法の一例を図１３〜図３０を用いて説明する。
【００４３】
まず、図１３に示すように、リードフレーム１のダイパッド３上に半導体チップ２を接着するための接着剤１５を塗布する。なお、同図にはリード５の先端を切断していないリードフレーム１を示してあるが、半導体チップ２よりも大面積の半導体チップを搭載する場合は、ダイパッド３上に接着剤１５を塗布する工程に先立って、あらかじめリード５の先端を所定の長さに切断しておく。すなわち、前記図１１のリードフレーム１ａあるいは前記図１２のリードフレーム１ｂを形成しておく。リード先端のカット（切断）は、チップが搭載される場合に、そのチップ外周部とインナーリード５ａの先端が接続しない距離以上（例えば０．５ｍｍ以上）離れる位置を考慮して行う。
【００４４】
接着剤１５の塗布は、図１４に示すように、ステージ１６上に載置したリードフレーム１のダイパッド３上にディスペンサ１７を使って接着剤１５を滴下することにより行う。接着剤１５は、一例として熱硬化性のエポキシ樹脂にＡｇ粉末を混入させたものからなる。なお、図中の符号１８はノズル、１９はシリンジである。ダイパッド３の大きさは、接着剤１５が塗布される分だけあればよい。
【００４５】
上記リードフレーム１は、ダイパッド３の面積が小さいので、接着剤１５をダイパッド３の主面の一点に塗布するだけでよい。そのため、ダイパッドの面積が大きい従来のリードフレームに比べると、使用するノズル１８の構造が簡単で済み、かつ接着剤１５の塗布も短時間で済み、その塗布量も低減できるという利点がある。
【００４６】
さらに、図１５に示すように、ダイパッド３の周囲に吊りリード４よりも幾分幅の広い小パッド（あるいは接着剤塗布部ともいう）２０を形成し、ダイパッド３およびこの小パッド２０のそれぞれの主面上に接着剤１５を塗布するようにしてもよい。このようにすると、充分な接着強度が得られるので、ダイパッド３上で半導体チップ２が回転ずれを起こしたりする不具合を防止することができる。また、小パッド２０（接着剤塗布部）を形成したことにより、実質的に吊りリード４の剛性が増すので、半導体チップ２を搭載したリードフレーム１をモールド金型に装着してパッケージを成形する際、溶融樹脂の流動によるダイパッド３の変動を防止することができる。
【００４７】
上記小パッド２０は、図１６に示すように、それぞれの吊りリード４の途中、例えばダイパッド３と中途部Ｓとの間に形成してもよい。この場合も前記同様の効果を得ることができる。
【００４８】
次に、図１７に示すように、接着剤１５を塗布したダイパッド３上にコレット２１を使って半導体チップ２を位置決めする。一例として、半導体チップ２は外形寸法５．３４ｍｍ×５．３４ｍｍ程度、厚さ０．４ｍｍ程度のシリコン単結晶からなる。
【００４９】
図１８は、ダイパッド３を支持する吊りリード４の一部にＶ溝２２を形成したリードフレーム１の平面図である。このＶ溝２２は、ダイパッド３上に半導体チップ２を正確に位置決めするための目盛りとして利用されるもので、図１９にその断面を拡大して示すように、各吊りリード４の主面上に一定の間隔をおいて複数形成される。
【００５０】
そして、ダイパッド３上に半導体チップ２を位置決めする際は、図２０（ａ）　〜（ｃ）　に示すように、リードフレーム１の上方からカメラ（図示せず）などを使ってＶ溝２２の位置を検出し、その情報に基づいて、各種外形寸法の半導体チップ２を正確な位置に移動させる。
【００５１】
また、図２１に示すように、各吊りリード４の途中、すなわちダイパッド３と中途部Ｓとの間に複数の突起２３を一定の間隔で形成し、これをダイパッド３上に半導体チップ２を位置決めするための目盛りとして利用してもよい。これらのＶ溝２２や突起２３は、ダイパッド３上に半導体チップ２を位置決めした後の外観検査工程で利用することもできる。
【００５２】
次に、図２２に示すように、ダイパッド３上に半導体チップ２を位置決めしたリードフレーム１をヒートステージ２４上で加熱して接着剤１５を硬化させる。一例として、加熱条件は２００〜２５０℃、３０秒〜１分程度である。なお、接着剤１５の硬化は、オーブンを使って行うこともできる。図２３は、ダイパッド３上に半導体チップ２を搭載する工程が完了したリードフレーム１の平面図である。
【００５３】
次に、図２４〜図２６に示すように、ダイパッド３上に搭載された半導体チップ２のボンディングパッド２５とリード５との間をＡｕのワイヤ２６でボンディングし、電気的に接続する。図２５は、インナーリード部５ａと半導体チップ２との接続関係を示す断面図、図２６は、吊りリード４と半導体チップ２との関係を示す断面図である。
【００５４】
図２４に示すように、本実施の形態のリードフレーム１は、半導体チップ２の各辺に沿ってリード５の先端をＶ字状に配列してある（半導体チップ２のコーナー部近傍の、すなわち吊りリード４に近い方のリード５を長く、各辺中央部近傍の、すなわち吊りリード４から遠くに位置するリード５を短くしてある）。これにより、ワイヤ２６の長さが全てのボンディングパッド２５とリード５との間でほぼ等しくなるので、ワイヤの長さを変更する必要がなく、ワイヤボンディング作業が容易になる。
【００５５】
図２７は、本実施の形態で使用するワイヤボンディング装置のヒートステージ２７の主面を示す平面図である。このヒートステージ２７の主面には、リードフレーム１のダイパッド３と吊りリード４の一部（前記ダウンセット位置（Ｓ）よりも内側の部分）とが嵌め込まれる逃げ溝２８が形成されている。
【００５６】
ヒートステージ２７の主面に上記のような逃げ溝２８を形成したことにより、図２８に示すように、ダイパッド３上に大面積の半導体チップ２ｂを搭載したリードフレーム１（同図（ａ））でも、小面積の半導体チップ２を搭載したリードフレーム１（同図（ｂ））でも、ワイヤボンディングが可能となるので、半導体チップ２の外形寸法が変わる毎にヒートステージ２７を交換する手間が不要となる。なお、２８図（ａ）　中の符号ｔ１　はリードフレーム１の板厚（本実施の形態では０．１５ｍｍ程度）を示し、ｔ２　はダイパッド３のダウンセット量（本実施の形態では０．２ｍｍ程度）を示している。図２８からも明らかなように、逃げ溝２８の深さはｔ１　＋ｔ２　よりも大きいので、ダウンセット（タブ下げ）加工のばらつきが吸収され、またリードフレーム１のダイパッド３と吊りリード４の一部を逃げ溝２８に嵌め込ませた場合、ワイヤボンディングされるリードやチップの部分は図示のようにヒートステージ２７に密着し、熱伝導が良くなることにより、ボンディング性能が向上する。ワイヤの長さは、ボンディングパッドからインナーリード部５ａのボンディング点までの直線距離で１．０〜５．０ｍｍ位である。
【００５７】
次に、上記リードフレーム１をモールド金型に装着し、図２９に示すように、半導体チップ２、ダイパッド４、インナーリード部５ａおよびワイヤ２６をエポキシ樹脂などでモールドすることによりパッケージ本体２９を成形した後、リードフレーム１の不要箇所、すなわちパッケージ本体２９の外部に露出したダムバー７、外枠８および内枠９などをプレスで切断除去し、最後にパッケージ本体２９の外部に露出したリード５を所定の形状に成形することにより、ＱＦＰ形の表面実装型半導体装置３０が完成する。その後、図３０に示すように、この表面実装型半導体装置３０をリフロー半田付け法により配線基板３４上に実装する。図中、３３はリード５を載置するランドパッド、３６は半田である。
【００５８】
本実施の形態のリードフレーム１を用いて製造された表面実装型半導体装置（ＱＦＰ）３０は、ダイパッド３の面積がその上に搭載された半導体チップ２の面積よりも小さいため、半導体チップ２の周辺部の裏面が封止樹脂と密着している。
【００５９】
これにより、封止樹脂とダイパッド３との界面の接着力が増大するので、水分が浸入してもリフロー半田工程の高温に起因する水分膨張による上記界面の剥離を抑制することができ、リフロー・クラック耐性の向上した表面実装型半導体装置（ＱＦＰ）３０を提供することができる。
【００６０】
また、本実施の形態のリードフレーム１は、外形寸法の異なる各種の半導体チップ２を搭載することができるので、外形寸法の異なる半導体チップ毎にリードフレームを作成する手間が不要となる。これにより、リードフレーム１を標準化することができるので、その製造コストが低減され、表面実装型半導体装置（ＱＦＰ）３０を安価に提供することができる。
【００６１】
また、本実施の形態のリードフレーム１は、ダイパッド３の外形寸法を小さくしたことにより、半導体チップ２をダイパッド３上に搭載する際に用いる接着剤１５の使用量を少なくすることができるので、この点においても、表面実装型半導体装置（ＱＦＰ）３０を安価に提供することができる。
【００６２】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【００６３】
ダイパッドの形状は円形に限らず、チップのダイパッドへの接着強度や接着剤の最低塗布領域を確保していれば、例えば矩形であってもよい。また、図３１に示すように、半導体チップ２の面積よりも小面積のダイパッド３の一部に貫通孔３１を形成し、半導体チップ２と樹脂との接着面積をさらに大きくすることにより、リフロー・クラック耐性をさらに向上させることができる。
【００６４】
また、図３２に示すように、四本の吊りリード４が交差する部分の幅を広く形成し、この部分をダイパッド３として利用してもよい。
【００６５】
前記実施の形態では、ＱＦＰを製造するためのリードフレームに本発明を適用した場合について説明したが、表面実装型ＬＳＩパッケージの組み立てに用いるリードフレーム全般に適用することができる。また、ＤＩＰ（Ｄｕａｌ　Ｉｎ−ｌｉｎｅ　Ｐａｃｋａｇｅ）のようなピン挿入型ＬＳＩパッケージの製造に用いるリードフレームに適用することもできる。
【００６６】
【発明の効果】
本願によって開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下の通りである。
（１）．本発明によれば、リフロー・クラック耐性の向上したＬＳＩパッケージを提供することができる。
（２）．本発明によれば、ＬＳＩパッケージの少量多品種化に対応したリードフレームを提供することができるので、ＬＳＩパッケージの製造コストを低減することができる。
【図面の簡単な説明】
【図１】本発明の一実施の形態であるリードフレームの平面図である。
【図２】本発明のリードフレームのプレス工程を示す平面図である。
【図３】本発明のリードフレームのプレス工程を示す説明図である。
【図４】本発明のリードフレームのメッキ工程を示す平面図である。
【図５】（ａ），（ｂ）　は、本発明のリードフレームのダウンセット工程を示す説明図である。
【図６】ダウンセット工程が完了したリードフレームの平面図である。
【図７】本発明のリードフレームのテープ接着工程を示す説明図である。
【図８】本発明のリードフレームのテープ接着工程を示す平面図である。
【図９】図８のＩＸ−ＩＸ線における断面図である。
【図１０】図８のＸ−Ｘ線における断面図である。
【図１１】（ａ）　はリードフレームのリード切断工程を示す平面図であり、（ｂ）　はそのＸＩ−ＸＩ線における断面図である。
【図１２】リードフレームのリード切断工程を示す平面図である。
【図１３】リードフレームの接着剤塗布工程を示す平面図である。
【図１４】リードフレームの接着剤塗布工程を示す断面図である。
【図１５】リードフレームの接着剤塗布工程を示す平面図である。
【図１６】リードフレームの接着剤塗布工程を示す平面図である。
【図１７】リードフレームのチップ搭載工程を示す断面図である。
【図１８】リードフレームのチップ搭載工程を示す平面図である。
【図１９】リードフレームのチップ搭載工程を示す要部拡大断面図である。
【図２０】（ａ）　〜（ｃ）　は、リードフレームのチップ搭載工程を示す要部拡大斜視図である。
【図２１】リードフレームのチップ搭載工程を示す平面図である。
【図２２】リードフレームのチップ搭載工程を示す断面図である。
【図２３】リードフレームのチップ搭載工程を示す平面図である。
【図２４】リードフレームのワイヤボンディング工程を示す平面図である。
【図２５】リードフレームのワイヤボンディング工程を示す断面図である。
【図２６】リードフレームのワイヤボンディング工程を示す断面図である。
【図２７】ワイヤボンディング装置のヒートステージを示す平面図である。
【図２８】（ａ），（ｂ）　は、ワイヤボンディング装置のヒートステージを示す断面図である。
【図２９】本発明のリードフレームを用いたＱＦＰの平面図である。
【図３０】本発明のリードフレームを用いたＱＦＰの断面図である。
【図３１】リードフレームの他の実施の形態を示す要部拡大平面図である。
【図３２】リードフレームの他の実施の形態を示す要部拡大平面図である。
【符号の説明】
１　リードフレーム
１ａ　リードフレーム
１ｂ　リードフレーム
２　半導体チップ
２ｂ　半導体チップ
３　ダイパッド（チップ搭載部）
４　吊りリード
５　リード
５ａ　インナーリード部
５ｂ　アウターリード部
６　テープ
６ａ　フィルム
６ｂ　接着剤
７　ダムバー
８　外枠
９　内枠
１０　ガイド孔
１１　バリ
１２　プレス型
１３　ヒートステージ
１４　ツール
１５　接着剤
１６　ステージ
１７　ディスペンサ
１８　ノズル
１９　シリンジ
２０　小パッド
２１　コレット
２２　Ｖ溝
２３　突起
２４　ヒートステージ
２５　ボンディングパッド
２６　ワイヤ
２７　ヒートステージ
２８　逃げ溝
２９　パッケージ本体
３０　表面実装型半導体装置（ＱＦＰ）
３１　貫通孔
３２　ワイヤボンディング領域（Ａｇメッキ部）
３３　ランドパッド
３４　配線基板
３６　半田

Claims (4)

  1. 異なる外形寸法の半導体チップを搭載可能なチップ搭載部と、前記チップ搭載部を囲むように配置された複数のインナーリードと、前記チップ搭載部に接続された吊りリードとを有するリードフレームの製造方法であって、
    前記チップ搭載部に接続される半導体チップの外形寸法に応じて前記インナーリードの切断可能領域を所定長さ切断することを特徴とするリードフレームの製造方法。
  2. 異なる外形寸法の半導体チップを搭載可能なチップ搭載部と、前記チップ搭載部を囲むように配置された切断可能領域を有する複数のインナーリードと、前記チップ搭載部に接続された吊りリードとを有するリードフレームの製造方法であって、
    前記インナーリードの切断可能領域を前記チップ搭載部に接続される半導体チップの外形寸法に応じて長さを変えて切断することを特徴とするリードフレームの製造方法。
  3. 前記複数のインナーリードの切断可能領域は銀メッキ処理されることを特徴とする請求項１に記載のリードフレームの製造方法。
  4. 前記吊りリードの中途部をダウンセット加工する工程を有することを特徴とする請求項１に記載のリードフレームの製造方法。
JP2003207141A 1992-03-27 2003-08-11 リードフレームの製造方法 Expired - Lifetime JP3685792B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003207141A JP3685792B2 (ja) 1992-03-27 2003-08-11 リードフレームの製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP7111692 1992-03-27
JP32009892 1992-11-30
JP2003207141A JP3685792B2 (ja) 1992-03-27 2003-08-11 リードフレームの製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP18526198A Division JP3730412B2 (ja) 1992-03-27 1998-06-30 半導体集積回路装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2004048023A true JP2004048023A (ja) 2004-02-12
JP3685792B2 JP3685792B2 (ja) 2005-08-24

Family

ID=26412246

Family Applications (17)

Application Number Title Priority Date Filing Date
JP5065784A Expired - Lifetime JP2891607B2 (ja) 1992-03-27 1993-03-25 半導体集積回路装置の製造方法
JP18526198A Expired - Lifetime JP3730412B2 (ja) 1992-03-27 1998-06-30 半導体集積回路装置およびその製造方法
JP10333271A Pending JPH11224930A (ja) 1992-03-27 1998-11-24 半導体集積回路装置
JP33327098A Expired - Lifetime JP3710633B2 (ja) 1992-03-27 1998-11-24 半導体集積回路装置
JP10333269A Pending JPH11224928A (ja) 1992-03-27 1998-11-24 半導体集積回路装置
JP2000073486A Pending JP2000286374A (ja) 1992-03-27 2000-03-16 半導体集積回路装置
JP2002128666A Pending JP2002329830A (ja) 1992-03-27 2002-04-30 半導体集積回路装置およびその製造方法
JP2002128664A Pending JP2002329832A (ja) 1992-03-27 2002-04-30 リードフレーム
JP2002128665A Expired - Lifetime JP3718181B2 (ja) 1992-03-27 2002-04-30 半導体集積回路装置およびその製造方法
JP2003207140A Expired - Lifetime JP3679101B2 (ja) 1992-03-27 2003-08-11 半導体集積回路装置の製造方法
JP2003207141A Expired - Lifetime JP3685792B2 (ja) 1992-03-27 2003-08-11 リードフレームの製造方法
JP2003207142A Expired - Lifetime JP3685793B2 (ja) 1992-03-27 2003-08-11 半導体集積回路装置の製造方法
JP2005260074A Expired - Lifetime JP3971434B2 (ja) 1992-03-27 2005-09-08 半導体集積回路装置
JP2005260073A Expired - Lifetime JP3971433B2 (ja) 1992-03-27 2005-09-08 半導体集積回路装置の製造方法及び半導体集積回路装置
JP2005260075A Expired - Lifetime JP3971435B2 (ja) 1992-03-27 2005-09-08 半導体集積回路装置
JP2007017962A Withdrawn JP2007110173A (ja) 1992-03-27 2007-01-29 半導体集積回路装置
JP2007219888A Expired - Lifetime JP4246243B2 (ja) 1992-03-27 2007-08-27 半導体集積回路装置

Family Applications Before (10)

Application Number Title Priority Date Filing Date
JP5065784A Expired - Lifetime JP2891607B2 (ja) 1992-03-27 1993-03-25 半導体集積回路装置の製造方法
JP18526198A Expired - Lifetime JP3730412B2 (ja) 1992-03-27 1998-06-30 半導体集積回路装置およびその製造方法
JP10333271A Pending JPH11224930A (ja) 1992-03-27 1998-11-24 半導体集積回路装置
JP33327098A Expired - Lifetime JP3710633B2 (ja) 1992-03-27 1998-11-24 半導体集積回路装置
JP10333269A Pending JPH11224928A (ja) 1992-03-27 1998-11-24 半導体集積回路装置
JP2000073486A Pending JP2000286374A (ja) 1992-03-27 2000-03-16 半導体集積回路装置
JP2002128666A Pending JP2002329830A (ja) 1992-03-27 2002-04-30 半導体集積回路装置およびその製造方法
JP2002128664A Pending JP2002329832A (ja) 1992-03-27 2002-04-30 リードフレーム
JP2002128665A Expired - Lifetime JP3718181B2 (ja) 1992-03-27 2002-04-30 半導体集積回路装置およびその製造方法
JP2003207140A Expired - Lifetime JP3679101B2 (ja) 1992-03-27 2003-08-11 半導体集積回路装置の製造方法

Family Applications After (6)

Application Number Title Priority Date Filing Date
JP2003207142A Expired - Lifetime JP3685793B2 (ja) 1992-03-27 2003-08-11 半導体集積回路装置の製造方法
JP2005260074A Expired - Lifetime JP3971434B2 (ja) 1992-03-27 2005-09-08 半導体集積回路装置
JP2005260073A Expired - Lifetime JP3971433B2 (ja) 1992-03-27 2005-09-08 半導体集積回路装置の製造方法及び半導体集積回路装置
JP2005260075A Expired - Lifetime JP3971435B2 (ja) 1992-03-27 2005-09-08 半導体集積回路装置
JP2007017962A Withdrawn JP2007110173A (ja) 1992-03-27 2007-01-29 半導体集積回路装置
JP2007219888A Expired - Lifetime JP4246243B2 (ja) 1992-03-27 2007-08-27 半導体集積回路装置

Country Status (3)

Country Link
US (3) US5378656A (ja)
JP (17) JP2891607B2 (ja)
KR (13) KR100552353B1 (ja)

Families Citing this family (119)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5451813A (en) * 1991-09-05 1995-09-19 Rohm Co., Ltd. Semiconductor device with lead frame having different thicknesses
KR100552353B1 (ko) * 1992-03-27 2006-06-20 가부시키가이샤 히타치초엘에스아이시스템즈 리이드프레임및그것을사용한반도체집적회로장치와그제조방법
JP2866572B2 (ja) * 1994-02-07 1999-03-08 三菱電機株式会社 半導体製造方法
JPH0878605A (ja) * 1994-09-01 1996-03-22 Hitachi Ltd リードフレームおよびそれを用いた半導体集積回路装置
JP2542795B2 (ja) * 1994-09-22 1996-10-09 九州日本電気株式会社 樹脂封止型半導体装置
US5789280A (en) * 1994-10-11 1998-08-04 Motorola, Inc. Leadframe having secured outer leads, semiconductor device using the leadframe and method of making them
JP2767404B2 (ja) * 1994-12-14 1998-06-18 アナムインダストリアル株式会社 半導体パッケージのリードフレーム構造
US5608260A (en) * 1994-12-30 1997-03-04 International Business Machines Corporation Leadframe having contact pads defined by a polymer insulating film
JP2663897B2 (ja) * 1995-01-26 1997-10-15 日本電気株式会社 リードフレームおよびその製造方法
JPH08204107A (ja) * 1995-01-27 1996-08-09 Rohm Co Ltd 樹脂封止型半導体装置
US5708295A (en) * 1995-04-28 1998-01-13 Matsushita Electronics Corporation Lead frame and method of manufacturing the same, and resin sealed semiconductor device and method of manufacturing the same
TW359880B (en) * 1995-08-30 1999-06-01 Samsung Electronics Co Ltd Method of manufacturing semiconductor chip package
DE19536525B4 (de) * 1995-09-29 2005-11-17 Infineon Technologies Ag Leiterrahmen für integrierte Schaltungen
JPH09153586A (ja) * 1995-12-01 1997-06-10 Texas Instr Japan Ltd 半導体装置、その製造方法、及びリードフレーム
US5917236A (en) * 1995-12-08 1999-06-29 Hewlett-Packard Company Packaging system for field effects transistors
US5672547A (en) * 1996-01-31 1997-09-30 Industrial Technology Research Institute Method for bonding a heat sink to a die paddle
KR100443484B1 (ko) * 1996-02-19 2004-09-18 마츠시타 덴끼 산교 가부시키가이샤 반도체장치및그제조방법
DE19717780A1 (de) * 1996-05-01 1997-11-13 Nat Semiconductor Corp Leiterrahmen für eine Halbleiterkomponente
DE19652395A1 (de) * 1996-06-13 1997-12-18 Samsung Electronics Co Ltd Integrierte Schaltkreisanordnung
KR980006164A (ko) * 1996-06-20 1998-03-30 황인길 패키지와의 몰딩성을 증대시킨 반도체패키지의 리드프레임 탑재판
US5863805A (en) * 1996-07-08 1999-01-26 Industrial Technology Research Institute Method of packaging semiconductor chips based on lead-on-chip (LOC) architecture
DE19629767C2 (de) * 1996-07-23 2003-11-27 Infineon Technologies Ag Anschlußrahmen für Halbleiter-Chips und Halbeiter-Modul
KR100216991B1 (ko) * 1996-09-11 1999-09-01 윤종용 접착층이 형성된 리드 프레임
JP3012816B2 (ja) * 1996-10-22 2000-02-28 松下電子工業株式会社 樹脂封止型半導体装置およびその製造方法
US5939775A (en) * 1996-11-05 1999-08-17 Gcb Technologies, Llc Leadframe structure and process for packaging intergrated circuits
JP2936062B2 (ja) * 1996-11-11 1999-08-23 富士通株式会社 半導体装置の製造方法
JP3535328B2 (ja) * 1996-11-13 2004-06-07 株式会社ルネサステクノロジ リードフレームとこれを用いた半導体装置
US5977615A (en) * 1996-12-24 1999-11-02 Matsushita Electronics Corporation Lead frame, method of manufacturing lead frame, semiconductor device and method of manufacturing semiconductor device
KR100703830B1 (ko) 1996-12-26 2007-04-05 가부시키가이샤 히타치세이사쿠쇼 수지밀봉형 반도체장치의 제조방법
US6692989B2 (en) 1999-10-20 2004-02-17 Renesas Technology Corporation Plastic molded type semiconductor device and fabrication process thereof
US6001672A (en) * 1997-02-25 1999-12-14 Micron Technology, Inc. Method for transfer molding encapsulation of a semiconductor die with attached heat sink
US6049972A (en) 1997-03-04 2000-04-18 Tessera, Inc. Universal unit strip/carrier frame assembly and methods
US6687980B1 (en) 1997-03-04 2004-02-10 Tessera, Inc. Apparatus for processing flexible tape for microelectronic assemblies
US6084311A (en) * 1997-05-22 2000-07-04 Micron Technology, Inc. Method and apparatus for reducing resin bleed during the formation of a semiconductor device
KR100235308B1 (ko) * 1997-06-30 1999-12-15 윤종용 2중 굴곡된 타이바와 소형 다이패드를 갖는 반도체 칩 패키지
US6157074A (en) * 1997-07-16 2000-12-05 Hyundai Electronics Industries Co., Ltd. Lead frame adapted for variable sized devices, semiconductor package with such lead frame and method for using same
JP3019821B2 (ja) * 1997-10-22 2000-03-13 日本電気株式会社 半導体装置
JP2904274B2 (ja) * 1997-10-28 1999-06-14 日本電気株式会社 Ｌｓｉパッケージの実装方法
US6008528A (en) * 1997-11-13 1999-12-28 Texas Instruments Incorporated Semiconductor lead frame with channel beam tie bar
US6121674A (en) 1998-02-23 2000-09-19 Micron Technology, Inc. Die paddle clamping method for wire bond enhancement
US6169322B1 (en) * 1998-03-06 2001-01-02 Cypress Semiconductor Corporation Die attach pad adapted to reduce delamination stress and method of using same
US5929520A (en) * 1998-03-10 1999-07-27 General Electric Company Circuit with small package for mosfets
KR100751826B1 (ko) * 1998-03-20 2007-08-23 가부시키가이샤 히타치세이사쿠쇼 반도체장치 및 그 제조방법
JP3892139B2 (ja) * 1998-03-27 2007-03-14 株式会社ルネサステクノロジ 半導体装置
US6404067B1 (en) 1998-06-01 2002-06-11 Intel Corporation Plastic ball grid array package with improved moisture resistance
US6201186B1 (en) 1998-06-29 2001-03-13 Motorola, Inc. Electronic component assembly and method of making the same
US6239480B1 (en) 1998-07-06 2001-05-29 Clear Logic, Inc. Modified lead frame for improved parallelism of a die to package
JP2000058735A (ja) * 1998-08-07 2000-02-25 Hitachi Ltd リードフレーム、半導体装置及び半導体装置の製造方法
JP2000077435A (ja) 1998-08-31 2000-03-14 Hitachi Ltd 半導体装置及びその製造方法
US6977214B2 (en) * 1998-12-11 2005-12-20 Micron Technology, Inc. Die paddle clamping method for wire bond enhancement
SG91808A1 (en) * 1999-02-09 2002-10-15 Inst Of Microelectronics Lead frame for an integrated circuit chip (small window)
US6331728B1 (en) 1999-02-26 2001-12-18 Cypress Semiconductor Corporation High reliability lead frame and packaging technology containing the same
MY133357A (en) 1999-06-30 2007-11-30 Hitachi Ltd A semiconductor device and a method of manufacturing the same
JP2001024132A (ja) * 1999-06-30 2001-01-26 Texas Instr Inc <Ti> 半導体デバイス用変形吸収形リードフレーム
US6221748B1 (en) * 1999-08-19 2001-04-24 Micron Technology, Inc. Apparatus and method for providing mechanically pre-formed conductive leads
FR2805082B1 (fr) * 2000-02-11 2003-01-31 3D Plus Sa Procede d'interconnexion en trois dimensions et dispositif electronique obtenu par ce procede
JP2001230360A (ja) 2000-02-18 2001-08-24 Hitachi Ltd 半導体集積回路装置およびその製造方法
JP3403699B2 (ja) 2000-05-31 2003-05-06 宮崎沖電気株式会社 半導体装置および半導体装置の製造方法
DE10038120A1 (de) * 2000-08-04 2001-10-18 Infineon Technologies Ag Systemträger zum Verpacken von Halbleiterchips zu elektronischen Bauteilen und Verfahren zur Herstellung von Systemträgern und elektronischen Bauteilen
US7288833B2 (en) * 2000-09-13 2007-10-30 Carsem (M) Sdn. Bhd. Stress-free lead frame
US6867483B2 (en) * 2000-09-13 2005-03-15 Carsen Semiconductor Sdn. Bhd. Stress-free lead frame
JP4523138B2 (ja) 2000-10-06 2010-08-11 ローム株式会社 半導体装置およびそれに用いるリードフレーム
JP2002134847A (ja) * 2000-10-20 2002-05-10 Mitsubishi Electric Corp 半導体装置モジュール用フレームおよびその群
US6479893B2 (en) * 2000-12-04 2002-11-12 Semiconductor Components Industries Llc Ball-less clip bonding
US6700186B2 (en) * 2000-12-21 2004-03-02 Mitsui High-Tec, Inc. Lead frame for a semiconductor device, a semiconductor device made from the lead frame, and a method of making a semiconductor device
US6720207B2 (en) * 2001-02-14 2004-04-13 Matsushita Electric Industrial Co., Ltd. Leadframe, resin-molded semiconductor device including the leadframe, method of making the leadframe and method for manufacturing the device
US6661083B2 (en) 2001-02-27 2003-12-09 Chippac, Inc Plastic semiconductor package
JP2002299540A (ja) 2001-04-04 2002-10-11 Hitachi Ltd 半導体装置およびその製造方法
US6608375B2 (en) 2001-04-06 2003-08-19 Oki Electric Industry Co., Ltd. Semiconductor apparatus with decoupling capacitor
JP2002368156A (ja) * 2001-06-11 2002-12-20 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
US7220615B2 (en) * 2001-06-11 2007-05-22 Micron Technology, Inc. Alternative method used to package multimedia card by transfer molding
US7122884B2 (en) * 2002-04-16 2006-10-17 Fairchild Semiconductor Corporation Robust leaded molded packages and methods for forming the same
KR100861511B1 (ko) * 2002-07-24 2008-10-02 삼성테크윈 주식회사 리이드 프레임과 그것을 구비한 반도체 팩키지 및, 반도체팩키지의 제조 방법
JP2004095572A (ja) * 2002-08-29 2004-03-25 Hitachi Ltd 半導体装置およびその製造方法
US20040042183A1 (en) * 2002-09-04 2004-03-04 Alcaria Vicente D. Flex circuit package
US7135760B2 (en) * 2002-09-30 2006-11-14 St Assembly Test Services Ltd. Moisture resistant integrated circuit leadframe package
US6879028B2 (en) * 2003-02-21 2005-04-12 Freescale Semiconductor, Inc. Multi-die semiconductor package
US6867481B2 (en) * 2003-04-11 2005-03-15 Fairchild Semiconductor Corporation Lead frame structure with aperture or groove for flip chip in a leaded molded package
EP1473763A1 (en) * 2003-04-30 2004-11-03 STMicroelectronics S.r.l. Manufacturing method of a lead frame for power semiconductor electronic devices, separating the leads and downsetting the die pad in one step
JP4055158B2 (ja) 2003-05-28 2008-03-05 ヤマハ株式会社 リードフレーム及びリードフレームを備えた半導体装置
JP2005079181A (ja) * 2003-08-28 2005-03-24 Matsushita Electric Ind Co Ltd リードフレーム、それを用いた樹脂封止型半導体装置およびその製造方法
US20050146057A1 (en) * 2003-12-31 2005-07-07 Khor Ah L. Micro lead frame package having transparent encapsulant
JP4307362B2 (ja) * 2004-11-10 2009-08-05 パナソニック株式会社 半導体装置、リードフレーム及びリードフレームの製造方法
US7192809B2 (en) * 2005-02-18 2007-03-20 Texas Instruments Incorporated Low cost method to produce high volume lead frames
US8536689B2 (en) * 2005-10-03 2013-09-17 Stats Chippac Ltd. Integrated circuit package system with multi-surface die attach pad
US7808087B2 (en) * 2006-06-01 2010-10-05 Broadcom Corporation Leadframe IC packages having top and bottom integrated heat spreaders
JP4757790B2 (ja) * 2006-12-22 2011-08-24 富士通コンポーネント株式会社 半導体素子の実装構造及びプリント回路基板
DE102007021904A1 (de) 2007-02-28 2008-09-04 Osram Opto Semiconductors Gmbh Optoelektronische Vorrichtung mit Gehäusekörper
WO2008114374A1 (ja) * 2007-03-19 2008-09-25 Renesas Technology Corp. 半導体装置及びその製造方法
CN101687978A (zh) 2007-04-19 2010-03-31 住友化学株式会社 环氧组合物
JP2008300587A (ja) * 2007-05-31 2008-12-11 Renesas Technology Corp 半導体装置およびその製造方法
US7847376B2 (en) * 2007-07-19 2010-12-07 Renesas Electronics Corporation Semiconductor device and manufacturing method of the same
JP2009076658A (ja) 2007-09-20 2009-04-09 Renesas Technology Corp 半導体装置及びその製造方法
JP2009099709A (ja) * 2007-10-16 2009-05-07 Nec Electronics Corp 半導体装置
TWI456707B (zh) * 2008-01-28 2014-10-11 Renesas Electronics Corp 半導體裝置及其製造方法
JP5001872B2 (ja) * 2008-02-13 2012-08-15 ルネサスエレクトロニクス株式会社 半導体装置
JP2009231322A (ja) * 2008-03-19 2009-10-08 Renesas Technology Corp 半導体装置の製造方法
CN101685809B (zh) * 2008-09-22 2012-07-04 晶致半导体股份有限公司 半导体封装件及其导线架
JP2010109234A (ja) * 2008-10-31 2010-05-13 Renesas Technology Corp 半導体装置
JP5425461B2 (ja) * 2008-12-26 2014-02-26 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP5068776B2 (ja) * 2009-01-21 2012-11-07 株式会社野毛電気工業 Ｉｃリードフレームのリード検査方法及びその装置
JP5149854B2 (ja) 2009-03-31 2013-02-20 ルネサスエレクトロニクス株式会社 半導体装置
CN101866903B (zh) * 2009-04-20 2013-01-02 日月光半导体制造股份有限公司 开窗型球栅数组封装结构
CN101894761B (zh) * 2009-05-21 2012-07-18 日月光半导体制造股份有限公司 开窗型球栅阵列封装结构的基板及其制造方法
US8492887B2 (en) * 2010-03-25 2013-07-23 Stats Chippac Ltd. Integrated circuit packaging system with leadframe and method of manufacture thereof
JP5569097B2 (ja) 2010-03-29 2014-08-13 富士通セミコンダクター株式会社 半導体装置及びリードフレーム
JP5511487B2 (ja) * 2010-04-26 2014-06-04 ローム株式会社 半導体装置
JP5634149B2 (ja) * 2010-07-16 2014-12-03 ルネサスエレクトロニクス株式会社 半導体装置
US8587099B1 (en) * 2012-05-02 2013-11-19 Texas Instruments Incorporated Leadframe having selective planishing
TW201347135A (zh) * 2012-05-03 2013-11-16 Wintek Corp 線路板
CN103428984A (zh) * 2012-05-14 2013-12-04 联胜（中国）科技有限公司 线路板
JP5994720B2 (ja) * 2013-04-19 2016-09-21 株式会社デンソー 半導体装置、および半導体装置の製造方法
CN103903996B (zh) * 2014-04-14 2016-06-29 中国兵器工业集团第二一四研究所苏州研发中心 一种适应多种不同封装要求的芯片焊盘版图设计方法
US10029327B2 (en) * 2014-10-29 2018-07-24 Western Digital Technologies, Inc. Solder ball jet nozzle having improved reliability
CN104465599B (zh) * 2014-12-19 2018-03-23 日月光封装测试(上海)有限公司 导线框架条及使用该导线框架条的半导体封装体
US9906067B1 (en) 2015-06-30 2018-02-27 Garrity Power Services Llc Apparatus, system and method to wirelessly charge/discharge a battery
CN108604583B (zh) 2016-02-08 2021-08-27 三菱电机株式会社 半导体装置
TWI676252B (zh) * 2018-07-23 2019-11-01 長華科技股份有限公司 導線架及其製造方法
JP7089995B2 (ja) * 2018-09-14 2022-06-23 ルネサスエレクトロニクス株式会社 半導体装置の製造方法

Family Cites Families (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5487023A (en) * 1977-12-22 1979-07-11 Fujitsu Ltd Address setting method for memory unit
JPS5664458A (en) * 1980-07-14 1981-06-01 Hitachi Ltd Metallic body
JPS5795637A (en) 1980-12-04 1982-06-14 Seiko Epson Corp Fixing method for semiconductor chip
JPS5866346A (ja) * 1981-10-16 1983-04-20 Nec Kyushu Ltd 半導体装置
JPS58123743A (ja) * 1982-01-18 1983-07-23 Toshiba Corp リ−ドフレ−ムの側面バリ取り方法
JPS593779A (ja) 1982-06-29 1984-01-10 Fujitsu Ltd 磁気バブルチツプの実装方法
JPS5992535A (ja) * 1982-11-18 1984-05-28 Toshiba Corp 半導体装置
US4534105A (en) * 1983-08-10 1985-08-13 Rca Corporation Method for grounding a pellet support pad in an integrated circuit device
US4663650A (en) * 1984-05-02 1987-05-05 Gte Products Corporation Packaged integrated circuit chip
US4829362A (en) * 1986-04-28 1989-05-09 Motorola, Inc. Lead frame with die bond flag for ceramic packages
US4857989A (en) 1986-09-04 1989-08-15 Mitsubishi Denki Kabushiki Kaisha Semiconductor device
US4835120A (en) * 1987-01-12 1989-05-30 Debendra Mallik Method of making a multilayer molded plastic IC package
JP2534251B2 (ja) * 1987-02-20 1996-09-11 日東電工株式会社 半導体装置
US5150193A (en) * 1987-05-27 1992-09-22 Hitachi, Ltd. Resin-encapsulated semiconductor device having a particular mounting structure
JPS63308358A (ja) * 1987-06-10 1988-12-15 Mitsui Haitetsuku:Kk リ−ドフレ−ム
JPS6439740A (en) * 1987-08-05 1989-02-10 Mitsubishi Electric Corp Resin sealer for semiconductor device
JPS6476745A (en) * 1987-09-17 1989-03-22 Hitachi Ltd Lead frame
US4868635A (en) * 1988-01-13 1989-09-19 Texas Instruments Incorporated Lead frame for integrated circuit
JP2706077B2 (ja) * 1988-02-12 1998-01-28 株式会社日立製作所 樹脂封止型半導体装置及びその製造方法
JPH01216563A (ja) 1988-02-25 1989-08-30 Mitsui High Tec Inc リードフレームの製造方法
US4849538A (en) 1988-03-23 1989-07-18 The Boc Group, Inc. Process for the production of nitriles
US4937656A (en) 1988-04-22 1990-06-26 Mitsubishi Denki Kabushiki Kaisha Semiconductor device
JPH0274065A (ja) * 1988-09-09 1990-03-14 Matsushita Electron Corp リードフレーム
JP2873009B2 (ja) * 1988-09-20 1999-03-24 株式会社日立製作所 半導体装置およびその製造方法
JP2700902B2 (ja) * 1988-09-30 1998-01-21 株式会社 三井ハイテック リードフレームの製造方法
JPH02265721A (ja) * 1989-04-06 1990-10-30 Nec Corp 半導体装置用封入金型
JPH0314262A (ja) * 1989-06-13 1991-01-22 Nec Corp 樹脂封止型半導体装置の製造方法
JPH0332048A (ja) * 1989-06-29 1991-02-12 Seiko Epson Corp 半導体装置
DE3924869A1 (de) 1989-07-27 1991-01-31 Basf Ag Flammgeschuetzte thermoplastische formmassen
JPH0368164A (ja) * 1989-08-07 1991-03-25 Sumitomo Electric Ind Ltd トランスファモールド型混成集積回路
JP2589184B2 (ja) * 1989-08-10 1997-03-12 三洋電機株式会社 半導体装置の製造方法
JPH03110858A (ja) * 1989-09-26 1991-05-10 Seiko Epson Corp リードフレーム
KR100192871B1 (ko) * 1989-09-28 1999-06-15 기타지마 요시도시 리드프레임 및 그 제조방법
JPH03293756A (ja) * 1990-04-12 1991-12-25 Mitsubishi Electric Corp 半導体装置用リードフレーム及びその製造方法
JP2538717B2 (ja) * 1990-04-27 1996-10-02 株式会社東芝 樹脂封止型半導体装置
KR930003839B1 (ko) * 1990-05-31 1993-05-13 삼성전자 주식회사 리드 프레임
JPH0467663A (ja) * 1990-07-09 1992-03-03 Nec Kyushu Ltd リードフレーム
US5177032A (en) * 1990-10-24 1993-01-05 Micron Technology, Inc. Method for attaching a semiconductor die to a leadframe using a thermoplastic covered carrier tape
US5205878A (en) 1990-11-15 1993-04-27 Dowa Mining Co., Ltd. Copper-based electric and electronic parts having high strength and high electric conductivity
JPH04258156A (ja) * 1991-02-13 1992-09-14 Sharp Corp 半導体装置
JP2509422B2 (ja) * 1991-10-30 1996-06-19 三菱電機株式会社 半導体装置及びその製造方法
KR100552353B1 (ko) * 1992-03-27 2006-06-20 가부시키가이샤 히타치초엘에스아이시스템즈 리이드프레임및그것을사용한반도체집적회로장치와그제조방법
US5256598A (en) * 1992-04-15 1993-10-26 Micron Technology, Inc. Shrink accommodating lead frame
US5327008A (en) * 1993-03-22 1994-07-05 Motorola Inc. Semiconductor device having universal low-stress die support and method for making the same
JP2838483B2 (ja) 1994-06-20 1998-12-16 株式会社サンブレス ブロック及びブロックを用いた面の施工法
JPH09153586A (ja) * 1995-12-01 1997-06-10 Texas Instr Japan Ltd 半導体装置、その製造方法、及びリードフレーム
JP3716101B2 (ja) * 1998-07-31 2005-11-16 株式会社日立製作所 リードフレーム及びそれを用いた半導体装置の製造方法並びに半導体装置

Also Published As

Publication number Publication date
JP3718181B2 (ja) 2005-11-16
JP3971434B2 (ja) 2007-09-05
JP3679101B2 (ja) 2005-08-03
JP2002329832A (ja) 2002-11-15
KR20080031248A (ko) 2008-04-08
JP3685792B2 (ja) 2005-08-24
JPH06216303A (ja) 1994-08-05
KR930020649A (ko) 1993-10-20
JPH10326859A (ja) 1998-12-08
KR100322825B1 (ko) 2002-03-18
US5637913A (en) 1997-06-10
KR100548093B1 (ko) 2006-02-02
JP2891607B2 (ja) 1999-05-17
KR100693241B1 (ko) 2007-03-12
JPH11224928A (ja) 1999-08-17
KR100680668B1 (ko) 2007-02-09
JP4246243B2 (ja) 2009-04-02
KR100753751B1 (ko) 2007-08-31
JP2007311830A (ja) 2007-11-29
JP2002329830A (ja) 2002-11-15
KR100548091B1 (ko) 2006-02-02
KR100552353B1 (ko) 2006-06-20
JP3730412B2 (ja) 2006-01-05
KR100753750B1 (ko) 2007-08-31
KR20070108326A (ko) 2007-11-09
JP3710633B2 (ja) 2005-10-26
KR100753749B1 (ko) 2007-08-31
JP2002329829A (ja) 2002-11-15
USRE43443E1 (en) 2012-06-05
JP3971433B2 (ja) 2007-09-05
JPH11224930A (ja) 1999-08-17
JP3685793B2 (ja) 2005-08-24
JP2007110173A (ja) 2007-04-26
JP2000286374A (ja) 2000-10-13
KR100862439B1 (ko) 2008-10-08
JP2005354115A (ja) 2005-12-22
US5378656A (en) 1995-01-03
JP2004048022A (ja) 2004-02-12
JP2005354116A (ja) 2005-12-22
JP2004048024A (ja) 2004-02-12
KR100548092B1 (ko) 2006-02-02
KR100730259B1 (ko) 2007-06-20
JPH11224929A (ja) 1999-08-17
JP3971435B2 (ja) 2007-09-05
JP2005354117A (ja) 2005-12-22

Similar Documents

Publication Publication Date Title
JP3710633B2 (ja) 半導体集積回路装置
JP2003243600A (ja) 半導体装置およびその製造方法
JPH0878605A (ja) リードフレームおよびそれを用いた半導体集積回路装置
JP2011029664A (ja) 半導体装置
US20140151865A1 (en) Semiconductor device packages providing enhanced exposed toe fillets
JP2002164497A (ja) 半導体装置およびその製造方法
JPH10144858A (ja) 電子部品搭載用基板の製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050201

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050404

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050510

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050531

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080610

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090610

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100610

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110610

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110610

Year of fee payment: 6

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110610

Year of fee payment: 6

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120610

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120610

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130610

Year of fee payment: 8