JPH0314262A - 樹脂封止型半導体装置の製造方法 - Google Patents
樹脂封止型半導体装置の製造方法Info
- Publication number
- JPH0314262A JPH0314262A JP15163089A JP15163089A JPH0314262A JP H0314262 A JPH0314262 A JP H0314262A JP 15163089 A JP15163089 A JP 15163089A JP 15163089 A JP15163089 A JP 15163089A JP H0314262 A JPH0314262 A JP H0314262A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- resin plate
- thermosetting resin
- lead frame
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 47
- 229920005989 resin Polymers 0.000 title claims abstract description 37
- 239000011347 resin Substances 0.000 title claims abstract description 37
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 229920001187 thermosetting polymer Polymers 0.000 claims abstract description 17
- 238000000034 method Methods 0.000 claims description 6
- 238000007789 sealing Methods 0.000 claims description 4
- 239000000725 suspension Substances 0.000 abstract description 6
- 239000003822 epoxy resin Substances 0.000 abstract description 4
- 229920000647 polyepoxide Polymers 0.000 abstract description 4
- 239000000853 adhesive Substances 0.000 abstract description 2
- 238000005520 cutting process Methods 0.000 abstract description 2
- 230000007547 defect Effects 0.000 abstract 1
- 239000012466 permeate Substances 0.000 abstract 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 abstract 1
- 230000000694 effects Effects 0.000 description 4
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 230000008595 infiltration Effects 0.000 description 1
- 238000001764 infiltration Methods 0.000 description 1
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は樹脂封止型半導体装置の製造方法に関する。
従来、樹脂封止型半導体装置の製造方法ては、第７図に
示すように、半導体素子搭載台部９を有するリードフレ
ーム］に半導体素子をタイボンデ〔発明が解決しようと
する課題〕 上述した従来の樹脂封止型半導体装置の製造方法は、半
導体装置の端子数の増大による内部リードの微細化のた
め、半導体装置製造中等に内部リードの変形が発生しや
すくなってきた。また吊りリード１０を切断する工程を
有するため、吊りリード１０の切断部から水分か浸入し
、半導体装置の耐湿性を劣化させるという欠点がある。
示すように、半導体素子搭載台部９を有するリードフレ
ーム］に半導体素子をタイボンデ〔発明が解決しようと
する課題〕 上述した従来の樹脂封止型半導体装置の製造方法は、半
導体装置の端子数の増大による内部リードの微細化のた
め、半導体装置製造中等に内部リードの変形が発生しや
すくなってきた。また吊りリード１０を切断する工程を
有するため、吊りリード１０の切断部から水分か浸入し
、半導体装置の耐湿性を劣化させるという欠点がある。
さらに半導体素子が８００μｍ以上に厚くなると半導体
素子上の電極と内部リードとの高低差が大きくなり、そ
のためエツジタッチ等が発生し、ワイヤボンディングが
できなくなるという欠点かある。
素子上の電極と内部リードとの高低差が大きくなり、そ
のためエツジタッチ等が発生し、ワイヤボンディングが
できなくなるという欠点かある。
本発明の樹脂封止型半導体装置の製造方法は、半導体素
子搭載台部をもたないリードフレームの内部り一１〜下
に熱硬化性の樹脂板を接着する工程と、前記樹脂板上に
半導体素子を固着する工程とを含んで構成される。
子搭載台部をもたないリードフレームの内部り一１〜下
に熱硬化性の樹脂板を接着する工程と、前記樹脂板上に
半導体素子を固着する工程とを含んで構成される。
次に本発明について図面を参照して説明する。
第１図及び第２図は本発明の第１の実施例を説明するな
めのリードフレームの」二面図及び樹脂板の斜視図、第
３図（ａ）、（ｂ）はそのり−１〜フレームに半導体素
子を固着した場合の上面図及びＡ−Ａ′線断面図、第４
図は第１の実施例を説明するための樹脂封止型半導体装
置の断面図である。
めのリードフレームの」二面図及び樹脂板の斜視図、第
３図（ａ）、（ｂ）はそのり−１〜フレームに半導体素
子を固着した場合の上面図及びＡ−Ａ′線断面図、第４
図は第１の実施例を説明するための樹脂封止型半導体装
置の断面図である。
リードフレーム１には従来のように半導体素子搭載部が
なく、リード部がエツチング加工またはプレス加工によ
り形成されている（第１図）。エポキシ樹脂等の熱硬化
性樹脂板３は、半導体素子４の厚さに応して平板あるい
は半導体素子４を搭載するための四部が設けられている
（第２図）。
なく、リード部がエツチング加工またはプレス加工によ
り形成されている（第１図）。エポキシ樹脂等の熱硬化
性樹脂板３は、半導体素子４の厚さに応して平板あるい
は半導体素子４を搭載するための四部が設けられている
（第２図）。
なお、凹部の大きさは内部リート２の先端部に沿った大
きさにすることにより、異った大きさの半導体素子４を
フレキシブルに搭載できる。
きさにすることにより、異った大きさの半導体素子４を
フレキシブルに搭載できる。
次にリードフレーム１の内部リード２の下に熱硬化性樹
脂板３を接着し、さらに接着剤等により、半導体素子４
を熱硬化性樹脂板３に接着する（第３図（ａ、）、（ｂ
））。次でワイヤボンデインク後、エポキシ樹脂等の熱
硬化性樹脂６て半導体素子４．樹脂板３等を樹脂封止す
る（第４図）。
脂板３を接着し、さらに接着剤等により、半導体素子４
を熱硬化性樹脂板３に接着する（第３図（ａ、）、（ｂ
））。次でワイヤボンデインク後、エポキシ樹脂等の熱
硬化性樹脂６て半導体素子４．樹脂板３等を樹脂封止す
る（第４図）。
このように第１の実施例によれは、リードフレーム１に
吊りり−ｌ〜がないため、水分の浸入が防止される。更
に半導体素子が厚くなっても電極と内部り−１〜２との
高低差を小さくてきるため、ワイヤボンデインクができ
なくなるということはなくなる。
吊りり−ｌ〜がないため、水分の浸入が防止される。更
に半導体素子が厚くなっても電極と内部り−１〜２との
高低差を小さくてきるため、ワイヤボンデインクができ
なくなるということはなくなる。
第５図及び第６図は本発明の第２の実施例を説明するた
めのリードフレームと樹脂板の」二面図及びこれらを樹
脂封止する為の金型内における断面図である。
めのリードフレームと樹脂板の」二面図及びこれらを樹
脂封止する為の金型内における断面図である。
リードフレーム１及び熱硬化性樹脂板３は第１の実施例
と同様に形成し、それぞれを接着する（第５図）。その
後半導体素子４を樹脂板３に接着し、ワイヤポンディン
グ後上金型７及び下金型８で締め付け、半導体素子４及
びワイヤボンティング部を樹脂封止する（第６図）。
と同様に形成し、それぞれを接着する（第５図）。その
後半導体素子４を樹脂板３に接着し、ワイヤポンディン
グ後上金型７及び下金型８で締め付け、半導体素子４及
びワイヤボンティング部を樹脂封止する（第６図）。
この第２の実施例ては、下金型８は熱硬化性樹脂板３と
内部リード２を支えるたけでよいので、複雑な加工を施
す必要がなく金型製作の費用と時間を縮少てきる利点が
ある。また、薄型パッケージを製造する場合、従来のパ
ッケージと比べて半導体素子搭載台部の厚さ（１５０μ
ｍ）が除かれるので、より薄く封止できる利点かある。
内部リード２を支えるたけでよいので、複雑な加工を施
す必要がなく金型製作の費用と時間を縮少てきる利点が
ある。また、薄型パッケージを製造する場合、従来のパ
ッケージと比べて半導体素子搭載台部の厚さ（１５０μ
ｍ）が除かれるので、より薄く封止できる利点かある。
以上説明したように本発明は、半導体素子搭載台部をも
たないリードフレームの内部リード下に熱硬化性の樹脂
板を接着し、その樹脂板に半導体素子を搭載することに
より、リード変形の発生を低減できる効果がある。また
、半導体素子の厚さに応じて樹脂板に凹部を設けること
により、半導体素子上の電極と内部リードとの高低差を
調節でき、最適なワイヤーホンディングが可能となる。
たないリードフレームの内部リード下に熱硬化性の樹脂
板を接着し、その樹脂板に半導体素子を搭載することに
より、リード変形の発生を低減できる効果がある。また
、半導体素子の厚さに応じて樹脂板に凹部を設けること
により、半導体素子上の電極と内部リードとの高低差を
調節でき、最適なワイヤーホンディングが可能となる。
そしてリードフレームは半導体素子搭載台部をもたない
ため吊りり−１〜が不要となり、その分り−ドピッチを
大きくしたり、あるいは吊りり一１〜部にリードを配置
し、従来よりもリード数を増やすことがてきる効果かあ
る。さらに吊りリード切断部から水分が浸入し、半導体
装置の耐湿性を劣化させるという欠点がなくなるという
効果がある。
ため吊りり−１〜が不要となり、その分り−ドピッチを
大きくしたり、あるいは吊りり一１〜部にリードを配置
し、従来よりもリード数を増やすことがてきる効果かあ
る。さらに吊りリード切断部から水分が浸入し、半導体
装置の耐湿性を劣化させるという欠点がなくなるという
効果がある。
第１図及び第２図は本発明の第１の実施例を説明するた
めのリードフレームの上面図及び樹脂板の斜視図、第３
図（ａ）、（ｂ）はそのリードフレームに半導体素子を
固着した場合の」二面図及びＡ−Ａ’線断面図、第４図
は第１の実施例を説明するための樹脂封止型半導体装置
の断面図、第５図及び第６図は本発明の第２の実施例を
説明するためのリードフレームと樹脂板の上面図及びこ
れらを樹脂封止するための金型内における断面図、第７
図は従来の樹脂封止型半導体装置に用いられるリードフ
レームの平面図である。 １・・・リードフレーム、２・・・内部リード、３樹脂
板、４・・・半導体素子、５・・・金線、６・・・熱硬
化性樹脂、 ７ ・上金型、 ８・・ 下金型、 ９・・吊りリード。 （α） （ｂ） 充 閃 χ 閃 万 ？ 図 力 図 力 閃
めのリードフレームの上面図及び樹脂板の斜視図、第３
図（ａ）、（ｂ）はそのリードフレームに半導体素子を
固着した場合の」二面図及びＡ−Ａ’線断面図、第４図
は第１の実施例を説明するための樹脂封止型半導体装置
の断面図、第５図及び第６図は本発明の第２の実施例を
説明するためのリードフレームと樹脂板の上面図及びこ
れらを樹脂封止するための金型内における断面図、第７
図は従来の樹脂封止型半導体装置に用いられるリードフ
レームの平面図である。 １・・・リードフレーム、２・・・内部リード、３樹脂
板、４・・・半導体素子、５・・・金線、６・・・熱硬
化性樹脂、 ７ ・上金型、 ８・・ 下金型、 ９・・吊りリード。 （α） （ｂ） 充 閃 χ 閃 万 ？ 図 力 図 力 閃
Claims (1)
- 半導体素子搭載台部をもたないリードフレームの内部リ
ード下に熱硬化性の樹脂板を接着する工程と、前記樹脂
板上に半導体素子を固着する工程とを含むことを特徴と
する樹脂封止型半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15163089A JPH0314262A (ja) | 1989-06-13 | 1989-06-13 | 樹脂封止型半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15163089A JPH0314262A (ja) | 1989-06-13 | 1989-06-13 | 樹脂封止型半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0314262A true JPH0314262A (ja) | 1991-01-22 |
Family
ID=15522742
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15163089A Pending JPH0314262A (ja) | 1989-06-13 | 1989-06-13 | 樹脂封止型半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0314262A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100322825B1 (ko) * | 1992-03-27 | 2002-03-18 | 가나이 쓰도무 | 반도체장치 |
-
1989
- 1989-06-13 JP JP15163089A patent/JPH0314262A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100322825B1 (ko) * | 1992-03-27 | 2002-03-18 | 가나이 쓰도무 | 반도체장치 |
| USRE43443E1 (en) | 1992-03-27 | 2012-06-05 | Renesas Electronics Corporation | Leadframe semiconductor integrated circuit device using the same, and method of and process for fabricating the two |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2971834B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| JPS58207657A (ja) | 半導体装置及びその製造方法 | |
| US5708294A (en) | Lead frame having oblique slits on a die pad | |
| JPH03177060A (ja) | 半導体装置用リードフレーム | |
| JPS63179557A (ja) | 半導体装置用リ−ドフレ−ム | |
| JPH0314262A (ja) | 樹脂封止型半導体装置の製造方法 | |
| JPS60120543A (ja) | 半導体装置およびそれに用いるリ−ドフレ−ム | |
| JP2003179193A (ja) | リードフレームおよびその製造方法ならびに樹脂封止型半導体装置およびその製造方法ならびに樹脂封止型半導体装置の検査方法 | |
| JP4570797B2 (ja) | 半導体装置の製造方法 | |
| JP3303825B2 (ja) | 半導体装置の製造方法 | |
| EP0807972B1 (en) | Semiconductor device and method of its fabrication | |
| JPH0621303A (ja) | 半導体装置用リードフレーム及びその製造方法 | |
| JPH0366150A (ja) | 半導体集積回路装置 | |
| JP2582534B2 (ja) | 半導体装置の製造方法 | |
| JP3793752B2 (ja) | 半導体装置 | |
| JP2000304638A (ja) | センサチップの接合構造 | |
| JPH05243317A (ja) | 半導体装置 | |
| JPH11186447A (ja) | 樹脂封止半導体装置、その製造方法及びその製造装置 | |
| JPH0546270Y2 (ja) | ||
| JPH01225345A (ja) | Ｉｃデバイス | |
| JPH0738015A (ja) | 樹脂封止型半導体装置およびその製造方法 | |
| JPH06244335A (ja) | 樹脂封止型半導体装置 | |
| JPH02137236A (ja) | 樹脂封止型半導体装置の組立方法 | |
| JPH11162998A (ja) | 半導体装置およびその製造方法 | |
| JPH04176156A (ja) | 半導体装置用リードフレーム |