JP3793752B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP3793752B2 JP3793752B2 JP2002363567A JP2002363567A JP3793752B2 JP 3793752 B2 JP3793752 B2 JP 3793752B2 JP 2002363567 A JP2002363567 A JP 2002363567A JP 2002363567 A JP2002363567 A JP 2002363567A JP 3793752 B2 JP3793752 B2 JP 3793752B2
- Authority
- JP
- Japan
- Prior art keywords
- die pad
- semiconductor element
- pad support
- inner lead
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48095—Kinked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
【発明の属する技術分野】
本発明は、ダイパッドに、ダイパッドよりも外形寸法の大きい半導体素子を搭載する半導体装置に関する。
【０００２】
【従来の技術】
従来、樹脂封止型の半導体パッケージでは、封止樹脂とダイパッドとの剥離が問題とされていた。この封止樹脂とダイパッドとの剥離を防ぐ対策としては、ダイパッドの外形寸法を、その上に搭載する半導体素子の外形寸法よりも小さくする技術が提案されている。このような技術は、例えば、特開平６−２１６３０３号公報に開示されている。
【０００３】
【発明が解決しようとする課題】
ダイパッドに半導体素子が搭載されたリードフレームは、ヒートステージ上に配置されてワイヤボンディングが施される。このワイヤボンディング工程において、ダイパッドを支持するダイパッドサポートが熱膨張により伸びを生じた場合、ダイパッドがリードフレームの厚み方向に変位してしまうことがある。ダイパッドが厚み方向に変位した場合、樹脂封止工程における樹脂注入時に、チップやボンディングワイヤなどが封止樹脂表面から露出してしまい、不良品となってしまう不具合がある。
【０００４】
本発明では、ダイパッドサポートの熱膨張によるダイパッドの厚み方向への変位を抑制することのできる半導体装置を提供することを目的とする。
【０００５】
【課題を解決するための手段】
本願発明の半導体装置では、上記課題を解決するために、ダイパッドと、このダイパッドを支持するダイパッドサポートと、ダイパッドの周囲に先端が配置される複数のインナーリードと、ダイパッドに搭載された、ダイパッドの外形寸法よりも大きい外形寸法を有する半導体素子と、を備えており、ダイパッドサポートの形状として、ダイパッドとインナーリードの先端との間に位置する領域に応力緩和部を有し、半導体素子が応力緩和部上に配置されるように構成される。
【０００６】
【発明の実施の形態】
以下、図１および図２を用いて本発明の第１の実施形態について説明する。
【０００７】
図１は本願発明の第１の実施形態のリードフレームの平面図であり、図２は図１におけるＡ−Ａ’断面図であり、図１に示されるリードフレームに半導体素子が搭載され、樹脂で封止された状態が模式的に示される。
【０００８】
図１において、リードフレーム１の中央にはダイパッド２が形成されている。ダイパッド２は、４本のダイパッドサポート３により４方向から支持されている。４本のダイパッドサポートは互いに９０度の角度を持って形成されている。また、ダイパッド２の外形寸法は、搭載される半導体素子１１の外形寸法よりも小さく形成されている。
【０００９】
ダイパッド２の周囲には複数のインナーリード４がダイパッド２を取り囲むように配置されている。このインナーリード４はダムバー５に接続されている。ダムバー５は、樹脂封止する際に樹脂の流れ止めとなる部分である。インナーリード４の先端は銀などのめっき６が施されている。
【００１０】
ダイパッドサポート３には、応力緩和部７が設けられている。応力緩和部７は、ワイヤボンディングを行う際にリードフレームがヒートステージ上に搭載されることにより、ダイパッドサポート３が熱膨張により伸びを生じた場合に、この伸びを吸収できる形状になっている。応力緩和部７は、ダイパッド２とインナーリード４の先端との間に設けられる。応力緩和部７の形状は、ダイパッドサポート３の一部に凸部８が設けられ、この凸部８に対応するダイパッドサポート部分に切り欠き部９が設けられた形状となっている。この応力緩和部７は、ダイパッドサポート３の長さ方向に対する伸びを吸収するバネとしての機能を持つ。
【００１１】
これらダイパッド２、ダイパッドサポート３、インナーリード４などは、４２アロイや銅などの薄板を打ち抜き加工あるいはエッチング加工することにより形成されるが、応力緩和部もこの打ち抜き加工あるいはエッチング加工により同時に形成される。従って、応力緩和部は、ダイパッドサポート３と同一面内に形成される。
【００１２】
また、ダイパッドサポート３は隣り合う１対のインナーリード４と平行に設けられており、インナーリード４に挟まれた領域１０でダウンセット加工されている。
【００１３】
ダイパッド２上には、半導体素子１１が搭載される。図２には、半導体素子１１が接着剤１２によりダイパッド２に固着された状態が示される。接着剤としては例えば銀ペーストが用いられる。半導体素子１１は応力緩和部７上に位置するように配置される。また、応力緩和部７がバネとしての機能を果たすために、応力緩和部７上には接着剤１２は塗布されない。
【００１４】
ダイパッド２に半導体素子１１を固着した後に、半導体素子１１の表面に形成されている図示しない電極パッドとインナーリード４の先端部分とがワイヤ１３により接続される。ワイヤ１３をボンディングする際には、リードフレームは図示しないヒートステージ上にウインドクランパで固定され、半導体素子の裏面がヒートステージに設けられた吸着部により吸着される。
【００１５】
その後、ダムバー５により囲まれた領域が封止樹脂１４により封止される。半導体素子１１の表面から封止樹脂１４の表面までの間隔ｄ１と半導体素子１１の下面から封止樹脂１４の表面までの間隔ｄ３とが、実質的に等しくなるように封止される。ダイパッドが半導体素子よりも大きい従来の半導体装置では、半導体素子から封止樹脂の表面までの間隔ｄ１とダイパッドの下面から封止樹脂の表面までの間隔ｄ２とが等しくなるように設計されることが多かった。しかしながら、ダイパッド２が小さくなることにより、封止樹脂内の半導体素子１１が占める比率が増大し、樹脂封止時の樹脂の流れや、樹脂が個化する際の収縮応力において、半導体素子１１による影響が大きくなるため、ｄ１とｄ３とを等しくすることが好ましい。このため、半導体素子よりも外形寸法の小さいダイパッドを用いる場合は、半導体素子を基準に封止樹脂の上下の厚さを設定することが好ましい。
【００１６】
第１の実施形態で用いられるリードフレーム１は、例えばプレスによる打ち抜き加工により形成される。打ち抜き加工のあるいはエッチング加工の際の精度には限界があり、多ピン化にともない加工が困難になる。本実施形態では、応力緩和部７をインナーリード４の先端とダイパッド２との間に配置しているため、応力緩和部７を設けるためにインナーリード４間の間隔を狭める必要がない。
【００１７】
また、ダイパッド２の外形寸法が半導体素子１１の外形寸法よりも小さく形成されているリードフレームを用いる場合、インナーリード４の先端を長めに形成しておき、搭載される半導体素子１１の大きさに応じてインナーリード４の先端を切断して用いることができる。すなわち、比較的高コストのインナーリードを打ち抜くためのプレス型は１種類で済み、比較的低コストのインナーリードの先端を打ち抜くためのプレス型を複数種類用意することで異なる外形寸法の複数種類の半導体素子に対応することが可能となる。この場合、応力緩和部７は、切断前のインナーリードの先端よりも内側に配置されるように形成される必要がある。また、半導体素子は、ワイヤの長さを必要以上に長くしないように、インナーリードの先端から数ミリの間隔で配置する必要がある。このため、応力緩和部７は、半導体素子の下側に配置されるように設けられることが望ましい。
【００１８】
応力緩和部の形状としては、図３に示されるように、ダイパッドサポート３の一部に「Ｓ」字形状となるような応力緩和部２０としてもよい。この場合、ダイパッドサポート３の形成される平面内の横方向に対して対象に凸部２１と切り欠き部２２が形成されているため、ダイパッドサポート３の伸びに対して上下方向の変位を抑制できるとともに、横方向の変位も抑制することができる。
【００１９】
図４には応力緩和部についての他の形状が示される。図４では、応力緩和部の形状として、ダイパッドサポート３に開口部４１が形成されている。開口部４１に対応するダイパッドサポート部分は他よりも横方向に広がっている。
【００２０】
開口部が設けられるダイパッドサポート３の形状としては、図５に示されるように、ダイパッドサポート３の一部に開口部４１を設け、この開口部４１を設けた部分を応力緩和部４０とすることもできる。図５に示される応力緩和部５０はダイパッドサポート３の他の部分と同じ幅を有している。
【００２１】
次に、図６および図７を用いて本発明の第２の実施形態について説明する。
【００２２】
図６は本願発明の第２の実施形態のリードフレームの平面図である。
【００２３】
図７（ａ）は図６におけるリードフレームをワイヤボンディングする際のヒートステージに搭載した状態を示す平面図であり、図７（ｂ）は図７（ａ）におけるＡ−Ａ’断面図であり、ワイヤボンディングが施された状態が示される。
【００２４】
なお、図１および図２に示される第１の実施形態と同様の構成には同一の符号を付し、その詳細な説明は省略する。
【００２５】
第２の実施形態では、ダイパッドサポートの形状が第１の実施形態と異なっている。
【００２６】
第２の実施形態におけるダイパッドサポート６０は、インナーリード４間にインナーリード４と平行に設けられている第１のダイパッドサポート部分６１と、ダイパッド２を囲むように配置されている枠部６２と、枠部６２とダイパッド２とを接続する第２のダイパッドサポート部分６３とから構成される。
【００２７】
ダイパッド２は半導体素子１１よりも小さい外形寸法を有する円形の形状である。枠部６２は矩形形状であり、そのコーナー部が第１のダイパッドサポート部分６１により４方向からそれぞれ支持される。第２のダイパッドサポート６３は枠部６２のそれぞれの辺部分の中央からダイパッド２を支持している。
【００２８】
枠部６２の各辺はインナーリード４の先端と実質的に平行に配置されている。
【００２９】
これら第１のダイパッドサポート部分６１、枠部６２、第２のダイパッドサポート部分は、ダイパッド２、インナーリード４が形成される際に、同時に形成される。形成方法としては、例えば、４２アロイや銅などの薄板をプレス加工することにより形成される。
【００３０】
ダイパッドサポート６０は、プレス加工された後に、インナーリード４に挟まれた領域１０でダウンセット加工される。
【００３１】
ダウンセット加工されたリードフレーム１におけるダイパッド２に半導体素子１１を固着した後に、図７に示すように、半導体素子１１の表面に形成されている図示しない電極パッドとインナーリードの先端部分４とがワイヤ１３により接続される。
【００３２】
ワイヤ１３をボンディングする際には、リードフレームはヒートステージ７０上にウインドクランパ７１で固定される。
【００３３】
ヒートステージ７０には、ダイパッド２およびダイパッドサポート６０のダウンセットされた部分に対応する領域に溝７２が設けられている。溝の深さは、領域１０によるダウンセットされた厚さと銀ペースト１２の厚さを加えた厚さよりも深くする。
【００３４】
また、枠部６２と第２のダイパッドサポート部分６３とにより囲まれた領域には、吸着部７３が設けられている。吸着部７３にはバキューム穴７４が設けられている。半導体素子１１はバキューム穴７４からの吸引により吸着部７３に固定される。
【００３５】
リードフレーム１がウインドクランパ７１によりヒートステージに固定され、半導体素子１１が吸着部７３に真空吸着された状態で、半導体素子１１上の図示しない電極パッドとインナーリード４の先端部分とがワイヤ１３により接続される。
【００３６】
その後、ダムバー５により囲まれた領域が図示しない封止樹脂により封止される。半導体素子１１の表面から封止樹脂の表面までの間隔とダイパッド２から封止樹脂の表面までの間隔とは、実質的に等しくなるように封止される。
【００３７】
第２の実施形態では、枠部６２をインナーリード４の先端とダイパッド２との間に配置している。このため、第１のダイパッドサポート部分６１がワイヤボンディング時の熱膨張により伸びた場合でも、枠部６２および第２のダイパッドサポート部分６３とに応力が分散され、ダイパッド２に対して直接応力が加わらない。このため、ワイヤボンディング時にヒートステージ上に搭載した時でも、ダイパッド２の上下の変位を抑制することができる。
【００３８】
また、第１のダイパッドサポート部分６１が枠部６２の角部を支持し、枠部６２の辺部分によりダイパッド２を支持する構成としたため、枠部６２および第２のダイパッドサポート部分６３とで囲まれた、ほぼ正方形の領域にバキューム穴７４を配置することができる。このため、バキューム穴７４の径を大きくとることが可能となる。また、半導体素子１１がダイパッド２よりもわずかに大きいだけであっても、半導体素子１１の対角線上にバキューム穴７４が配置されているため、半導体素子１１を確実にバキューム穴７４上に搭載することが可能となる。
【００３９】
また、ダイパッド２の外形寸法が半導体素子１１の外形寸法よりも小さく形成されているリードフレームを用いる場合、インナーリード４の先端を長めに形成しておき、搭載される半導体素子１１の大きさに応じてインナーリード４の先端を切断して用いることができる。すなわち、比較的高コストのインナーリードを打ち抜くためのプレス型は１種類で済み、比較的低コストのインナーリードの先端を打ち抜くためのプレス型を複数種類用意することで異なる外形寸法の複数種類の半導体素子に対応することが可能となる。この場合、枠部６２は、切断前のインナーリードの先端よりも内側に配置されるように形成される必要がある。また、半導体素子は、ワイヤの長さを必要以上に長くしないように、インナーリードの先端から数ミリの間隔で配置する必要がある。このため、枠部６２は、半導体素子の下側に配置されるように設けられることが望ましい。
【００４０】
【発明の効果】
本発明に係る半導体装置では、ダイパッドサポートに応力緩和部を設けている。このため、ワイヤボンディングを施す際にリードフレームをヒートステージ上に搭載することによるダイパッドサポートの熱膨張による伸びによって引き起こるダイパッドの上下方向の変位を抑制することができる。
【００４１】
また、ダイパッドサポートの形状として、枠部を用いることで第１のダイパッドサポート部分と第２のダイパッドサポート部分とが一直線に配置されないようにしているため、ダイパッドサポートの熱膨張による伸びを吸収できるとともに、ワイヤボンディングする際に半導体素子を吸引するバキューム穴を十分に大きくとることが可能となる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態におけるリードフレームの平面図である。
【図２】本発明の第１の実施形態における半導体素子の断面図である。
【図３】本発明の第１の実施形態におけるリードフレームの変形例の平面図である。
【図４】本発明の第１の実施形態におけるリードフレームの変形例の平面図である。
【図５】本発明の第１の実施形態におけるリードフレームの変形例の平面図である。
【図６】本発明の第２の実施形態におけるリードフレームの平面図である。
【図７】本発明の第２の実施形態におけるワイヤボンディング工程を示す平面図および断面図である。
【符号の説明】
１ リードフレーム
２ ダイパッド
３ ダイパッドサポート
４ インナーリード
５ ダムバー
６ めっき部
７ 応力緩和部
８ 凸部
９ 切り欠き部
１０ 折り曲げ部
１１ 半導体素子
Claims (3)
- ダイパッドと、
前記ダイパッドを支持する複数のダイパッドサポートと、
前記ダイパッドの周囲に先端が配置された複数のインナーリードと、
前記ダイパッドに搭載された、前記ダイパッドの外形寸法よりも大きい外形寸法を有する半導体素子と、を備え、
前記ダイパッドサポートの各々は、隣り合う前記インナーリードに沿って延在する第１の部分と、前記ダイパッドと前記インナーリードの先端との間に位置する第２の部分と、該第１の部分と該第２の部分との間に位置し、前記インナーリードの延在方向とは異なる方向へ突出するように屈曲した屈曲部とを有するとともに、
前記屈曲部の各々は、前記第２の部分に隣接する側に設けられ、前記ダイパッドから前記第１の部分に向かって延在する前記第２の部分の延在方向に対して特定の側に突出した第１の突出を有し、
前記半導体素子は前記ダイパッド及び前記屈曲部上に配置され、該半導体素子は接着剤により該ダイパッドに固定され、該半導体素子と該屈曲部との間には接着剤が設けられていないことを特徴とする半導体装置。 - 請求項１記載の半導体装置において、前記屈曲部の各々は、前記第１の部分に隣接する側に設けられ、前記第２の部分の延在方向に対して前記特定の側とは反対側に突出する第２の突出を有することを特徴とする半導体装置。
- 請求項１または請求項２記載の半導体装置において、前記第１の部分にダウンセット部を有することを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002363567A JP3793752B2 (ja) | 2002-12-16 | 2002-12-16 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002363567A JP3793752B2 (ja) | 2002-12-16 | 2002-12-16 | 半導体装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000161929A Division JP3403699B2 (ja) | 2000-05-31 | 2000-05-31 | 半導体装置および半導体装置の製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005296338A Division JP4345894B2 (ja) | 2005-10-11 | 2005-10-11 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003179194A JP2003179194A (ja) | 2003-06-27 |
| JP3793752B2 true JP3793752B2 (ja) | 2006-07-05 |
Family
ID=19197972
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002363567A Expired - Fee Related JP3793752B2 (ja) | 2002-12-16 | 2002-12-16 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3793752B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090096073A1 (en) | 2007-10-16 | 2009-04-16 | Kabushiki Kaisha Toshiba | Semiconductor device and lead frame used for the same |
-
2002
- 2002-12-16 JP JP2002363567A patent/JP3793752B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003179194A (ja) | 2003-06-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970011649B1 (ko) | 반도체 장치의 제조방법 | |
| JP3879452B2 (ja) | 樹脂封止型半導体装置およびその製造方法 | |
| US20070278633A1 (en) | Lead frame and method of manufacturing the same and semiconductor device | |
| JP4095827B2 (ja) | 半導体装置 | |
| JP3046024B1 (ja) | リ―ドフレ―ムおよびそれを用いた樹脂封止型半導体装置の製造方法 | |
| JP4615282B2 (ja) | 半導体パッケージの製造方法 | |
| US20030003627A1 (en) | Method for manufacturing a resin-sealed semiconductor device | |
| JP4547086B2 (ja) | 半導体装置 | |
| JP3403699B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| KR101070890B1 (ko) | 다열리드형 반도체 팩키지 제조 방법 | |
| JPH07161876A (ja) | 半導体集積回路装置およびその製造方法ならびにその製造に用いるモールド金型 | |
| JP3793752B2 (ja) | 半導体装置 | |
| JPH10256460A (ja) | ターミナルランドフレームとそれを用いた樹脂封止型半導体装置およびその製造方法 | |
| JP4345894B2 (ja) | 半導体装置 | |
| JP4231861B2 (ja) | 半導体装置 | |
| JP5217291B2 (ja) | 樹脂封止型半導体装置とその製造方法、半導体装置用基材、および積層型樹脂封止型半導体装置 | |
| JP3034517B1 (ja) | 半導体装置およびその製造方法 | |
| JP2005209805A (ja) | 半導体装置およびその製造方法 | |
| CN221304679U (en) | Etched lead frame and chip packaging structure with different thickness combinations | |
| JP2005311099A (ja) | 半導体装置及びその製造方法 | |
| JP2003179195A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP4266429B2 (ja) | 樹脂封止型半導体装置およびその製造方法 | |
| JPH0758273A (ja) | リードフレーム及びそれを用いた半導体装置 | |
| JP3013611B2 (ja) | 半導体装置の製造方法 | |
| JP3361917B2 (ja) | リードフレーム、半導体装置および半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20050125 |
|
| A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20050202 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050524 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050531 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050725 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050823 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051011 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051028 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20051129 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060111 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20060208 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060328 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060410 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090414 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100414 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100414 Year of fee payment: 4 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100414 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100414 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110414 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120414 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120414 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130414 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130414 Year of fee payment: 7 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |