JP3361917B2 - リードフレーム、半導体装置および半導体装置の製造方法 - Google Patents

リードフレーム、半導体装置および半導体装置の製造方法

Info

Publication number
JP3361917B2
JP3361917B2 JP17491895A JP17491895A JP3361917B2 JP 3361917 B2 JP3361917 B2 JP 3361917B2 JP 17491895 A JP17491895 A JP 17491895A JP 17491895 A JP17491895 A JP 17491895A JP 3361917 B2 JP3361917 B2 JP 3361917B2
Authority
JP
Japan
Prior art keywords
opening
insulating tape
semiconductor element
lead frame
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP17491895A
Other languages
English (en)
Other versions
JPH0927587A (ja
Inventor
小百合 榊原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP17491895A priority Critical patent/JP3361917B2/ja
Publication of JPH0927587A publication Critical patent/JPH0927587A/ja
Application granted granted Critical
Publication of JP3361917B2 publication Critical patent/JP3361917B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、リードフレームと
このリードフレームを用いた樹脂封止型の半導体装置と
その半導体装置の製造方法とに関するものである。
【0002】
【従来の技術】従来の樹脂封止型半導体装置の製造に用
いるリードフレームは、銅(Cu)や42アロイ材等の
合金からなる薄板材を加工することによって形成される
ものであり、図5の概略平面図に示すように3〜10個
のリードフレーム50で1枚のリードフレーム板5が構
成される。そして、1枚のリードフレーム板5からリー
ドフレーム50の数に応じた3〜10個の半導体装置が
製造されるようになっている。
【0003】各リードフレーム50は、図6の拡大平面
図に示すごとくフレーム本体51のインナー部に、先端
側が金(Au)や銀(Ag)でメッキされた複数のイン
ナーリード52を有しており、複数のインナーリード5
2の先端によって囲まれる位置に、半導体素子(以下、
チップと記す)を搭載するための台座であるダイパット
53が設けられている。ダイパット53は平面視略矩形
状をなし、かつその4隅がフレーム本体51から延設さ
れたダイパットサポート54によって支持されており、
半導体装置の製造時においては、ダイパット53上に搭
載されたチップと上記インナーリード52とがAu線等
のワイヤーで接続されるようになっている。またフレー
ム本体51において、インナーリード52のダイパット
53と反対の側には、半導体装置を製造する際の樹脂流
れ止めとなるダムバー55が形成されている。
【0004】
【発明が解決しようとする課題】ところが上記した従来
のリードフレームでは、ダイパットサイズがチップサイ
ズに整合していないと、以下のような不具合が生じる。
すなわち、ダイパットサイズがチップサイズに比べて大
きく、ダイパットの余裕部分が多いと、チップとインナ
ーリードとを接続するワイヤーがダイパットに接触し易
くなり、この結果エッジショートが発生する。その反対
に、ダイパットがチップサイズに比べて小さく、ダイパ
ットの余裕部分が少ないと、チップをダイパット上に固
定させるために使用するAgペーストからなる接合剤
が、チップ側に這い上がったりダイパット裏面側に漏れ
たりする等の不具合が生じるのである。多種のサイズの
チップが製造される現在、上記理由から1種類のパッケ
ージ型の半導体装置を製造するのに何十種類ものリード
フレーム板が必要となっており、したがって製造コスト
が嵩むという問題が起きている。
【0005】
【課題を解決するための手段】上記課題を解決するため
の本発明のリードフレームは、複数のインナーリードを
有し、このインナーリードの先端によって囲まれる位置
に半導体素子を配置するための開口部を形成したフレー
ム本体と、開口部の輪郭より大きい外形を有し、複数の
インナーリード上に上記開口部を覆う状態で設けられた
半導体素子搭載用の絶縁テープとを備えている。そして
この絶縁テープには、インナーリードの直上位置に、当
該複数のインナーリードの全てに跨がるスリットが、開
口部の周方向に沿って不連続に形成されている。
【0006】また本発明の半導体装置は、上記発明のリ
ードフレームにおける絶縁テープの半導体素子搭載面に
半導体素子が搭載され、半導体素子とインナーリードと
が絶縁テープのスリットを通してワイヤーで接続され、
さらにリードフレームと半導体素子とが封止部によって
一体に封止されて構成されている。さらに本発明の半導
体装置の製造方法は、上記発明の半導体装置を製造する
方法であって、絶縁テープの半導体素子搭載面に半導体
素子を搭載した後、リードフレームを加熱しつつ半導体
素子とインナーリードとをスリットを通してワイヤーで
接続する工程を有しており、その工程における加熱に際
して、少なくとも表面がフッ素系化合物で形成されたヒ
ートブロックを絶縁テープの開口部側の面に当接させる
ようにする。
【0007】
【作用】本発明のリードフレームでは、従来のダイパッ
トに替えて絶縁テープが設けられているため、開口部の
輪郭より小さいサイズの半導体素子を絶縁テープの半導
体素子搭載面に搭載し、半導体素子とインナーリードと
をワイヤーで接続しても、従来のようなワイヤーとダイ
パットとの接触によるエッジショートが発生しない。ま
た絶縁テープは開口部の輪郭よりも大きい外形を有して
おり、絶縁テープに余裕部分が存在するので、開口部の
輪郭よりも大きいサイズの半導体素子を絶縁テープに搭
載しても、半導体素子と絶縁テープとの接合剤が半導体
素子側に這い上がったり、絶縁テープの開口部側の面に
漏れることがない。さらに絶縁テープにスリットが形成
されているため、ワイヤーをスリットを挿通させること
により、絶縁テープに搭載した半導体素子とインナーリ
ードとを上記ワイヤーで接続することが可能となる。ま
た上記スリットが、開口部の各辺から異なる距離に2列
以上形成されている場合、スリットを選択することによ
り、最適なワイヤー長で半導体素子とインナーリードと
を接続することが可能となる。
【0008】また本発明の半導体装置では、上記リード
フレームを用いていることから、半導体素子がいずれの
サイズであっても、エッジショートや接合剤の這い上が
り等が防止されるものとなる。またダイパッドのない上
記リードフレームを用いているため、半導体装置を基板
にリフロー半田付けする際に発生する応力が緩和される
ものとなる。
【0009】また本発明の半導体装置の製造方法では、
リードフレームを加熱するに際して、少なくとも表面が
離型性の良いフッ素系化合物で形成されたヒートブロッ
クを用いるので、接着剤が被着している絶縁テープの開
口部側の面にヒートブロックを当接させても絶縁テープ
に接着されることなく、ワイヤーボンディング後、即座
に取り外すことが可能となる。
【0010】
【発明の実施の形態】以下、本発明の実施形態例を図面
に基づいて説明する。図1は本発明のリードフレームの
一実施形態例を示す要部平面図であり、特にインナー部
を示した図である。このリードフレーム1は、例えばC
uや42アロイ材等の合金からなるフレーム本体10
と、絶縁性および耐熱性を兼ね備えた例えばポリイミド
等からなる絶縁テープ16とを有して構成されている。
【0011】フレーム本体10は、複数のインナーリー
ド11を有しており、このインナーリード11の先端に
よって囲まれる位置に、半導体素子(以下、チップと記
す)を配置するための平面視略矩形状の開口部12が形
成されている。つまり、複数のインナーリード11は、
互いにショートしない程度まで開口部12に向けて延出
形成されており、かつ先端が開口部12の4辺を構成す
るように配置されている。またインナーリード11は、
その先端付近からメッキエリア14まで金(Au)や銀
(Ag)でメッキされている。またフレーム本体10に
は、開口部12の4隅に向けて延びる絶縁テープ支持辺
13が設けられており、さらにフレーム本体10のイン
ナーリード11の開口部12と反対の側には、半導体装
置を製造する際の樹脂流れ止めとなるダムバー15が開
口部12の各辺に対して略平行に形成されている。
【0012】一方、上記絶縁テープ16はチップを搭載
するためのものであり、開口部12の輪郭よりも大き
く、かつダムバー15がなす矩形より小さい外形を有し
ている。ここでは、絶縁テープ16は例えば平面視略矩
形をなし、また搭載するチップの重さを考慮した厚み、
すなわちチップを搭載した際にたわまない程度の厚みに
形成されている。そして上記した複数のインナーリード
11上および絶縁テープ支持辺13上に、開口部12を
覆う状態で配置されるとともに、それらにエポキシ系等
の接着剤により貼り付けられて固定されている。
【0013】また絶縁テープ16には、インナーリード
11の直上位置に、複数のインナーリード11の全てに
跨がるスリット17が、開口部12の周方向に沿って不
連続に形成されている。スリット17は、半導体装置の
製造に際してインナーリード11とチップとを接続する
ワイヤーを挿通させる部分となるものであり、さらに開
口部12の周縁から異なる距離に2列以上形成されてい
る。
【0014】この実施形態例では、開口部12の各辺毎
にスリット部17aが形成されており、開口部12の各
辺から同じ距離に形成された4つのスリット部17aか
ら1列の不連続なスリット17が構成されている。な
お、1列のスリット17を構成する4つのスリット部1
7aはそれぞれ、開口部12の各辺に対応するインナー
リード11に跨がるように形成されているとともに、上
記各辺に対して略平行に形成されている。そしてこのよ
うな1列の不連続なスリット17が、開口部12の各辺
から3列形成されている。またスリット17の幅は、ワ
イヤーをインナーリード11に接続するするための治具
が挿入可能な寸法に形成されている。
【0015】このように構成されるリードフレーム1
は、Cuや42アロイ材等の合金からなる薄板材を加工
して上記形状のフレーム本体10を形成し、あるいは従
来のリードフレームが複数形成されてなるリードフレー
ム板からダイパット等を除去することによってフレーム
本体10を形成し、予めスリット17が形成されかつ開
口部12側に配置する面にエポキシ系等の接着剤を被着
させた絶縁テープ16をフレーム本体10に貼り付けて
固定することによって形成される。なお、上記接着剤は
絶縁テープ16の開口部12側に配置する面全体に被着
させても、あるいはインナーリード11および絶縁テー
プ13の直上箇所のみに被着させても良い。
【0016】上記のリードフレーム1では、従来のダイ
パットに替えて絶縁テープ16が設けられているため、
開口部12の輪郭より小さいサイズのチップを絶縁テー
プ16のチップ搭載面に搭載し、チップとインナーリー
ド11とをワイヤーで接続しても、従来のようなワイヤ
ーとダイパットとの接触によるエッジショートを防止す
ることができる。また絶縁テープ16は開口部12の輪
郭よりも大きい外形を有しており、開口部12の輪郭よ
りも大きいサイズのチップを絶縁テープ16に搭載して
も絶縁テープ16に余裕部分が存在するので、チップと
絶縁テープ16との接合剤がチップ側に這い上がる等の
問題を防止することができる。しかも絶縁テープ16に
は、開口部12の各辺から異なる距離にワイヤーを挿通
させるためのスリット17が2列以上形成されているた
め、スリット17を選択することにより、最適なワイヤ
ー長でチップとインナーリード11とを接続することが
できる。
【0017】したがって上記実施形態例のリードフレー
ム1は、従来のようにチップサイズとダイパットサイズ
との整合性をとる必要がなく、いずれのサイズのチップ
を絶縁テープ16に搭載できるものであることから、1
種類のリードフレーム1が従来の何種類ものリードフレ
ームの役割を果たすことになるので、このようなリード
フレーム1を用いれば半導体装置の製造コストを低減さ
せることができる。
【0018】図2は本発明の半導体装置の一実施形態例
を示した断面図であり、(a)は開口部12の輪郭より
も小さいサイズのチップ20を用いた場合、(b)は開
口部12の輪郭よりも大きいサイズのチップ20を用い
た場合をそれぞれ示している。図2に示すようにこの半
導体装置2は、上記実施形態例のリードフレーム1を備
えており、リードフレーム1の絶縁テープ16のチップ
搭載面にチップ20が搭載されかつ接合剤により接合さ
れている。また、チップ20とインナーリード11とが
3列のうちの一つのスリット17を通してワイヤー21
で接続されている。
【0019】なお、図2(a)では最も開口部12寄り
のスリット17を選択し、該スリット17にワイヤー2
1を挿通させている状態を示しており、図2(b)では
最も開口部12から距離のあるスリット17を選択し、
該スリット17にワイヤー21を挿通させている状態を
示している。そして、リードフレーム1とチップ20と
が一体に樹脂封止されて封止部22が形成されている。
【0020】このような半導体装置2を製造する場合に
は、まず上記のごとく形成したリードフレーム1の絶縁
テープ16のチップ搭載面に接合剤を介してチップ20
を搭載する。このとき、予め絶縁テープ16のチップ搭
載面に接合剤を被着させておいても、チップ20の裏面
側に接合剤を被着させておいても良い。次いでリードフ
レーム1を加熱しつつチップ2とインナーリード11と
をワイヤー21で接続する。この加熱の際は、図3に示
すように表面がフッ素系化合物で覆われたヒートブロッ
ク(以下、ヒート駒と記す)3を用いる。
【0021】ヒート駒3は、開口部12に嵌合する形状
に形成された上部31と、最も開口部12から距離のあ
る列のスリット17がなす矩形よりも大きい外形を有し
かつ上部31に連続して形成された下部32とからなる
ものであり、例えば内部に加熱機構が内蔵されている。
そして、このようなヒート駒3の上部31上面を絶縁テ
ープ16の開口部12側の面に当接させることによりリ
ードフレーム1を加熱する。なお、上記ワイヤーボンデ
ィングの後は、通常の方法にてチップ20とリードフレ
ーム1とを樹脂により一体に封止し、封止部22を形成
する。
【0022】上記のごとく製造される半導体装置2は、
前述したリードフレーム1を用いているので、チップ2
0がいずれのサイズであっても、エッジショートや接合
剤の這い上がり等が防止されて電気的信頼性が高く、低
コストで製造することができるものとなる。またダイパ
ットのないリードフレーム1を用いているため、ダイパ
ットを小さくしたことと同様の効果、すなわち半導体装
置2を基板にリフロー半田付けする際に発生する応力が
緩和され、パッケージクラックの発生が低減する等の効
果を得ることができ、リフロー半田付けの際の耐熱性の
向上を図ることができる。
【0023】また上記した半導体装置2の製造方法で
は、ワイヤーボンディングの際に、表面が離型性の良い
フッ素系化合物で覆われたヒート駒3を用いるので、絶
縁テープ16の開口部12側の面全体に接着剤18が被
着していてもヒート駒3が絶縁テープ16に接着される
ことがなく、ワイヤーボンディング後、即座に取り外す
ことができる。したがって、このようなヒート駒3をリ
ードフレーム1を用いた半導体装置の製造に用いれば、
連続してワイヤーボンディングを行うことができるの
で、効率の良い製造を行うことができ、よって製造コス
トの低減を図ることができる。なお、上記実施形態例で
は、表面がフッ素系化合物で覆われたヒート駒3を用い
た場合について述べたが、全体がフッ素系化合物で形成
されたヒート駒を用いてもよいのは言うまでもない。
【0024】次に本発明のリードフレームの他の実施形
態例を図4を用いて説明する。なお図4の(a)は、開
口部12の輪郭よりも小さいサイズのチップ20を絶縁
テープに搭載した場合、(b)は開口部12の輪郭より
も大きいサイズのチップ20を絶縁テープに搭載した場
合をそれぞれ示している。図4に示したように、この実
施形態例のリードフレーム4は、前述したリードフレー
ム1とは絶縁テープ41の厚みが相異している。
【0025】すなわち絶縁テープ41は、開口部12位
置の厚みがインナーリード11直上位置の厚みより厚く
形成されてなり、例えば前述の絶縁テープ16と同様に
構成されたテープ本体41aの、開口部12側の面でか
つ開口部12の内側に、テープ本体41aと同じ材料か
らなるテープ部41bが貼着されて形成されている。あ
るいは、テープ本体41a自体が、その開口部12位置
の厚みが厚くなるように加工されて絶縁テープ41が形
成されている。なお、このようなリードフレーム4は、
前述したリードフレーム1と同様に用いることにより樹
脂封止型の半導体装置が得られる。
【0026】上記絶縁テープ41を備えたリードフレー
ム4では、上記リードフレーム1と同様の効果が得られ
るのに加えて、開口部12位置の厚みが厚く形成されて
いるので、絶縁テープ41に搭載するチップ20が重く
ても、絶縁テープ41のたわみを確実に防止することが
できる。よって、リードフレーム4を用いて半導体装置
を製造すれば、従来のダイパットシフトのような、絶縁
テープ41がたわんで封止部から露出する等の不具合を
防止できるので、封止部の上下厚が確保され、かつチッ
プ20が所定位置に精度良く搭載された半導体装置を製
造することができる。またリードフレーム1を用いた場
合と同様、パッケージクラックの発生が低減し、リフロ
ー半田付けの際の耐熱性が向上した半導体装置となる。
【0027】なお、本実施形態例では、QFPやQFJ
パッケージに使用されるリードフレームについて説明し
たが、本発明のリードフレームは、SOJやSOP、D
IP等、リードフレームを用いて製造される全ての半導
体装置に使用可能である。
【0028】
【発明の効果】以上説明したように本発明のリードフレ
ームによれば、従来のダイパットに替えて、開口部の輪
郭よりも大きい外形を有しかつスリットが形成された絶
縁テープが設けられているため、絶縁テープに搭載した
半導体素子とインナーリードとをワイヤーで接続するこ
とができるとともに、エッジショートの発生や半導体素
子と絶縁テープとを接合する接合剤の半導体素子側への
這い上がり等を防止できるものとなる。また上記スリッ
トが開口部の各辺から異なる距離に2列以上形成されて
いれば、スリットを選択することにより最適なワイヤー
長で半導体素子とインナーリードとを接続することがで
きる。したがって本発明のリードフレームでは、いずれ
のサイズの半導体素子を絶縁テープに搭載でき、1種類
のリードフレームで従来の何種類ものリードフレームを
網羅できるので、このようなリードフレームを用いるこ
とにより半導体装置の製造コストを低減させることがで
きる。
【0029】また本発明の半導体装置は、上記リードフ
レームを用いていることから、半導体素子がいずれのサ
イズであってもエッジショートや接合剤の這い上がり等
が防止されて電気的信頼性が高く、しかも低コストで製
造することができるものとなる。またダイパッドのない
上記リードフレームを用いているため、半導体装置を基
板にリフロー半田付けする際のパッケージクラックの発
生を防止でき、リフロー半田付けの際の耐熱性の向上を
図ることができるものとなる。
【0030】また本発明の半導体装置の製造方法では、
少なくとも表面が離型性の良いフッ素系化合物で形成さ
れたヒートブロックを、接着剤が被着している絶縁テー
プの開口部側の面に当接させるので、ヒートブロックが
絶縁テープに接着されることなく、ワイヤーボンディン
グ後、即座に取り外すことができる。したがってこのよ
うなヒートブロックを用いれば連続してワイヤーボンデ
ィングを行うことができるので、効率の良い製造を行う
ことができ、よって製造コストの低減を図ることができ
る。
【図面の簡単な説明】
【図1】本発明のリードフレームの一実施形態例を示す
要部平面図である。
【図2】本発明の半導体装置の一実施形態例を示す断面
図であり、(a)は小さいサイズの半導体素子を絶縁テ
ープに搭載した場合、(b)は大きいサイズの半導体素
子を絶縁テープに搭載した場合を示したものである。
【図3】本発明の半導体装置の製造方法の一実施形態例
を説明するための断面図である。
【図4】本発明のリードフレームの他の実施形態例を示
す断面図であり、(a)は小さいサイズの半導体素子を
絶縁テープに搭載した状態、(b)は大きいサイズの半
導体素子を絶縁テープに搭載した状態を示したものであ
る。
【図5】従来のリードフレーム板の一例を示す概略平面
図である。
【図6】従来のリードフレームの一例を示す要部拡大平
面図である。
【符号の説明】
1、4 リードフレーム 2 半導体装置 3 ヒート駒(ヒートブロック) 10 フレーム本体 11 インナーリード 12 開口部 16、41 絶縁テープ 17 スリット 20 チップ(半導体素子) 21 ワイヤー 22 封止部

Claims (5)

    (57)【特許請求の範囲】
  1. 【請求項1】 複数のインナーリードを有し、該インナ
    ーリードの先端によって囲まれる位置に半導体素子を配
    置するための平面視略矩形の開口部が形成されたフレー
    ム本体と、 前記開口部の輪郭より大きい平面視略矩形状し、前
    記複数のインナーリード上に前記開口部を覆う状態で設
    けられた前記半導体素子搭載用の絶縁テープとを備え
    もので前記 絶縁テープには、前記インナーリードの直上位置
    で、かつ該複数のインナーリードに跨がる状態に複数の
    スリットが前記開口部の各辺毎平行に形成されてなるこ
    とを特徴とするリードフレーム。
  2. 【請求項2】 前記絶縁テープは、前記開口部位置の厚
    みが前記インナーリード直上位置の厚みより厚く形成さ
    れていることを特徴とする請求項1記載のリードフレー
    ム。
  3. 【請求項3】 請求項1または2記載のリードフレーム
    と、 前記絶縁テープに搭載された前記半導体素子と、 該半導体素子と前記インナーリードとを前記スリットを
    通して接続するワイヤーと、 前記ワイヤーと前記半導体素子とを封止する封止部材と
    からなることを特徴とする半導体装置。
  4. 【請求項4】 半導体素子を準備する工程と、 複数のインナーリードを有し、該インナーリードの先端
    によって囲まれる位置に前記半導体素子を配置するため
    平面視略矩形の開口部を形成したフレーム本体を準備
    する工程と、 前記開口部の輪郭より大きい平面視略矩形状を成して
    複数のスリットが形成された絶縁テープを準備する工程
    と、前記開口部を覆う状態で前記絶縁テープを固定する工程
    であって、前記複数のスリットが、前記複数のインナー
    リードの直上位置で前記複数のインナーリードにり、か
    つ前記開口部の各辺毎平行の状態にして前記絶縁テープ
    を固定する工程と、 前記絶縁テープに前記半導体素子を搭載する工程と、 前記半導体素子と前記インナーリードとを前記スリット
    を通してワイヤーで接続する工程と、 前記ワイヤーと前記半導体素子とを封止部材により封止
    する工程とを有することを特徴とする半導体装置の製造
    方法。
  5. 【請求項5】 前記ワイヤーで接続する工程は、少なく
    とも表面がフッ素系化合物で形成されたヒートブロック
    を前記フレーム本体に接触させることにより実行される
    ことを特徴とする請求項4記載の半導体装置の製造方
    法。
JP17491895A 1995-07-11 1995-07-11 リードフレーム、半導体装置および半導体装置の製造方法 Expired - Fee Related JP3361917B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17491895A JP3361917B2 (ja) 1995-07-11 1995-07-11 リードフレーム、半導体装置および半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17491895A JP3361917B2 (ja) 1995-07-11 1995-07-11 リードフレーム、半導体装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH0927587A JPH0927587A (ja) 1997-01-28
JP3361917B2 true JP3361917B2 (ja) 2003-01-07

Family

ID=15986994

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17491895A Expired - Fee Related JP3361917B2 (ja) 1995-07-11 1995-07-11 リードフレーム、半導体装置および半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP3361917B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3077668B2 (ja) 1998-05-01 2000-08-14 日本電気株式会社 半導体装置、半導体装置用リードフレームおよびその製造方法

Also Published As

Publication number Publication date
JPH0927587A (ja) 1997-01-28

Similar Documents

Publication Publication Date Title
US6303981B1 (en) Semiconductor package having stacked dice and leadframes and method of fabrication
US5793108A (en) Semiconductor integrated circuit having a plurality of semiconductor chips
JP5227501B2 (ja) スタックダイパッケージ及びそれを製造する方法
WO2004001847A1 (en) Improved integrated circuit package and method of manufacturing the integrated circuit package
WO2006072031A1 (en) Lead-free and multi-layers preplated leadframe
JP3046024B1 (ja) リ―ドフレ―ムおよびそれを用いた樹脂封止型半導体装置の製造方法
JP3470111B2 (ja) 樹脂封止型半導体装置の製造方法
JP3732987B2 (ja) 半導体装置
JP4547086B2 (ja) 半導体装置
JP3072291B1 (ja) リ―ドフレ―ムとそれを用いた樹脂封止型半導体装置およびその製造方法
JPS60167454A (ja) 半導体装置
JP2569400B2 (ja) 樹脂封止型半導体装置の製造方法
JP3361917B2 (ja) リードフレーム、半導体装置および半導体装置の製造方法
JP3502377B2 (ja) リードフレーム、樹脂封止型半導体装置及びその製造方法
JPH10256460A (ja) ターミナルランドフレームとそれを用いた樹脂封止型半導体装置およびその製造方法
US20200321228A1 (en) Method of manufacturing a lead frame, method of manufacturing an electronic apparatus, and electronic apparatus
JP3639302B2 (ja) 樹脂封止型半導体装置
JPH0382148A (ja) 半導体装置
JP3454192B2 (ja) リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法
JP2001135767A (ja) 半導体装置およびその製造方法
JP2001267484A (ja) 半導体装置およびその製造方法
JP2001077285A (ja) リードフレームとそれを用いた樹脂封止型半導体装置の製造方法
US11227820B2 (en) Through hole side wettable flank
JPH11111750A (ja) 半導体装置
JPH0855856A (ja) 半導体装置とその製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081018

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees