JPS58207657A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPS58207657A JPS58207657A JP57090684A JP9068482A JPS58207657A JP S58207657 A JPS58207657 A JP S58207657A JP 57090684 A JP57090684 A JP 57090684A JP 9068482 A JP9068482 A JP 9068482A JP S58207657 A JPS58207657 A JP S58207657A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- semiconductor memory
- chip mounting
- resin
- film carrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
- H01L23/556—Protection against radiation, e.g. light or electromagnetic waves against alpha rays
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
- H01L23/145—Organic substrates, e.g. plastic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
- H01L23/293—Organic, e.g. plastic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3135—Double encapsulation or coating and encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(a) 発明の技術分野
本発明は半導体装置の製造方法に係り、特に樹脂封止型
半導体装置の製造方法に関する。
半導体装置の製造方法に関する。
(b) 技術の背景
昨今大容鴬半導体メモリ等に於て、α線によるソフト・
エラーの問題が話題になっており、今後集積度の向上に
伴ってこの問題は更に大きくなってくるてあらう。
エラーの問題が話題になっており、今後集積度の向上に
伴ってこの問題は更に大きくなってくるてあらう。
現在上記α線障害に対して橢々の対策がとられている。
即ち。
(1)回路構造の工夫によりチップ自体の耐α線性を向
上させる。
上させる。
(2)チップ表面を樹脂皮膜によって保穫する。
(3)封止材料のα線源含有量を減少せしめる0等であ
る。
る。
しかしこれら対策はいずれも決定的なものではなく、更
に効果のある対策が各所に於て検討されている状況にあ
る。
に効果のある対策が各所に於て検討されている状況にあ
る。
(c) 従来技術と問題点
樹脂封止型半導体装置例えば樹脂モールド型半導体メモ
リ等に於ては、公知のように半導体メモリ・チップが直
かにモールド樹脂中に埋め込まれる。そしてモールド樹
脂中のフィラーにはα線の発生源が多く含まれるので、
該装置の集積度が向上し、メモリ・セルが微細化される
に伴って当然ソフト・エラーの問題が発生して来る。
リ等に於ては、公知のように半導体メモリ・チップが直
かにモールド樹脂中に埋め込まれる。そしてモールド樹
脂中のフィラーにはα線の発生源が多く含まれるので、
該装置の集積度が向上し、メモリ・セルが微細化される
に伴って当然ソフト・エラーの問題が発生して来る。
該樹脂封止型半導体メモリ装置に於ては、ソフト・エラ
一対策として従来半導体チップ上にα線源を含1ない樹
脂層を塗布し、該樹脂層によりα線を遮断する方法條が
こうじられているが、塗布により形成される樹脂層は薄
いために、その遮蔽効果が充分でないという問題があっ
た。
一対策として従来半導体チップ上にα線源を含1ない樹
脂層を塗布し、該樹脂層によりα線を遮断する方法條が
こうじられているが、塗布により形成される樹脂層は薄
いために、その遮蔽効果が充分でないという問題があっ
た。
又α線障害とは別に、従来の樹脂封止型構造に於てはり
一ド・フレームのチップステージ0バーの端面が樹脂ケ
ースの側面に表出するため、該表出部からチップステー
ジ・パーとモールド樹脂の界面をつたわって外部の湿気
がチップ面に浸入し、素子の信頼性を低下させるという
問題もあった。
一ド・フレームのチップステージ0バーの端面が樹脂ケ
ースの側面に表出するため、該表出部からチップステー
ジ・パーとモールド樹脂の界面をつたわって外部の湿気
がチップ面に浸入し、素子の信頼性を低下させるという
問題もあった。
(d) 発明の目的
本発明は上記問題点に鑑み、樹脂封止型半導体メモリ装
置に於けるソフト・エラーを減少せしめ、且つ耐湿性を
向上せしめる製造方法を提供し、該樹脂封止型半導体装
置の信頼性を向上せ゛しめることを目的とする。
置に於けるソフト・エラーを減少せしめ、且つ耐湿性を
向上せしめる製造方法を提供し、該樹脂封止型半導体装
置の信頼性を向上せ゛しめることを目的とする。
(e)発明の構成
即ち本発明は半導体装置の製造方法に於て、半)4
導体チップを、チップ搭載領域に高分子フィルムが配設
されたフィルム・キャリア上に、該半導体チップの素子
形成面を前記チップ搭載領域の高分子フィルム面に密着
させてボンディング搭載し、核チップ搭載領域を円部リ
ードが延出された状態でフィルム・キャリアから切り放
し、該チップ搭載領域を内部リード部に於てリード・フ
レームにボンディング固定し、該チップ搭載領域を樹脂
封止する工程を有することを特徴とする。
されたフィルム・キャリア上に、該半導体チップの素子
形成面を前記チップ搭載領域の高分子フィルム面に密着
させてボンディング搭載し、核チップ搭載領域を円部リ
ードが延出された状態でフィルム・キャリアから切り放
し、該チップ搭載領域を内部リード部に於てリード・フ
レームにボンディング固定し、該チップ搭載領域を樹脂
封止する工程を有することを特徴とする。
(f) 発明の実施例
以下本発明を、実楠例について詳細に説明する。
第1図は本発明の一実倫例に用いるフィルム・キャリア
の平面図(イ)及びA −A’矢視断面図(ロ)、第2
図(イ)乃至(ホ)は本発明の一実施例に於ける工程断
面図、第3図は本発明の一実施例によって形成した四脂
何市型半導体メモリ装置のみ視平面図である0 本発明の方法に使用するフィルム・キャリアは通常の方
法で形成され、第1図(イ)及び(ロ)に示すような構
造を有してなっている。該フィルム・キャリア1は図に
示すように、チップ搭載ステージSを有することが特徴
である。そして該フィルム・キャリア1に於ける高分子
フィルム例えはポリイミド・フィルム2は、2〔枚〕の
フィルムが接着剤3によって貼り合わされてなっており
、その合計厚さは例えば100〔μm〕程度である。又
配設される複数本の内部リード4は、例えば25〜35
〔μm〕程度の厚さの銅(Cu)或いはアルミニウム(
At)等からなり、その先端部がポリイミド・フィルム
2のチ・ツブ搭載ステージS部に於て、根部かポリイミ
ド・フィルム2の枠部Fに於てそれぞれ2〔枚〕のフィ
ルム間に挾持固着されている。そして内部リード4の表
示部には金(Au)或いは銀(AP)等のめっきが施さ
れてなっている。
の平面図(イ)及びA −A’矢視断面図(ロ)、第2
図(イ)乃至(ホ)は本発明の一実施例に於ける工程断
面図、第3図は本発明の一実施例によって形成した四脂
何市型半導体メモリ装置のみ視平面図である0 本発明の方法に使用するフィルム・キャリアは通常の方
法で形成され、第1図(イ)及び(ロ)に示すような構
造を有してなっている。該フィルム・キャリア1は図に
示すように、チップ搭載ステージSを有することが特徴
である。そして該フィルム・キャリア1に於ける高分子
フィルム例えはポリイミド・フィルム2は、2〔枚〕の
フィルムが接着剤3によって貼り合わされてなっており
、その合計厚さは例えば100〔μm〕程度である。又
配設される複数本の内部リード4は、例えば25〜35
〔μm〕程度の厚さの銅(Cu)或いはアルミニウム(
At)等からなり、その先端部がポリイミド・フィルム
2のチ・ツブ搭載ステージS部に於て、根部かポリイミ
ド・フィルム2の枠部Fに於てそれぞれ2〔枚〕のフィ
ルム間に挾持固着されている。そして内部リード4の表
示部には金(Au)或いは銀(AP)等のめっきが施さ
れてなっている。
本発明の方法は、例えば第2図(イ)に示すように前記
ポリイミド・フィルム2からなるチップ搭載ステージS
と枠F及び内部リード4を有するフィルム書キャリア1
を用いる。
ポリイミド・フィルム2からなるチップ搭載ステージS
と枠F及び内部リード4を有するフィルム書キャリア1
を用いる。
そして先ず第2図(O)に示すように、例えば半導体メ
モリチップ5上に前記フィルム・キャリア1を、半導体
メモリチップ5のメモリ・セル形成面Mとフィルム・キ
ャリア1のチップ搭載ステージS面を密着せしめた状態
で、半導体メモリチップ5のボンディング健ハツト6と
フィルム・キャリア1の内部リード4を熱圧着して固定
する。(通常ギヤング・ボンディング法により全内部リ
ードを一括ボンディングする)0 なお半導体メモリ・チップ5のセル形成面Mとフィルム
・キャリア1のチップ搭載ステージS面の密着性を更に
高めるために1これらの面間をα線源を含まない樹脂例
えばエポキシ樹脂等で接着しても良い。
モリチップ5上に前記フィルム・キャリア1を、半導体
メモリチップ5のメモリ・セル形成面Mとフィルム・キ
ャリア1のチップ搭載ステージS面を密着せしめた状態
で、半導体メモリチップ5のボンディング健ハツト6と
フィルム・キャリア1の内部リード4を熱圧着して固定
する。(通常ギヤング・ボンディング法により全内部リ
ードを一括ボンディングする)0 なお半導体メモリ・チップ5のセル形成面Mとフィルム
・キャリア1のチップ搭載ステージS面の密着性を更に
高めるために1これらの面間をα線源を含まない樹脂例
えばエポキシ樹脂等で接着しても良い。
次いで前記内部リード4をフィルム・キャリア1の枠部
F近傍で切り放し、第2図(ハ)に示すように、半導体
メモリ・チップ5がポリイミド−フィルム2からなるチ
ップ搭載ステージS上に密着固定され周囲に内部リード
4が延出された中間組立体7を形成する。
F近傍で切り放し、第2図(ハ)に示すように、半導体
メモリ・チップ5がポリイミド−フィルム2からなるチ
ップ搭載ステージS上に密着固定され周囲に内部リード
4が延出された中間組立体7を形成する。
次いで第2図に)に示すように、表面にAu或いはAf
等のめっきが施されたリード・フレーム8上に、上記中
間組立体7を導出されている内部リード4の端部近傍に
於て熱圧着法等によりボンディング固定する。
等のめっきが施されたリード・フレーム8上に、上記中
間組立体7を導出されている内部リード4の端部近傍に
於て熱圧着法等によりボンディング固定する。
なお上記内部リード4の切断と、中間組立体7のリード
・フレーム8上への固定は公知のように通常連続動作で
行われ、内部リード4とリードψフレーム8とのボンデ
ィングには通常ギヤング・ボンディング法が用いられる
。
・フレーム8上への固定は公知のように通常連続動作で
行われ、内部リード4とリードψフレーム8とのボンデ
ィングには通常ギヤング・ボンディング法が用いられる
。
次いで通常通りモールド・プレスを用いて第2図(ホ)
に示すような樹脂封止型半導体メモリ装置を形成する。
に示すような樹脂封止型半導体メモリ装置を形成する。
同図に於て、2はポリイミド・フィルム、4は内部リー
ド、5は半導体メモリφチップ。
ド、5は半導体メモリφチップ。
8はリード・フレーム、9は樹脂ケースを示している。
そして前述したように半導体メモリ・チップ5のセル形
成面M上にはポリイミドのチップ搭載ステージS面が密
着せしめられているので、該モールド工程に於てモール
ド樹脂が半導体メモリチップ5のセル領域上まで流れ込
むことはない。
成面M上にはポリイミドのチップ搭載ステージS面が密
着せしめられているので、該モールド工程に於てモール
ド樹脂が半導体メモリチップ5のセル領域上まで流れ込
むことはない。
第3図は上記本発明の方法で形成した樹脂封止型半導体
メモリ装置の透視平面図でちる1、該図に於て、2はポ
リイミド・フィルム、4は内部リード、5は半導体メモ
リ・チップ、9は1酊脂ケース。
メモリ装置の透視平面図でちる1、該図に於て、2はポ
リイミド・フィルム、4は内部リード、5は半導体メモ
リ・チップ、9は1酊脂ケース。
10はリード・フレームから切り故された外部リード、
11は半導体メモリ・チップのボンディング・パッドと
内部リードのボンディング部、12は内部リードと外部
リードのボンディング部を示す・・ (g) 発明の詳細 な説明したように本発明の方法で形成した樹脂封止型半
導体メモリ装置に於ては、チップのセル領域面がポリイ
ミド・フィルムと密着しており、該セル領域面にα線源
を含んだモールド樹脂が流れ込むことがない。又セル領
域面を覆っているポリイミド争フィルムは前述のように
100〔μm〕程度の厚さを有する。そのためモールド
樹脂内で発生し、該ポリイミド・フィルムを透過してセ
ル領域面に到達するα線の量は大幅に減少せしめられる
。
11は半導体メモリ・チップのボンディング・パッドと
内部リードのボンディング部、12は内部リードと外部
リードのボンディング部を示す・・ (g) 発明の詳細 な説明したように本発明の方法で形成した樹脂封止型半
導体メモリ装置に於ては、チップのセル領域面がポリイ
ミド・フィルムと密着しており、該セル領域面にα線源
を含んだモールド樹脂が流れ込むことがない。又セル領
域面を覆っているポリイミド争フィルムは前述のように
100〔μm〕程度の厚さを有する。そのためモールド
樹脂内で発生し、該ポリイミド・フィルムを透過してセ
ル領域面に到達するα線の量は大幅に減少せしめられる
。
以上の点から本発明によれば、樹脂封止型半導体メモリ
装置のソフト・エラーを減少せしめることができる。
装置のソフト・エラーを減少せしめることができる。
史に又、本発明の方法に於ては、上記実施例から明らか
なように、リード・フレームのチップ・ステージを必要
としない。
なように、リード・フレームのチップ・ステージを必要
としない。
従って従来構造のようにチップeステージが保持すれて
いたステージ・バーの端面が樹脂ケースの側面に表出す
ることがなくなる。そのため特にディップ構造等に於て
は樹脂封止型半導体装置の耐湿性力;大幅に向上する。
いたステージ・バーの端面が樹脂ケースの側面に表出す
ることがなくなる。そのため特にディップ構造等に於て
は樹脂封止型半導体装置の耐湿性力;大幅に向上する。
第1図は本発明の一実施例に用いるフィルム−キャリア
の平面図(イ)及びA −A’矢視断面図(ロ)、第2
図(イ)乃至(ホ)は本発明の一実施例に於ける工程断
面図で、第3図は本発明の一実施例によって形成した樹
脂封止型半導体メモリ装置の透視平面図である。 図に於て、1はフィルム・キャリア、2はポリイミド・
フィルム、3は接着剤、4は内部リード。 5は半導体メモリ・チップ、6はボンディング・パッド
、Hd中間組立体、8はリード・フレーム。 9は樹脂ケース、10は外部リード、11.12はボン
ディング部、Fは枠部9Mはメモリ・セル形成面、Sl
″iチップ搭載ステージを示す。
の平面図(イ)及びA −A’矢視断面図(ロ)、第2
図(イ)乃至(ホ)は本発明の一実施例に於ける工程断
面図で、第3図は本発明の一実施例によって形成した樹
脂封止型半導体メモリ装置の透視平面図である。 図に於て、1はフィルム・キャリア、2はポリイミド・
フィルム、3は接着剤、4は内部リード。 5は半導体メモリ・チップ、6はボンディング・パッド
、Hd中間組立体、8はリード・フレーム。 9は樹脂ケース、10は外部リード、11.12はボン
ディング部、Fは枠部9Mはメモリ・セル形成面、Sl
″iチップ搭載ステージを示す。
Claims (1)
- 半導体チップを、チップ搭載領域に高分子フィルムが配
設されたフィルム・キャリア上に、該半導体チップの素
子形成面を前記チップ搭載領域の高分子フィルム面に密
着させてポンディング搭載し、該チップ搭載領域を内部
リードが延出された状態でフィルム−キャリアから切り
放し、該チップ搭載領域を内部リード部に於てリード・
フレームにボンディング固定し、該チップ搭載領域を1
fA脂封止する工程を有することを特徴とする半導体装
置の製造方法。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57090684A JPS58207657A (ja) | 1982-05-28 | 1982-05-28 | 半導体装置及びその製造方法 |
EP83303088A EP0095918B1 (en) | 1982-05-28 | 1983-05-27 | Resin sealed semiconductor devices |
DE8383303088T DE3378605D1 (en) | 1982-05-28 | 1983-05-27 | Resin sealed semiconductor devices |
IE1279/83A IE54713B1 (en) | 1982-05-28 | 1983-05-30 | Resin sealed semiconductor devices |
US06/807,212 US4661837A (en) | 1982-05-28 | 1985-12-12 | Resin-sealed radiation shield for a semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57090684A JPS58207657A (ja) | 1982-05-28 | 1982-05-28 | 半導体装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS58207657A true JPS58207657A (ja) | 1983-12-03 |
JPS6249741B2 JPS6249741B2 (ja) | 1987-10-21 |
Family
ID=14005355
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP57090684A Granted JPS58207657A (ja) | 1982-05-28 | 1982-05-28 | 半導体装置及びその製造方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US4661837A (ja) |
EP (1) | EP0095918B1 (ja) |
JP (1) | JPS58207657A (ja) |
DE (1) | DE3378605D1 (ja) |
IE (1) | IE54713B1 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63196043A (ja) * | 1987-02-10 | 1988-08-15 | Toshiba Corp | 半導体装置 |
JPS63258048A (ja) * | 1987-04-15 | 1988-10-25 | Mitsubishi Electric Corp | 半導体装置 |
Families Citing this family (32)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4800419A (en) * | 1987-01-28 | 1989-01-24 | Lsi Logic Corporation | Support assembly for integrated circuits |
US4862249A (en) * | 1987-04-17 | 1989-08-29 | Xoc Devices, Inc. | Packaging system for stacking integrated circuits |
US4953005A (en) * | 1987-04-17 | 1990-08-28 | Xoc Devices, Inc. | Packaging system for stacking integrated circuits |
JPH01183837A (ja) * | 1988-01-18 | 1989-07-21 | Texas Instr Japan Ltd | 半導体装置 |
US4987475A (en) * | 1988-02-29 | 1991-01-22 | Digital Equipment Corporation | Alignment of leads for ceramic integrated circuit packages |
US5068712A (en) * | 1988-09-20 | 1991-11-26 | Hitachi, Ltd. | Semiconductor device |
JP2708191B2 (ja) * | 1988-09-20 | 1998-02-04 | 株式会社日立製作所 | 半導体装置 |
US4947235A (en) * | 1989-02-21 | 1990-08-07 | Delco Electronics Corporation | Integrated circuit shield |
JPH0760837B2 (ja) * | 1990-03-13 | 1995-06-28 | 株式会社東芝 | 樹脂封止型半導体装置 |
DE4038168C2 (de) * | 1990-11-30 | 1998-09-24 | Daimler Benz Ag | Verfahren zur Herstellung eines Multichip-Moduls |
US5166772A (en) * | 1991-02-22 | 1992-11-24 | Motorola, Inc. | Transfer molded semiconductor device package with integral shield |
JP3044872B2 (ja) * | 1991-09-25 | 2000-05-22 | ソニー株式会社 | 半導体装置 |
DE69231290D1 (de) * | 1991-12-27 | 2000-08-31 | Fujitsu Ltd | Halbleitervorrichtung und Verfahren zu ihrer Herstellung |
US5294827A (en) * | 1992-12-14 | 1994-03-15 | Motorola, Inc. | Semiconductor device having thin package body and method for making the same |
US6613978B2 (en) | 1993-06-18 | 2003-09-02 | Maxwell Technologies, Inc. | Radiation shielding of three dimensional multi-chip modules |
US5880403A (en) | 1994-04-01 | 1999-03-09 | Space Electronics, Inc. | Radiation shielding of three dimensional multi-chip modules |
US5406117A (en) * | 1993-12-09 | 1995-04-11 | Dlugokecki; Joseph J. | Radiation shielding for integrated circuit devices using reconstructed plastic packages |
US6720493B1 (en) | 1994-04-01 | 2004-04-13 | Space Electronics, Inc. | Radiation shielding of integrated circuits and multi-chip modules in ceramic and metal packages |
US6455864B1 (en) | 1994-04-01 | 2002-09-24 | Maxwell Electronic Components Group, Inc. | Methods and compositions for ionizing radiation shielding |
US6261508B1 (en) | 1994-04-01 | 2001-07-17 | Maxwell Electronic Components Group, Inc. | Method for making a shielding composition |
JP3832102B2 (ja) | 1998-08-10 | 2006-10-11 | ソニー株式会社 | 半導体装置の製造方法 |
US6368899B1 (en) * | 2000-03-08 | 2002-04-09 | Maxwell Electronic Components Group, Inc. | Electronic device packaging |
US7382043B2 (en) * | 2002-09-25 | 2008-06-03 | Maxwell Technologies, Inc. | Method and apparatus for shielding an integrated circuit from radiation |
DE10332009B4 (de) * | 2003-07-14 | 2008-01-31 | Infineon Technologies Ag | Halbleiterbauelement mit elektromagnetischer Abschirmvorrichtung |
US7191516B2 (en) * | 2003-07-16 | 2007-03-20 | Maxwell Technologies, Inc. | Method for shielding integrated circuit devices |
US8154881B2 (en) * | 2006-11-13 | 2012-04-10 | Telecommunication Systems, Inc. | Radiation-shielded semiconductor assembly |
US9318403B2 (en) | 2007-06-25 | 2016-04-19 | Stats Chippac Ltd. | Integrated circuit packaging system with magnetic film and method of manufacture thereof |
US20080315374A1 (en) * | 2007-06-25 | 2008-12-25 | Sung Soo Kim | Integrated circuit package-in-package system with magnetic film |
US8999764B2 (en) * | 2007-08-10 | 2015-04-07 | International Business Machines Corporation | Ionizing radiation blocking in IC chip to reduce soft errors |
US8533853B2 (en) | 2009-06-12 | 2013-09-10 | Telecommunication Systems, Inc. | Location sensitive solid state drive |
US20130161564A1 (en) * | 2011-12-22 | 2013-06-27 | International Scientific Technologies, Inc. | NanoStructured Additives to High-Performance Polymers for Use in Radiation Shielding, Protection Against Atomic Oxygen and in Structural Applications |
DE102015205051A1 (de) * | 2015-03-20 | 2016-09-22 | Robert Bosch Gmbh | Elektronikmodul mit Alphastrahlenschutz für eine Getriebesteuereinheit sowie Getriebesteuereinheit |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5626448A (en) * | 1979-08-13 | 1981-03-14 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Semiconductor device |
JPS5694650A (en) * | 1979-12-27 | 1981-07-31 | Hitachi Ltd | Resin-sealed semiconductor device |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4300153A (en) * | 1977-09-22 | 1981-11-10 | Sharp Kabushiki Kaisha | Flat shaped semiconductor encapsulation |
WO1981001345A1 (en) * | 1979-11-02 | 1981-05-14 | Burroughs Corp | Integrated circuit alpha radiation shielding means |
JPS6015152B2 (ja) * | 1980-01-09 | 1985-04-17 | 株式会社日立製作所 | 樹脂封止半導体メモリ装置 |
JPS56150837A (en) * | 1980-04-25 | 1981-11-21 | Hitachi Ltd | Field-effect transistor |
JPS5848950A (ja) * | 1981-09-18 | 1983-03-23 | Nec Corp | 半導体装置およびその製造方法 |
-
1982
- 1982-05-28 JP JP57090684A patent/JPS58207657A/ja active Granted
-
1983
- 1983-05-27 DE DE8383303088T patent/DE3378605D1/de not_active Expired
- 1983-05-27 EP EP83303088A patent/EP0095918B1/en not_active Expired
- 1983-05-30 IE IE1279/83A patent/IE54713B1/en not_active IP Right Cessation
-
1985
- 1985-12-12 US US06/807,212 patent/US4661837A/en not_active Expired - Lifetime
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5626448A (en) * | 1979-08-13 | 1981-03-14 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Semiconductor device |
JPS5694650A (en) * | 1979-12-27 | 1981-07-31 | Hitachi Ltd | Resin-sealed semiconductor device |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63196043A (ja) * | 1987-02-10 | 1988-08-15 | Toshiba Corp | 半導体装置 |
JPS63258048A (ja) * | 1987-04-15 | 1988-10-25 | Mitsubishi Electric Corp | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
DE3378605D1 (en) | 1989-01-05 |
IE831279L (en) | 1983-11-28 |
IE54713B1 (en) | 1990-01-17 |
EP0095918A2 (en) | 1983-12-07 |
EP0095918B1 (en) | 1988-11-30 |
US4661837A (en) | 1987-04-28 |
JPS6249741B2 (ja) | 1987-10-21 |
EP0095918A3 (en) | 1986-01-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS58207657A (ja) | 半導体装置及びその製造方法 | |
EP0902468B1 (en) | Resin-sealed semiconductor device and method of manufacturing the device | |
JPS60178651A (ja) | 半導体装置 | |
JPS634945B2 (ja) | ||
KR100308899B1 (ko) | 반도체패키지및그제조방법 | |
KR100373891B1 (ko) | 반도체장치 | |
JPS62229949A (ja) | 樹脂封止型半導体装置の製造方法 | |
JPS5986251A (ja) | 樹脂封止型半導体装置用リ−ドフレ−ム | |
JPH0526760Y2 (ja) | ||
JPS63250847A (ja) | 半導体装置及びその製造方法 | |
KR100379085B1 (ko) | 반도체장치의봉지방법 | |
JPS60113932A (ja) | 樹脂封止半導体装置の組立方法 | |
JPH0521653A (ja) | 樹脂封止型半導体装置 | |
JPH05211268A (ja) | 半導体装置 | |
JPS58124251A (ja) | 樹脂封止形半導体装置 | |
JPH05283445A (ja) | 樹脂封止型半導体装置 | |
KR20000028368A (ko) | 반도체 장치 및 그 제조 방법 | |
TWI337393B (en) | Bga packaging method and bga package | |
JPH05175375A (ja) | 樹脂封止型半導体装置 | |
JPH0745755A (ja) | 樹脂封止型半導体装置とその製造方法 | |
JPS60262434A (ja) | 半導体装置 | |
JPH0314262A (ja) | 樹脂封止型半導体装置の製造方法 | |
JPH0541469A (ja) | 樹脂封止型半導体装置 | |
JPH02185060A (ja) | 半導体装置用リードフレーム | |
JPS60206153A (ja) | 半導体装置 |