DE10332009B4 - Halbleiterbauelement mit elektromagnetischer Abschirmvorrichtung - Google Patents

Halbleiterbauelement mit elektromagnetischer Abschirmvorrichtung Download PDF

Info

Publication number
DE10332009B4
DE10332009B4 DE10332009A DE10332009A DE10332009B4 DE 10332009 B4 DE10332009 B4 DE 10332009B4 DE 10332009 A DE10332009 A DE 10332009A DE 10332009 A DE10332009 A DE 10332009A DE 10332009 B4 DE10332009 B4 DE 10332009B4
Authority
DE
Germany
Prior art keywords
component according
plastic
semiconductor
semiconductor component
ground
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10332009A
Other languages
English (en)
Other versions
DE10332009A1 (de
Inventor
Michael Bauer
Holger Wörner
Georg Ernst
Rainer Steiner
Christian Birzer
Hermann Vilsmeier
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10332009A priority Critical patent/DE10332009B4/de
Priority to US10/889,801 priority patent/US7009288B2/en
Publication of DE10332009A1 publication Critical patent/DE10332009A1/de
Application granted granted Critical
Publication of DE10332009B4 publication Critical patent/DE10332009B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

Halbleiterbauelement (1) mit einer elektromagnetischen Abschirmungsvorrichtung mit
– einem Halbleiterchip (2) mit einer darin integrierten Schaltung mit mehreren elektrischen Anschlussflächen (3) und zumindest einer Masseanschlussfläche (4);
– einem Gehäuse (5), dass den Halbleiterchip (2) enthält, wobei das Gehäuse (5) einen Chipträger (6) mit mehreren äußeren Anschlüssen und zumindest einem äußeren Masseanschluss (13) umfasst; und
– Verbindungsmitteln, mit denen die elektrischen Anschlussflächen (3) und Masseanschlussflächen (4) mit äußeren elektrischen Anschlüssen (15) und äußeren Masseanschlüssen (13) elektrisch verbunden sind,
– der Halbleiterchip (2) und die Verbindungsmittel mit einer elektrisch isolierenden Passivierung (8) umhüllt sind und
– der so umhüllte Halbleiterchip (2) und die Verbindungsmittel mit einer elektrisch und thermisch leitfähigen ersten Kunststoffmasse (9) umhüllt sind, die das Gehäuse bildet, wobei die erste Kunststoffmasse mit den Masseanschlussflächen (4) und/oder dem äußeren Masseanschluss (13) elektrisch leitend verbunden ist.
dadurch gekennzeichnet, dass
als Verbindungsmittel Bonddrähte (7) vorgesehen sind,...

Description

  • Die Erfindung betrifft ein Halbleiterbauelement nach dem Oberbegriff des Patentanspruchs 1, wie es aus der US 6,492,194 B1 bekannt ist.
  • Ein Halbleiterbauelement mit einer elektromagnetischen Abschirmungsvorrichtung mit einem Halbleiterchip mit einer darin integrierten Schaltung mit mehreren elektrischen Anschlussflächen (Bondpads) und zumindest einer Masseanschlussfläche,
    • – einem Gehäuse, das den Halbleiterchip enthält, wobei das Gehäuse einen Chipträger mit mehreren äußeren Anschlüssen und zumindest einem äußeren Masseanschluss umfasst und Verbindungsmitteln, mit denen die elektrischen Anschlussflächen und Masseanschlussflächen mit den äußeren Anschlüssen und äußeren Masseanschlüssen elektrisch verbunden sind, ist beispielsweise aus der US 4,661,837 bekannt. In der US 4,661,837 wird ein Halbleiterbauelement, dort insbesondere ein dynamischer Halbleiterspeicher (DRAM), gezeigt, bei dem die Problematik gelöst wird, dass es infolge von so genannter α-Strahlung zu "soft error" kommt, d. h. innerhalb der Speicherschaltung Fehlfunktionen auftreten.
  • Diese Fehlfunktionen rühren daher, dass α-Strahlung von Atomen freigesetzt werden, die im Gehäuse, dort insbesondere in der verwendeten Kunststoffgehäusemasse, freigesetzt werden. Diese Freisetzung kann einerseits dadurch erfolgen, dass in der Kunststoffgehäusemasse radioaktive Atome eingebaut sind, die in Folge natürlicher Radioaktivität α-Strahlungen emittieren.
  • Es kann aber auch sein das die Gehäusemasse empfindlich für so genannte kosmische Höhenstrahlung ist.
  • Insgesamt ist festzustellen, dass Halbleiterbauelemente, insbesondere integrierte Schaltungen, gegenüber radioaktiver Strahlung, d. h. also gegenüber α-Strahlung, β-Strahlung sowie hochfrequenter elektromagnetischer Strahlung sehr empfindlich sind. Diese Empfindlichkeit kann zu sehr großen Problemen führen, da Ausfälle bzw. Fehlfunktionen in hochkomplexen integrierten Schaltungen schwerwiegende Folgen haben können.
  • Dem Problem dieses von elektromagnetischer bzw. radioaktiver Strahlung verursachten "soft errors" in integrierten Schaltungen wurde in der US 4,661,837 dadurch begegnet, dass der Halbleiterchip in dem Gehäuse von einer dicken Polyimid-Schicht umgeben wurde. Die Polyimid-Schicht stellt zumindest gegenüber α-Strahlung eine wirksame Abschirmung dar. Sie stellt jedoch keine wirksame Abschirmung gegenüber hochfrequenter elektromagnetischer Strahlung sowie gegenüber β-Strahlung dar.
  • Des Weiteren ist die Verwendung dicker Polyimid-Schichten bei Halbleiterbauelementen, die in Wire-Bond-Technologie gehäust werden unbefriedigend, denn die dicken Polyimid-Schichten schränken die Möglichkeiten im Wire-Bonden stark ein, da sehr große Öffnungen in den Polyimid-Schichten freigelassen werden müssen, um die Bonddrähte auf die darunter liegenden Anschlussflächen aufbringen zu können.
  • Ferner ist es bekannt, in die Gehäuse von Halbleiterbauelementen Metallbleche oder Metallnetze einzubringen, die in der Art eines "Faraday-Käfigs" das umschlossene Halbleiterbauelement gegenüber elektromagnetischer Strahlung sowie gegenüber radio aktiver Strahlung abschirmen. Diese Vorgehensweise ist aber fertigungstechnisch extrem aufwendig und damit sehr kostenintensiv.
  • US 6,492,194 B1 offenbart ein Halbleiterbauelement nach dem Oberbegriff des Patentanspruchs 1, das mit Flip-Chip Kontakten auf einem Substrat montiert ist. Die Rückseite und Randseiten des Chips sind mit einer flexiblen Folie umhüllt. Die aktive Oberfläche des Halbleiterchips wird mittels der flexiblen Folie frei gehalten und hermetisch abgedichtet. Die flexible Folie kann auch elektrisch leitend sein. Eine weitere Metallschicht bzw. eine Kunststoffmasse mit elektrisch leitenden Partikeln kann als Abschirmung vorgesehen werden.
  • Aufgabe der vorliegenden Erfindung ist es daher, ein neues Halbleiterbauelement mit einer elektromagnetischen Abschirmungsvorrichtung bereitzustellen, das sehr einfach herzustellen ist und das gleichzeitig eine gegenüber dem Stand der Technik erhöhte Abschirmleistung ergibt, die nicht nur gegenüber α-Strahlung sondern auch gegenüber hochfrequenter elektromagnetischer Strahlung wirkt.
  • Erfindungsgemäß wird diese Aufgabe durch ein Halbleiterbauelement gelöst, das aus einem Halbleiterchip mit einer darin integrierten Schaltung mit mehreren elektrischen Anschlussflächen und zumindest einer Masseanschlussfläche besteht, das mit einem Gehäuse versehen ist, das den Halbleiterchip enthält, wobei das Gehäuse einen Chipträger mit mehreren äußeren Anschlüssen und zumindest einem äußeren Masseanschluss umfasst, wobei der Halbleiterchip auf den Chipträger mit Verbindungsmitteln, mit denen die elektrischen Anschlussflächen und Masseanschlussflächen mit den äußeren Anschlüssen und äußeren Masseanschlüssen elektrisch verbunden sind, befestigt ist, wobei der Halbleiterchip und die Verbindungsmittel von einer elektrisch isolierenden Passivierung umhüllt sind und der so umhüllte Halbleiterchip mit einer elektrisch und thermisch leitfähigen ersten Kunststoffmasse umhüllt ist, die das Gehäuse bildet, wobei diese erste Kunststoffmasse mit dem Masseanschluss elektrisch verbunden ist, welches dadurch gekennzeichnet ist, dass als Verbindungsmittel Bonddrähte vorgesehen sind, die mit einer elektrischen Isolationsschicht überzogen sind.
  • Die vorliegende Erfindung kann nahezu in allen Bauformen, die derzeit bei Halbleiterbauelementen bekannt sind, verwendet werden. In einer Variante ist als Chipträger ein Leadframe vorgesehen. In einer anderen Variante der vorliegenden Erfindung ist als Chipträger ein Substrat, insbesondere ein Keramiksubstrat, vorgesehen.
  • Die Erfindung lässt sich bei konventionellen in Wire-Bond-Technik gehäusten Halbleiterbauelementen anwenden.
  • Sofern die Halbleiterbauelemente der vorliegenden Erfindung in Wire-Bond-Technologie gehäust werden, sind als Verbindungsmittel Bonddrähte vorgesehen.
  • Typischerweise ist als Passivierung eine zweite Kunststoffmasse vorgesehen, die vorzugsweise in Form eines dünnen Kunststofffilms vorgesehen ist, der entweder durch Sprühen, durch Aufdampfen oder durch Eintauchen des Halbleiterchips aufgebracht wird. Als Materialien für die Kunststoffmasse bzw. den Kunststofffilm können Acryllack, verschiedene Silikone sowie Epoxidharz verwendet werden.
  • In der vorliegenden Erfindung werden mit einer Isolationsschicht versehene Bonddrähte verwendet, wodurch zusätzlich eine sehrgroße Designfreiheit gewonnen wird, da ein Überkreuzen einzelner Bondrähte gefahrlos möglich ist. "Optical Shorts" und "Wiresweep" bei den Bonddrähten werden dadurch vermieden.
  • Durch die Verwendung dieser Passivierungen wird verhindert, dass es zu elektrischen Kurzschlüssen zwischen den Verbindungsmitteln, d. h. also zwischen einzelnen Bonddrähten, Lothöckern oder Lotkugeln sowie zwischen einzelnen internen Anschlussflächen kommen kann, wenn die elektrisch und thermisch leitfähige erste Kunststoffmasse aufgebracht wird.
  • Bei der Aufbringung der Passivierung muss lediglich darauf geachtet werden, dass die Masseanschlußflächen auf dem Halbleiterchip und/oder die äusseren Masseanschlüsse frei bleiben, so dass die elektrisch und thermisch leitfähige erste Kunststoffmasse mit diesen elektrisch gut verbunden werden kann.
  • In einer Ausgestaltung der vorliegenden Erfindung ist als elektrisch und thermisch leitfähige erste Kunststoffmasse ein mit Metallpartikeln versehener thermoplastischer Kunststoff vorgesehen. Die Metallpartikel können dabei eine flakeartige, sphärische oder elliptische Gestalt aufweisen.
  • Es ist denkbar, verschiedene Leichtmetalle, beispielsweise Aluminium oder Magnesium, oder aber verschiedene Übergangsmetalle, beispielsweise Kupfer, Zirkonium, Nickel, Eisen oder Kobalt zu verwenden. Die verwendeten Metallarten sollten möglichst eine hohe Absorptionsfähigkeit von α-Strahlung und hochfrequenter elektromagnetischer Strahlung aufweisen.
  • In einer bevorzugten Ausführung der vorliegenden Erfindung weist die Kunststoffmasse eine Zusammensetzung von 90 bis 95 Gewichtsprozent Metallpartikeln, Rest organische Polymerbestandteile auf.
  • In einer weiteren Variante der vorliegenden Erfindung wird ein Metallpulver in eine Thermoplastmatrix eingebracht. Dieses Gemisch wird dann auf den zu häusenden mit der Passivierung versehenen Halbleiterchip aufgebracht und über eine Wärmebehandlung derart verfestigt, dass bei der Wärmebehandlung die organischen Polymeranteile in der Matrix sich verflüchtigen. Das verbleibende Metallpulver wird bei dieser Wärmebehandlung oder in einer sich anschliessenden weiteren Wärmebehandlung zusammengesintert.
  • Ein weiterer Vorteil der Verwendung von diesen mit Metallpartikeln versehenen Kunststoffgehäusemassen ist in der gegenüber konventionellen Kunststoffgehäusemassen stark erhöhten thermischen Leitfähigkeit zu sehen. Durch die sehr hohe thermische Leitfähigkeit dieser "fast" metallischen Gehäuse kann nicht nur der elektromagnetischen "soft error" – Problematik wirksam begegnet werden, sondern auch verschiedenen Wärmeabfuhrproblemen, die bei Halbleiterbauelementen mit hoher Leistungsaufnahme entstehen. Eine Reduktion von Kühlkörpern bzw. Gebläseleistung ist durch die vorliegende Erfindung möglich.
  • Die vorliegende Erfindung wird im Folgenden detailliert anhand eines bevorzugten Ausführungsbeispiels unter Bezugnahme auf die beigefügten Zeichnungen beschrieben.
  • Die 1 zeigt einen seitlichen Querschnitt durch ein Halbleiterbauelement nach der vorliegenden Erfindung.
  • Das in der 1 gezeigte Halbleiterbauelement 1 besteht aus einem Halbleiterchip 2, der eine aktive Oberseite und eine Rückseite aufweist. Die aktive Oberseite ist mit einer elektrischen Anschlussfläche 3 versehen. Die Rückseite bildet eine Masseanschlussfläche 4. Der Halbleiterchip 2 weist eine integrierte Schaltung auf. Das Halbleiterbauelement 1 ist ferner mit einem Gehäuse 5 versehen, das den Halbleiterchip 2 enthält. Des Weiteren ist das Gehäuse 5 mit einem Chipträger 6 mit mehreren äußeren Anschlüssen (nicht gezeigt) und einem äußeren Masseanschluss 13 versehen.
  • Der Halbleiterchip 2 ist mit seiner Rückseite, die eine Masseanschlussfläche 4 aufweist über eine Weichlotverbindung 12 mit einem äußeren Masseanschluss 13 elektrisch verbunden.
  • Des Weiteren ist die elektrische Anschlussfläche 3 über einen Bonddraht 7 mit einem äußeren elektrischen Anschluss 15 elektrisch verbunden.
  • Der Halbleiterchip 2 sowie die auf ihm befindlichen elektrischen Anschlussflächen 3, sind von einem diese elektrisch isolierenden Kunststofffilm 10 umgeben. Der Bonddraht 7 weist eine elektrische Isolation 14 auf.
  • Die elektrische Isolation 14 und der dünne Kunststofffilm 10 bilden zusammen eine den Halbleiterchip 2, dessen elektrische Anschlussflächen 3 sowie die Bonddrähte 7 elektrisch isolierende Passivierung 8. Der von der elektrischen Passivierung 8 umhüllte Halbleiterchip 2 ist mit einer elektrisch und thermisch leitfähigen Kunststoffmasse 9 umhüllt.
  • Diese Kunststoffmasse 9 weist einen hohen Anteil von Metallpartikeln 11 auf. Die Kunststoffmasse 9 ist aufgrund ihres hohen Zusatzes an Metallpartikeln 11 sowohl elektrisch als auch thermisch sehr gut leitfähig. Die Kunststoffmasse 9 ist genau wie der Halbleiterchip 2 mit dem äußeren Masseanschluss 13 elektrisch verbunden.
  • Die mit Metallpartikeln 11 versehene erste Kunststoffmasse 9 bewirkt, dass der Halbleiterchip 2 gegenüber α-Strahlung, β-Strahlung sowie hochfrequenter elektromagnetischer Strahlung elektromagnetisch abgeschirmt ist. Strahlung der genannten Art, die auf das Gehäuse 5 bzw. in die Kunststoffmasse 9 gelangt, wird von dem Gehäuse 5 bzw. der Kunststoffmasse 9 über den Masseanschluss 13 wirksam abgeleitet. Aufgrund dieser elektromagnetischen Abschirmung kann es in dem Halbleiterchip 2 nicht mehr zu "soft error" kommen.
  • Die gezeigte Kunststoffmasse 9 weist Metallpartikel 11 auf, die eine sphärische Gestalt aufweisen. Ferner weist die Kunststoffmasse 9 eine Zusammensetzung aus 90 bis 95 Gewichtsprozent von diesen sphärischen Metallpartikeln auf. Der Rest der Zusammensetzung bilden organische Polymere bzw. andere organische Additive.
  • Der gezeigte Chipträger 6 ist im vorliegenden Fall ein Keramiksubstrat. Es sind jedoch auch Ausführungen vorstellbar, bei denen kein Keramiksubstrat oder ein anderes Substrat verwendet wird, sondern ein konventionelles Leadframe.
    • 1
    Halbleiterbauelement
    2
    Halbleiterchip
    3
    elektrische Anschlussfläche
    4
    Masseanschlussfläche
    5
    Gehäuse
    6
    Chipträger
    7
    Bonddraht
    8
    elektrische Passivierung
    9
    erste Kunsstoffmasse
    10
    Kunstoffilm
    11
    Metallpartikel
    12
    Weichlotverbindung
    13
    äusserer Masseanschluss
    14
    elektrische Isolationsschicht
    15
    äussere elektrische Anschlussfläche

Claims (10)

  1. Halbleiterbauelement (1) mit einer elektromagnetischen Abschirmungsvorrichtung mit – einem Halbleiterchip (2) mit einer darin integrierten Schaltung mit mehreren elektrischen Anschlussflächen (3) und zumindest einer Masseanschlussfläche (4); – einem Gehäuse (5), dass den Halbleiterchip (2) enthält, wobei das Gehäuse (5) einen Chipträger (6) mit mehreren äußeren Anschlüssen und zumindest einem äußeren Masseanschluss (13) umfasst; und – Verbindungsmitteln, mit denen die elektrischen Anschlussflächen (3) und Masseanschlussflächen (4) mit äußeren elektrischen Anschlüssen (15) und äußeren Masseanschlüssen (13) elektrisch verbunden sind, – der Halbleiterchip (2) und die Verbindungsmittel mit einer elektrisch isolierenden Passivierung (8) umhüllt sind und – der so umhüllte Halbleiterchip (2) und die Verbindungsmittel mit einer elektrisch und thermisch leitfähigen ersten Kunststoffmasse (9) umhüllt sind, die das Gehäuse bildet, wobei die erste Kunststoffmasse mit den Masseanschlussflächen (4) und/oder dem äußeren Masseanschluss (13) elektrisch leitend verbunden ist. dadurch gekennzeichnet, dass als Verbindungsmittel Bonddrähte (7) vorgesehen sind, und dass die Bonddrähte (7) mit einer elektrischen Isolationsschicht (14) überzogen sind.
  2. Halbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet, dass als Chipträger ein Leadframe vorgesehen ist.
  3. Halbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet, dass als Chipträger ein Substrat vorgesehen ist.
  4. Halbleiterbauelement nach Anspruch 3, dadurch gekennzeichnet, dass als Chipträger ein Keramiksubstrat vorgesehen ist.
  5. Halbleiterbauelement nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass als Passivierung eine zweite Kunststoffmasse vorgesehen ist.
  6. Halbleiterbauelement nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass als Passivierung (8) ein dünner Kunststofffilm (10) vorgesehen ist.
  7. Halbleiterbauelement nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass als elektrisch und thermisch leitfähige erste Kunststoffmasse (9) ein mit Metallpartikeln (11) versehener thermoplastischer Kunststoff vorgesehen ist.
  8. Halbleiterbauelement nach Anspruch 7, dadurch gekennzeichnet, dass die Metallpartikel (11) eine flockenartige, eine sphärische oder eine elliptische Gestalt aufweisen.
  9. Halbleiterbauelement nach Anspruch 6 oder 8, dadurch gekennzeichnet, dass die erste Kunststoffmasse (9) eine Zusammensetzung aus 90 bis 95 Gewichtsprozent Metallpartikeln aufweist, wobei der Rest aus organischen Polymeren gebildet ist.
  10. Halbleiterbauelement nach Anspruch 9, dadurch gekennzeichnet, dass als erste Kunststoffmasse (9) ein thermoplasti scher Kunststoff vorgesehen ist, der über eine Wärmebehandlung beseitigbar ist, so dass als Gehäuse ein Verbund aus zusammengesinterten Metallpartikeln verbleibt.
DE10332009A 2003-07-14 2003-07-14 Halbleiterbauelement mit elektromagnetischer Abschirmvorrichtung Expired - Fee Related DE10332009B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE10332009A DE10332009B4 (de) 2003-07-14 2003-07-14 Halbleiterbauelement mit elektromagnetischer Abschirmvorrichtung
US10/889,801 US7009288B2 (en) 2003-07-14 2004-07-13 Semiconductor component with electromagnetic shielding device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10332009A DE10332009B4 (de) 2003-07-14 2003-07-14 Halbleiterbauelement mit elektromagnetischer Abschirmvorrichtung

Publications (2)

Publication Number Publication Date
DE10332009A1 DE10332009A1 (de) 2005-02-24
DE10332009B4 true DE10332009B4 (de) 2008-01-31

Family

ID=34088641

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10332009A Expired - Fee Related DE10332009B4 (de) 2003-07-14 2003-07-14 Halbleiterbauelement mit elektromagnetischer Abschirmvorrichtung

Country Status (2)

Country Link
US (1) US7009288B2 (de)
DE (1) DE10332009B4 (de)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050093175A1 (en) * 2003-11-03 2005-05-05 Martin Reiss Arrangement for improving the reliability of semiconductor modules
TWI236109B (en) * 2004-02-26 2005-07-11 Advanced Semiconductor Eng Chip package
DE102004058305B3 (de) * 2004-12-02 2006-05-18 Infineon Technologies Ag Halbleiterbauteil mit einem eine Passivierungsschicht aufweisenden Halbleiterchip sowie Verfahren zur Herstellung desselben
KR100771860B1 (ko) * 2004-12-28 2007-11-01 삼성전자주식회사 솔더볼을 사용하지 않는 반도체 패키지 모듈 및 그 제조방법
TWI267181B (en) * 2005-03-18 2006-11-21 Silicon Integrated Sys Corp Structure and assembly method of IC packaging
DE102005015455B4 (de) 2005-04-04 2021-03-18 Infineon Technologies Ag Kunststoffgehäuse und Halbleiterbauteil mit derartigem Kunststoffgehäuse sowie ein Verfahren zur Herstellung eines Kunststoffgehäuses
DE102005015454B4 (de) * 2005-04-04 2010-02-18 Infineon Technologies Ag Halbleitersensorbauteil mit Hohlraumgehäuse und Sensorchip sowie Verfahren zur Herstellung desselben
US20070200146A1 (en) * 2006-02-28 2007-08-30 Keiji Onishi Electronic device, method for producing the same, and communication apparatus including the same
DE102006033319B4 (de) 2006-07-17 2010-09-30 Infineon Technologies Ag Verfahren zur Herstellung eines Halbleiterbauelements in Halbleiterchipgröße mit einem Halbleiterchip
KR20080023996A (ko) * 2006-09-12 2008-03-17 주식회사 하이닉스반도체 반도체 패키지
KR100766498B1 (ko) * 2006-10-16 2007-10-15 삼성전자주식회사 반도체 패키지 및 그 제조방법
US8999764B2 (en) * 2007-08-10 2015-04-07 International Business Machines Corporation Ionizing radiation blocking in IC chip to reduce soft errors
US8710665B2 (en) 2008-10-06 2014-04-29 Infineon Technologies Ag Electronic component, a semiconductor wafer and a method for producing an electronic component
JP2011054806A (ja) * 2009-09-02 2011-03-17 Renesas Electronics Corp 半導体装置およびその製造方法
KR101739606B1 (ko) 2009-11-17 2017-05-24 에바텍 어드벤스드 테크놀로지스 아크티엔게젤샤프트 기판을 프로세싱하기 위한 방법 및 장치
US8677613B2 (en) 2010-05-20 2014-03-25 International Business Machines Corporation Enhanced modularity in heterogeneous 3D stacks
TW201205745A (en) * 2010-07-23 2012-02-01 Global Unichip Corp Semiconductor packaging structure and the forming method
KR20120119395A (ko) * 2011-04-21 2012-10-31 삼성전자주식회사 발광소자 패키지 및 그 제조방법
US8617927B1 (en) * 2011-11-29 2013-12-31 Hrl Laboratories, Llc Method of mounting electronic chips
US8937376B2 (en) 2012-04-16 2015-01-20 Advanced Semiconductor Engineering, Inc. Semiconductor packages with heat dissipation structures and related methods
US10079160B1 (en) 2013-06-21 2018-09-18 Hrl Laboratories, Llc Surface mount package for semiconductor devices with embedded heat spreaders
TWI524482B (zh) * 2013-12-11 2016-03-01 南茂科技股份有限公司 晶片封裝結構及其製造方法
US10026701B1 (en) * 2014-07-28 2018-07-17 National Technology & Engineering Solutions Of Sandia, Llc Electromagnetic isolation structure
US9385083B1 (en) 2015-05-22 2016-07-05 Hrl Laboratories, Llc Wafer-level die to package and die to die interconnects suspended over integrated heat sinks
US10026672B1 (en) 2015-10-21 2018-07-17 Hrl Laboratories, Llc Recursive metal embedded chip assembly
US9508652B1 (en) 2015-11-24 2016-11-29 Hrl Laboratories, Llc Direct IC-to-package wafer level packaging with integrated thermal heat spreaders
US9836095B1 (en) * 2016-09-30 2017-12-05 Intel Corporation Microelectronic device package electromagnetic shield
US10490511B2 (en) * 2017-06-01 2019-11-26 Mediatek Inc. Microelectronic assembly with electromagnetic shielding
US10950562B1 (en) 2018-11-30 2021-03-16 Hrl Laboratories, Llc Impedance-matched through-wafer transition using integrated heat-spreader technology

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4661837A (en) * 1982-05-28 1987-04-28 Fujitsu Limited Resin-sealed radiation shield for a semiconductor device
WO1999023153A2 (de) * 1997-11-03 1999-05-14 Helmut Kahl Kunststoffmaterial und leitfähiger kunststoffgegenstand
WO1999060627A1 (de) * 1998-05-19 1999-11-25 Siemens Aktiengesellschaft Elektronische baugruppe
US6492194B1 (en) * 1999-10-15 2002-12-10 Thomson-Csf Method for the packaging of electronic components

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07307416A (ja) * 1994-05-12 1995-11-21 Toshiba Corp 半導体チップの実装方法及び半導体デバイス
JP2565300B2 (ja) * 1994-05-31 1996-12-18 日本電気株式会社 半導体装置
JP3207738B2 (ja) * 1996-01-15 2001-09-10 株式会社東芝 樹脂封止型半導体装置及びその製造方法
JP2908330B2 (ja) * 1996-07-16 1999-06-21 九州日本電気株式会社 リードフレーム，半導体装置及び半導体装置の製造方法
US6150193A (en) * 1996-10-31 2000-11-21 Amkor Technology, Inc. RF shielded device
JP3472430B2 (ja) * 1997-03-21 2003-12-02 シャープ株式会社 アンテナ一体化高周波回路
US6020637A (en) * 1997-05-07 2000-02-01 Signetics Kp Co., Ltd. Ball grid array semiconductor package
US6432497B2 (en) * 1997-07-28 2002-08-13 Parker-Hannifin Corporation Double-side thermally conductive adhesive tape for plastic-packaged electronic components
US6696643B2 (en) * 2000-08-01 2004-02-24 Mitsubishi Denki Kabushiki Kaisha Electronic apparatus
JP3645197B2 (ja) * 2001-06-12 2005-05-11 日東電工株式会社 半導体装置およびそれに用いる半導体封止用エポキシ樹脂組成物

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4661837A (en) * 1982-05-28 1987-04-28 Fujitsu Limited Resin-sealed radiation shield for a semiconductor device
WO1999023153A2 (de) * 1997-11-03 1999-05-14 Helmut Kahl Kunststoffmaterial und leitfähiger kunststoffgegenstand
WO1999060627A1 (de) * 1998-05-19 1999-11-25 Siemens Aktiengesellschaft Elektronische baugruppe
US6492194B1 (en) * 1999-10-15 2002-12-10 Thomson-Csf Method for the packaging of electronic components

Also Published As

Publication number Publication date
US7009288B2 (en) 2006-03-07
DE10332009A1 (de) 2005-02-24
US20050077596A1 (en) 2005-04-14

Similar Documents

Publication Publication Date Title
DE10332009B4 (de) Halbleiterbauelement mit elektromagnetischer Abschirmvorrichtung
DE69729673T2 (de) Chipträger und Halbleiteranordnung mit diesem Chipträger
DE19821715B4 (de) Gepacktes integriertes Schaltkreisbauelement und Verfahren zu seiner Herstellung
DE102011053871B4 (de) Multichip-Halbleitergehäuse und deren Zusammenbau
DE102012215438B4 (de) System mit einem High-Power-Chip und einem Low-Power-Chip, das niedrige Verbindungsparasitäten aufweist
DE19904258A1 (de) Halbleitervorrichtung
DE10257707B4 (de) Verfahren zum Herstellen eines gestapelten Chip-Paketes
DE10201781B4 (de) Hochfrequenz-Leistungsbauteil und Hochfrequenz-Leistungsmodul sowie Verfahren zur Herstellung derselben
DE69735157T2 (de) Kugelmatrixmodul
DE10333841B4 (de) Verfahren zur Herstellung eines Nutzens mit in Zeilen und Spalten angeordneten Halbleiterbauteilpositionen und Verfahren zur Herstellung eines Halbleiterbauteils
EP1516372B1 (de) Oberflächenmontierbare lumineszenz- und/oder photo-diode und verfahren zu deren herstellung
DE10234951B4 (de) Verfahren zur Herstellung von Halbleiterschaltungsmodulen
DE102007017641A1 (de) Aushärtung von Schichten am Halbleitermodul mittels elektromagnetischer Felder
DE102007002707A1 (de) System-in Package-Modul
DE2749848A1 (de) Kuehlkoerper fuer integrierte schaltungen
DE2951762A1 (de) Halbleitervorrichtung
DE102004001829A1 (de) Halbleitervorrichtung
DE4424549C2 (de) Verfahren zum Gehäusen eines Leistungshalbleiterbauelements und durch dieses Verfahren hergestelltes Gehäuse
DE112006004099T5 (de) Elektronisches Bauelement und Verfahren zu dessen Herstellung
DE102012104067A1 (de) Integrierte-Schaltung-Gehäuse und Einhäusungsverfahren
DE102004041088B4 (de) Halbleiterbauteil in Flachleitertechnik mit einem Halbleiterchip und Verfahren zu seiner Herstellung
DE102013114938A1 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
DE102018219377A1 (de) Stapeltyp-leistungsmodul und verfahren zum herstellen desselben
DE10238781A1 (de) Halbleitervorrichtung
DE69034069T2 (de) Verfahren zur Verpackung einer Halbleitervorrichtung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee