DE2951762A1 - Halbleitervorrichtung - Google Patents

Halbleitervorrichtung

Info

Publication number
DE2951762A1
DE2951762A1 DE19792951762 DE2951762A DE2951762A1 DE 2951762 A1 DE2951762 A1 DE 2951762A1 DE 19792951762 DE19792951762 DE 19792951762 DE 2951762 A DE2951762 A DE 2951762A DE 2951762 A1 DE2951762 A1 DE 2951762A1
Authority
DE
Germany
Prior art keywords
semiconductor device
tablet
cover
substrate
alpha particles
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19792951762
Other languages
English (en)
Inventor
Kazumichi Mitsusada
Shinji Ohnishi
Kanji Otsuka
Masao Sekibata
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of DE2951762A1 publication Critical patent/DE2951762A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H01L23/556—Protection against radiation, e.g. light or electromagnetic waves against alpha rays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H01L2924/1616—Cavity shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H01L2924/1617—Cavity coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Electromagnetism (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Semiconductor Memories (AREA)
  • Formation Of Insulating Films (AREA)
  • Light Receiving Elements (AREA)

Description

BESCHREIBUNG
Die Erfindung bezieht sich auf eine Halbleitervorrichtung und richtet sich insbesondere auf eine Halbleitervorrichtung, bei der ein Halbleiterelement, das eine Speicherschaltung bildet, eingesiegelt ist.
Im allgemeinen sind die Halbleiterelemente mittels eines Siegelungs- bzw. Kapselungselements, wie etwa ein Keramik-, Glas- oder Kunststoffmaterial (Harz), eingesiegelt bzw. gekapselt. Unter diesen Kapselungselementen (im folgenden als Gehäuse (package) bezeichnet) enthalten die aus Keramikmaterial hergestellten Gehäuse Uran und Thorium in Mengen von mehereren ppm. Wie beispielsweise in "16th Annual Preceedings of 1978 International Reliability Physics Symposium, April 18-20, 1978, San Diego, USA" erwähnt, senden diese Fremdstoffe Alpha-Teilchen aus, die ein fehlerhaftes Arbeiten der Speicherschaltung bewirken. Infolge dieser Tatsache ist die Zuverlässigkeit der Halbleiterelemente oftmals stark vermindert.
Die Analyse des durch Alpha-Teilchen bewirkten fehlerhaften Arbeitens der Speicherschaltung ergab folgendes.
Uran und Thorium setzen bei natürlichem Zerfall Energien im Bereich von 4 bis 9 MeV frei. Die Energieverteilung der durch das Gehäuse ausgesandten Alpha-Teilchen reicht jedoch von 0 bis 9 MeV, da die im Gehäuse erzeugten Alpha-Teilchen mit Molekülen zusammenstoßen, bevor sie die Oberfläche des Materials erreichen.
Die Alpha-Teilchen, die in eine Siliziumtablette (Si-pellet) eingedrungen sind, regen die Elektronen an und verlieren längs ihrer Bahn allmählich ihre Energie. Daher 1st die Reichweite von Alpha-Teilchen in der Substanz umgekehrt proportional zur Dichte der Substanz und proportional zur
030028/0707
Anfangsenergie der Teilchen. In Silizium regen die Alpha-Teilchen Elektronen unter übertragung einer Energie von 3,6 eV an. Ferner hat ein typisches 5 MeV Alpha-Teilchen in Silizium eine Reichweite von 25 μπι. Die im Silizium angeregten Elektronen bewirken die Erzeugung von Löchern, wodurch Elektron-Lochpaare längs der Bahn der Alpha-Teilchen erzeugt werden. Unter der Annahme, daß die Energie der Alpha-Teilchen 5 MeV beträgt, ergibt sich dabei die Anzahl der angeregten Elektronen Ne nach Ne « 5 MeV/3,6 eV = 1,4 · 106 dies entspricht einer Ladungsmenge von 0,22 Picocoulomb. Diese Elektronen diffundieren dann längs des Konzentrationsgradienten und verschwinden unter Rekombination. Wenn jedoch die elektrische Ladung durch die Vorspannung ergänzt wird 5 und verglichen mit der elektrischen Ladungsmenge unter einer Randbedingung in einer Tablette nicht mehr vernachlässigbar ist, kommt es zu einem fehlerhaften Arbeiten der Vorrichtung. Dieses fehlerhafte Arbeiten findet ohne Verschlechterung der physikalischen Eigenschaften des Elements statt und wird daher oftmals "Weichfehler" (soft error) genannt.
Um das fehlerhafte Arbeiten zu verhindern, sollte das Gehäusematerial zu einer so hohen Konzentration gereinigt sein, daß es kein Uran oder Thorium enthält, üblicherweise wird jedoch das Gehäusematerial als zusammengesetztes Material aus mehreren Rohmaterialien hergestellt und kann durch die Herstellungsschritte eingeführte Fremdstoffe enthalten. Es ist daher schwierig, das gesamte Gehäuse unter Verwendung eines Materials herzustellen, das kein Uran oder Thorium enthält. Auch wenn es gelingt, ein solches Material zu erhalten, ist das Gehäuse wegen der hohen Herstellungskosten für die praktische Anwendung nicht geeignet.
030028/078V
Aufgabe der Erfindung ist es daher, eine Halbleitervorrichtung zu schaffen, bei der ein durch Alpha-Teilchen bewirktes fehlerhaftes Arbeiten des Halbleiterelements verhindert ist.
Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß ein Material, welches geringst mögliche Mengen an Uran oder Torium enthält (im folgenden zur Vereinfachung als hochreines Material bezeichnet) bzw. ein Abschirmelement zur Abschirmung der durch das Kapselungelement ausgesandten Alpha-Teilchen nahe der Oberseite des Halbleiterelements vorgesehen ist.
Die Oberseite des Halbleiterelements, auf die hier Bezug genommen ist, stellt eine Hauptfläche nahe dem aktiven Bereich dar, wo im Halbleiterelement durch eine externe Spannung erzeugte Ladungsträger (Elektronen oder Löcher, oder Eletronen und Löcher) aktiv angeregt werden, so daß das Element als aktives Element (Transistor, Diode) oder als passives Element (Kondensator oder dergleichen) arbeitet.
Ausführungsformen der Erfindung werden im folgenden in Verbindung mit der beigefügten Zeichnung beschrieben. Auf dieser ist bzw. sind
Fign. 1 bis 17 Schnittansichten von Halbleitervorrichtungen gemäß einer Anzahl von Ausführungsformen der Erfindung,
Fig. 18 eine Schemadarstellung zur Veranschaulichung
der Erfindung,
Fig. 19 eine Schnittansicht einer Speicherzelle,
Fig. 20 ein Ersatzschaltbild der in Fig. 19 dargestellten Speicherzelle,
030028/0787
Pig. 21 eine Draufsicht einer weiteren Speicherzelle,
Fig. 22 ein Ersatzschaltbild der in Fig. 21 gezeigten
Speicherzelle, und
5
Fig. 23 eine Speicherzellenschaltung eines bipolaren
RAM (Random-Access-Speicher).
BEISPIEL 1;
Fig. 1 zeigt eine Halbleitervorrichtung, bei der ein Trägersubstrat und eine Abdeckung, die ein Gehäuse (package) eines Halbleiterelements (einfach als Tablette (pellet) bezeichnet) bilden, aus einer stark alumlniurnoxidhaltigen Keramik (AI2O3-Anteil von 90 Gewichtsprozent oder mehr) aufgebaut sind.
Das Trägersubstrat 1 weist in der Mitte eine Ausnehmung 3 auf, auf deren Boden 4 die Tablette 2 Ober eine Goldschicht (Au-Schicht) 5 befestigt ist. Auf die Oberseiten von Vorsprüngen 6 des Trägersubstrats 1 sind über ein niedrigschmelzendes Glas (PbO-B2O3~Typ), das bei einer Temperatur von 400 bis 500° C ausreichend schmilzt, nach außen verlaufende Leitungen 8 aus einer Ni(42%)-Fe(58%)-Legierung oder einer Ni(29%)-Co(17%)-Fe(54%)-Legierung zur Anhaftung gebracht. Die Oberseiten der inneren Spitzen der nach außen verlaufenden Leitungen 8 sind nach einem Metallaufdampf- oder Plattierungsverfahren mit Aluminium beschichtet. An die (nicht gezeigten) Bondflecken der Tablette 2 und die inneren Spitzen der nach außen verlaufenden Leitungen 8 ist ein Aluminiumdraht 9 angebondet, so daß die nach außen verlaufenden Leitungen 8 mit den Bondflecken der Tablette 2 elektrisch verbunden sind.
Andererseits ist auf eine Abdeckung 10 in einer zurückgesetzten Bodenfläche ein hochreines Substrat 11 mittels eines geeigneten Haftmittels 5 angeklebt. Das hochreine
030028/0787
Substrat besteht aus einem Siliziumeinkristall einer Dicke von 50 bis 150 μπι mit einem Reinheitsgrad von 99,999% (Fünf-Neuner-Reinheitsgrad) bis 99,99999999% (Zehn-Neuner-Reinheitsgrad) . Das Substratmaterial sollte in einem Maße rein sein, das dem der Siliziumtablette, die den Transistor oder dergleichen hält, vergleichbar ist. Die Dicke des hochreinen Substrats 11 kann abhängig von der Dichte der von der Abdeckung 10 ausgesandten Alpha-Teilchen geringfügig verändert werden, sollte jedoch mehr als 50 μπι betragen. Zur Befestigung des hochreinen Substrats 11 an der Abdeckung 10 wird eine Goldschicht 5 verwendet. Das heißt, das Siliziumsubstrat 11 wird an der zurückgesetzten Bodenfläche der Abdeckung 10 dankdes Eutektikums aus Silizium und Gold zur Anhaftung gebracht. Die der Tablette 2 zugekehrte Oberfläche des Siliziumsubstrats 11 wird mit einem (nicht gezeigten) SiO2-FiIm beschichtet, so daß ein Kurzschluß auch dann nicht entstehen kann, wenn mehrere Aluminiumdrähte 9 die Oberfläche berühren. Auf den Oberflächender Vorsprünge der Abdeckung 10 wird ein niedrigschmelzendes Glas 7 zur Anhaftung gebracht. Die Abdeckung 10 und das Trägersubstrat 1 werden mittels des niedrigschmelzenden Glases 7 miteinander verklebt und so die Tablette 2 vollständig eingesiegelt.
Das hochreine Substrat 11 kann ein beliebiges Material sein, sofern es in einen Zustand gereinigt werden kann, der keine Alphaquellen enthält. Metalle und Isolatoren ergeben gute Resultate.
Beispielsweise kann eine hochreine Aluminiumplatte, deren Oberfläche in einer Dicke von ungefähr 5 μπι anodisch oxidiert ist, thermisch auf der zurückgesetzten Bodenfläche der Abdeckung 10 unter Verwendung von Glas als Haftmittel aufgeklebt werden. Die anodische Oxidation ist dabei nicht notwendig, vorausgesetzt die Aluminiumdrähte 9 lassen in ihrer Höhe einen Abstand bezüglich des hochreinen Substrats
030028/0787
11. Die Aluminiumplatte sollte eine Reinheit von ungefähr 99,999 % (Fünf-Neuner) und eine Dicke von 0,05 mm bis 0,5 mm haben. Außer dem Aluminiumsubstrat kann ein sauersauerstofffreies Kupfersubstrat verwendet werden. Gemäß dem vorgenannten Beispiel 1, bei welchem das hochreine Substrat nur auf der zurückgesetzten Bodenfläche der Abdeckung vorgesehen ist, die der Oberseite der Tablette zugekehrt ist, werden die von der Abdeckung 10 ausgesandten Alpha-Teilchen durch das hochreine Substrat abgeschirmt. Da durch das hochreine Substrat kaum Alpha-Teilchen abgestrahlt werden, kann überdies der Weichfehler in ausreichendem Maße verhindert werden. Die technische Analyse der Gründe ergibt folgendes.
Bei einer Tablette, die in ihrem Oberflächenbereich eine Anzahl von MIS-Transistoren ausbildet, beeinflussen die in einem tiefer als die Tablettenoberfläche (Oberseite) liegenden Teil erzeugten Alpha-Teilchen die aktiven Bereiche, wie Kanalbereiche oder Informationsspeicherbereiche, die auf der Oberfläche der MIS-Transistoren ausgebildet sind, nicht und können vernachlässigt werden.
Dies liegt daran, daß die Reichweite der in die Tablette eingedrungenen Alpha-Teilchen ungefähr 25 bis 50 μπι beträgt. Selbst wenn daher die im Trägersubstrat erzeugten Alpha-Teilchen von der Rückseite (Unterseite) der Tablette in deren Inneres eingedrungen sind, erreichen die Alpha-Teilchen die Kanalbereiche oder die Informationsspeicherbereiche, die auf der Oberseite der Tablette, die üblicherweise eine Dicke von 150 μπι bis 500 μπι hat, ausqebildet sind, nicht.
Daher liegen die Probleme in Verbindung mit Alpha-Quellen eher in den Materialien auf der Oberseite der Tablettenoberfläche.
030028/0787
Zu den über der Tablettenoberfläche liegenden Materialien gehören die Endflächen von nach außen verlaufenden Leitungen, Endflächen des Abdeckungsglases, Seitenflächen des zurückgesetzten Abschnitts der Abdeckung und die Bodenfläche des zurückgesetzten Abschnitts der Abdeckung.
Von diesen hat die Bodenfläche des zurückgesetzten Abschnitts der Abdeckung die größte Ausdehnung in Bezug auf die Oberfläche der Tablette. Daher bilden die von der Bodenfläche des zurückgesetzten Abschnitts der Abdeckung einfallenden Alpha-Teilchen eine Hauptursache für den Weichfehler. Unter den an den vier Flächen des Gehäuses erzeugten Alpha-Teilchen bilden nämlich diejenigen ein Problem, die auf die Oberfläche der Tablette gerichtet sind. Dementsprechend bilden die Raumwinkel dieser Oberflächen in Bezug auf die Oberfläche der Tablette ein Problem. Die Flächenverhältnisse, die man durch Integration der Raumwinkel bis 360° erhält, stellen die Beeinträchtigungsgrade der Alpha-Teilchen für die Tablette dar.
Ferner läßt sich berechnen, daß die zurückgesetzte Bodenfläche der Abdeckung den Bereich bzw. die Fläche mit einem Verhältnis von 0,95 bis 0,995 bezogen auf die Seitenflächen des zurückgesetzten Abschnitts der Abdeckung einnimmt. Dies ist ein bekannter Wert, der durch die Abmessungen bestimmt ist.
Ferner nimmt die Bodenfläche der Abdeckung die Fläche mit einem Verhältnis von 0,90 bis 0,99 bezogen auf das Abdeckungsglas (niedrigschmelzendes Glas) ein.
Andererseits ist die Emission von Alpha-Teilchen abhängig von den Materialien unterschiedlich. Tabelle 1 zeigt Beispiele für die Werte.
030028/0787
TABELLE
Strahlungsquelle Hauptmaterial Produkt Anzahl abgestrahlter
Alpha-Teilchen fcm"a -h"1)
Trägersubstrat
und Abdeckung		 stark aluminium-
oxidhaltige Kera
mik (Al2O3-Gehalt
90 Gew.-% oder mehr)		 A 0,51
nledrigerweich-
endes Glas		 PbO-B^-Typ
(PbO-Gehalt größer
als 60 Gew.-%		 B 0,20
Nach außen ver
laufende Leitung		 Ni(29%)-Co(17%)-Fe
(54%)-Legierung		 C 4,00
Einsiegelungs-
teil und Ein-
siegelungsab-
schnltt		 Ni(42%)-Ete(58%)-
Legierung		 D 20,00
Epoxyharz
(Säureanhydrid-
hartung)		 E 3.20
Keramikoberfläche
eines geschichtet
aufgebauten Kera
mikgehäuses (AI2O3-
Gehalt größer als
90 Gew.-%)		 F 2,00
Keramikoberfläche
und mit Wolf ram
metallisierte Ober
fläche eines ge
schichtet aufge
bauten Keramikge
häuses (AloOo-Ge-
halt größer als
90 Gew.-%)		 G 0,20
H 0,20
I 0,20
J 1,20
K 0,05
L 2,00
030028/0787
Wie aus Tabelle 1 ersichtlich, hängt die Strahlungsmenge für Alpha-Teilchen stark vom Produkt ab. Hinsichtlich einer Halbleitervorrichtung, die aus einer Abdeckung aus einem Produkt B, das Alpha-Teilchen in Minimalmengen (0,20/cma *h) abstrahlt, und einem Abdeckungsglas aus einem Produkt F (2,0/cma*h) besteht, ist die Gesamtmenge von die Tablettenoberfläche beeinflussenden Alpha-Teilchen, wenn die auf den Flächen beruhenden Beeinflussungsgrade betrachtet werden, gegeben durch
0,20·(0,90 bis 0,99) + 2,0·(0,1 bis 0,01) = 0,38 bis 0,218/cm2-h.
Dabei haben die Endflächen der nach außen führenden Leitungen, die die Tablettenoberflächen beeinflussen, sehr geringe Größen und strahlen Alpha-Teilchen, wie in Tabelle gezeigt, nur in einer geringen Menge von 0,20/cma*h ab, weshalb sie außer Betracht bleiben. Wenn die nach außen führenden Leitungen an Stellen unter der Oberseite der Tablette vorliegen, können die von den Endflächen der Leitungen abgestrahlten Alpha-Teilchen vollständig vernachlässigt werden.
Wenn das hochgereinigte bzw. hochreine Substrat, das nahezu keine Alphaquellen enthält, im zurückgesetzten Abschnitt der Abdeckung vorgesehen wird, ist die Gesamtmenge an Alpha-Strahlung allein durch den zweiten Ausdruck auf der linken Seite gegeben, d.h. sie beträgt 0,2 bis 0,02/cma*h. Daher sind die Alpha-Quellen auf die Hälfte bis 1/10 derjenigen des Falles reduziert, in dem das hochreine Material in den zurückgesetzten Abschnitten der Abdeckung nicht vorgesehen ist.
30
BEISPIEL 2;
Fig. 2 zeigt eine Halbleitervorrichtung, die ein Trägersubstrat und eine Abdeckung aufweist, die in gleicher Weise wie in Beispiel 1 aus einer stark aluminiumoxidhalti-
030028/0787
gen Keramik hergestellt sind. Gemäß Fig. 2 ist ein hochreines Material 12, welches bei einer Nachbehandlung, wie einer Härtung, aus dem flüssigen Zustand gelatiniert oder verfestigt, auf der zurückgesetzten Bodenfläche der Abdeckung 10 zur Anhaftung gebracht, anstatt ein hochreines Material zu verwenden, das in die Form eines Substrats gebracht worden ist. Konkrete Beispiele für das hochreine Material 12 sind Silikonkautschuk, Polyimidharz, Polyimidisoindol-chinazolin-dion-harz und dergleichen. Wenn ein solches hochreines Material verwendet wird, lassen sich Wirkungen ähnlich denjenigen aus Beispiel 1 erreichen und gleichzeitig kann das Herstellungsverfahren vereinfacht werden.
BEISPIEL 3;
Das Verfahren, das das hochreine Substrat 11 bzw. das hochreine Material 12 allein auf der Bodenfläche des zurückgesetzten Abschnitts der Abdeckung 10 schafft, kann die Effekte der Alpha-Teilchen auf die Tablettenoberfläche auf die Hälfte bis 1/10 herabdrücken. Um diese Effekte weiter zu vermindern, kann eine Halbleitervorrichtung mit dem in Fig. 3 gezeigten Aufbau vorgesehen sein.
Gemäß dem Aufbau der Fig. 3 wird das hochreine Substrat in die Nähe der wirksamen Oberflächen bzw. aktiven Bereiche der Tablette 10 gebracht, so daß ein Einfallsraumwinkel, der einen Einfall der Strahlung durch die Seitenflächen erlaubt, minimalisiert ist. Bei der in Fig. 3 gezeigten Halbleitervorrichtung sind die aktiven Bereiche der Tablette innerhalb der Elektrodenanschlüsse angeordnet, ist der den Elektroden zu gekehrte innere Abschnitt der Abdeckung 10 vorspringend vorgesehen, .ist das hochreine Substrat 11 in der gleichen Weise wie in Beispiel 1 auf den Vorsprung 12 geklebt und ist die Vorrichtung nach einem üblichen Verfahren versiegelt. Die Aluminiumdrähte 9 sind dabei an
030028/0787
Stellen wie der Vorsprung 13 vorgesehen und werden durch diesen nicht gequetscht. Die aktiven Bereiche der so eingesiegelten Tablette liegen unter Aufrechterhaltung eines kleinen Zwischenraums dem hochreinen Substrat 11 gegenüber. Dadurch ist der Raumwinkel, der einen Durchtritt der Alpha-Teilchen durch den Zwischenraum gestattet, stark vermindert.
Mit obigem Aufbau sind die Alpha-Quellen, die die Tablettenoberfläche beeinträchtigen auf ungefähr 1/5 bis 1/20 vermindert. Ferner werden nach diesem Beispiel ausreichende Effekte schon durch ein hochreines Substrat 11 erreicht, das kleiner als dasjenige des Beispiels 1 ist, so daß sich die Vorrichtung billig gewinnen läßt.
BEISPIEL 4:
Fig. 4 zeigt eine Halbleitervorrichtung, bei der ein auf dem hochreinen Substrat 11 vorgesehener Vorsprung 14 so nahe wie möglich am aktiven Bereich der Tablette 2 angeordnet ist. Falls ein Siliziumsubstrat als das hochreine Substrat 11 verwendet wird, ist es schwierig, den Vorsprung zu bearbeiten. Man erhält daher ein geeignetes hochreines Substrat durch Ziehen von hochreinem Aluminium zur Ausbildung eines Vorsprungs, wobei die der Tablette 2 gegenüberliegende Fläche des Substrats mit einem hochreinen isolierenden Material beschichtet wird, um einen Kurzschluß der Aluminiumdrähte 9 zu verhindern. Ferner kann das Substrat als hochreines isolierendes Substrat aufgebaut sein. Ein Quarzsubstrat oder ein Substrat aus einer stark aluminiumoxidhaltigen Keramik wird als isolierende Substanz verwendet.
Gemäß der in Fig. 4 dargestellten Halbleitervorrichtung sind andere Abschnitte als der Vorsprung 14 ebenfalls aus hochreinem Material hergestellt und machen es möglich zu verhindern, daß Alpha-Teilchen über die von dem Vorsprung 14 verschiedenen Seitenflächen der Abdeckung aus einem tiefen
030028/0787
Einfallswinkel eintreten, was ein bei der Halbleitervorrichtung der Fig. 3 noch vorliegendes Problem war.
Folglich sind die Alpha-Quellen, die die Tablettenoberflächen beeinträchtigen, auf 1/5 bis 1/50 reduziert. Ferner mäßigt das Aluminiumsubstrat 11 mit einer Dicke von weniger als 0,1 mm infolge seiner plastischen Verformung die mechanische Spannung, selbst wenn es mit der Tablette 2 in Berührung gebracht wird. Daher kann der Zwischenraum zwischen dem Aluminiumsubstrat 11 und der Tablette 2 so gewählt werden, daß er zwischen Null und 5 μπι liegt. In diesem Fall ist daher zu erwarten, daß die Alpha-Teilchen auf 1/10 bis 1/1000 reduziert werden können. Ein Aluminiumsubstrat 11 mit einer Dicke von 40 μπι ist für eine Abschirmung der Alpha-Teilchen ausreichend.
BEISPIEL 5t
Fig. 5 zeigt eine Halbleitervorrichtung mit einem Keramikschichtaufbau für das Gehäuse, der gewonnen ist, indem mehrere Plättchen aus Grünkeramik (ungesinterter Keramik) nach Metallisierung mit Wolfram oder Molybdän schichtweise zusammengefügt und zu einer einheitlichen Struktur zusammengesintert werden.
In Fig. 5 ist die Oberfläche der freiliegenden metallisierten Schicht 15 mit Nickel und Gold plattiert.
Die Tablette 2 ist an der zurückgesetzten Bodenfläche des Trägersubstrats befestigt. Die (nicht gezeigten) Elektrodenanschlüsse der Tablette 2 sind über Aluminiumdrähte 9 mit der metallisierten Schicht 15 verbunden, die an den VorSprüngen 16 des Trägersubstrats 1 freiliegt.
Der Rand der Abdeckung 17 aus einer Ni (29%)-Co(17%)-Fe(54%) Legierung ist an der obersten metallisierten Schicht 15* über eine ringartige dünne Platte 18 verbunden. Das heißt, die Abdeckung 17 wird auf dem Trägersubstrat 1, üblicherweise,
030028/0787
durch ein Ringschweißverfahren angebracht, wodurch die Tablette 2 vollständig eingesiegelt wird. Die nach außen verlaufenden Leitungen 8 sind an der Schicht 15 zur Anhaftung gebracht, die bis auf die Unterseite des Trägersubstrats 1 metallisiert ist. Hier ist die Tatsache zu beachten, daß das Siliziumsubstrat 11 nach dem gleichen Grundgedanken wie in Beispiel 1 über eine Goldschicht 5 auf der Innenseite der Abdeckung 17 zur Anhaftung gebracht ist. Das heißt, die von der Abdeckung 17 abgestrahlten Alpha-Teilchen werden durch das Siliziumsubstrat 11 abgeschirmt und daran gehindert, die aktiven Bereiche der Tablette 2 zu erreichen. Ferner dient, wie aus Fig. 5 deutlich wird, das über die Siegelungsfläche 19 der Abdeckung 17 vorspringende SiIiziumsubstrat 11 auch dazu, beim Aufsetzen der Abdeckung 17 deren richtige Anordnung in Bezug auf das Trägersubstrat 1 zu erleichtern.
BEISPIEL 6:
Wie in Fig. 6 gezeigt, verwendet eine Halbleitervorrichtung mit einem Gehäuse aus einem Keramikschichtaufbau ein hochreines Material wie das von Beispiel 2, das auf der Innenseite der Abdeckung 17 zur Anhaftung gebracht ist.
BEISPIEL 7:
Wie in Fig. 7 gezeigt, weist eine Halbleitervorrichtung mit einem Gehäuse aus einem Keramikschichtaufbau einen auf der Abdeckung 17 ausgebildeten Vorsprung 19 auf, um nach den gleichen Grundgedanken wie in den Beispielen 3 und 4 an den aktiven Bereich der Tablette 2 heranzurücken. Ferner ist bei dieser Halbleitervorrichtung das hochreine Material 12 wie in Beispiel 2 auf der Innenseite der Abdeckung 17 zur Anhaftung gebracht.
030028/0787
29S17G2
BEISPIEL 8:
Wie in Fig. 8 gezeigt, weist eine Halbleitervorrichtung mit einem Gehäuse aus einem Keramikschichtaufbau eine Abdeckung 20 aus einem hochreinen Material, bestehend aus Silizium oder Aluminium, und einen auf der Abdeckung 20 ausgebildeten Vorsprung 21 auf, der dazu dient, Einflüsse von von den Seitenflächen des Trägersubstrats 1 abgestrahlten Alpha-Teilchen zu verhindern.
BEISPIEL 9:
Wie in Fig. 9 gezeigt, weist eine Halbleitervorrichtung die wirksame Fläche der Tablette 2 in einer Lage auf, die etora gleich hoch wie oder ausreichend höher als die Oberfläche der obersten metallisierten Schicht 15' des Träger-Substrats 1 liegt. Zu diesem Zweck ist es wünschenswert, einen mehrschichtigen gedruckten Keramikgehäuseaufbau zu verwenden, den man erhält, indem man abwechselnd eine metallisierte Paste und eine Keramikpaste auf das Grünkeramikplättchen (ungesintertes Keramikplättchen) aufdruckt und eine Sinterung zu einer einheitlichen Struktur folgen läßt, anstatt den vorerwähnten Schichtkeramikgehäuseaufbau zu verwenden. Es wird eine Abdeckuna 20 aus einem hochreinen Material, die entgegengesetzt zu der des Beispiels 7 nach außen vorspringt, verwendet.
Mit diesem Aufbau ist es möglich, die Einstrahlung von Alpha-Teilchen von den Seitenflächen des Trägersubstrats auf die effektive Fläche der Tablette 2 vollständig zu verhindern .
BEISPIEL 10:
In Beispiel 10 können die Alpha-Teilchen, die die Oberfläche der Tablette 2 beeinträchtigen, vermindert werden, wenn eine Abdeckung verwendet wird, die mit hochreinem Material abgedeckte zurückgesetzte Seitenflächen aufweist
030028/0787
(siehe Fig. 10), oder eine Abdeckung, die gänzlich aus hochreinem Material besteht (nicht gezeigt). Ferner lassen sich stark gesteigerte Wirkungen hinsichtlich einer Verhinderung von Alpha-Teilchen erzielen, wenn die Halbleitervorrichtung in der in Fig. 11 gezeigten Weise unter Verwendung der oben genannten Abdeckung 10 und eines Trägersubstrats 1 aufgebaut ist, dessen Fläche zum Festmachen der Tablette 2 nicht zurückgesetzt ist.
Das heißt, die Oberseite der Tablette 2 sitzt, basierend auf dem gleichen Gedanken wie in Beispiel 9, höher als das untere Ende der aus hochreinem Material bestehenden Abdeckung 11. Daher deckt das hochreine Material die obere Fläche der Tablette über den gesamten Einfallsraumwinkel der Alpha-Teilchen ab, so daß die Menge an Alpha-Teilchen auf 1/1000 bis 1/1*1O6 vermindert ist, wenn sie auch abhängig von der vom hochreinen Material abgestrahlten Alpha-Teilchen unterschiedlich ist.
Bei der Halbleitervorrichtung dieses Beispiels ist der Aufbau so gewählt, daß die Alpha-Teilchen selbst dann nicht auf die wirksame Oberfläche der Tablette einfallen, wenn die Abdeckung verformt ist. Das unten erwähnte Beispiel hat jedoch noch andere Vorteile unter einem anderen Gesichtspunkt, d.h., das hochreine Material wird auf die Oberseite der Tablette geklebt, um mit den Alpha-Teilchen vollständig fertig zu werden.
BEISPIEL 11:
Silizium wird als Grundlage für die Tablette verwendet. Es wird also wie in Beispiel 1 ein Siliziumsubstrat 11 als hochreines Substrat verwendet und dieses auf den aktiven Bereich der Tablette 2 unter Verwendung eines Haftmittels 22, wie Borglas, Phosphosilikatglas (PSG-FiIm) oder Polyimidharz, geklebt und damit die in Fig. 12 gezeigte Halbleitervorrichtung aufgebaut. Natürlich müssen
030028/0787
dabei das Borglas, der PSG-FiIm oder das Polyimidharz hochreine Materialien sein. Vorzugsweise sollte die Oberfläche des Siliziumsubstrats 11 mit SiO2 behandelt werden.
BEISPIEL 12:
Fig. 13 zeigt eine Halbleitervorrichtung, die eine Abwandlung des Beispiels 11 ist. Gemäß Fig. 13 weist das hochreine Substrat 11 Bondflecken 23 auf, auf die die Aluminiumdrähte 9 gebondet werden. Die Bondflecken 23 sind mit den Anschlüssen der Tablette über metallisierte Schichten 24 in Durchgangsbohrungen des hochreinen Substrats 11 und metallene Köntaktwarzen 25 verbunden. Mit den Bondflecken 23 sind Aluminiumdrähte 9 verbunden, die die elektrische Verbindung zu den nach außen verlaufenden Leitungen 8 herstellen. Obiger Aufbau ist von Wirksamkeit, wenn sich der aktive Bereich bis nahe an die Anschlüsse der Tablette erstreckt.
Das in diesem Beispiel verwendete hochreine Material kann natürlich ein isolierendes Material sein.
BEISPIEL 13;
Fig. 14 zeigt eine Halbleitervorrichtung eines nach unten gekehrten Aufbaus, bei dem der aktive Bereich der Tablette der Oberfläche des Trägersubstrats zugekehrt ist, wobei keine Aluminiumdrähte verwendet werden und die elektrischen Anschlüsse mit der metallisierten Schicht des Trägersubstrats über metallene Anschlußwarzen verbunden sind. Wie dargestellt, ist das hochreine Material zwischen dem aktiven Bereich der Tablette 2 und dem Trägersubstrat 1 vorgesehen. Die elektrische Verbindung zwischen den Anschlüssen der Tablette 2 und der metallisierten (Verdrahtungs-)Schicht 15 des Trägersubstrats 1 wird in der gleichen Weise wie in Beispiel 12 erreicht.
030028/0787
— on —
Das heißt, die elektrische Verbindung geschieht über eine in Durchgangsbohrungen des hochreinen Substrats 11 ausgebildete metallisierte Schicht 24 und die metallenen Anschlußwarzen 25.
Das folgende Beispiel ist dazu eingerichtet, den Einfall von Alpha-Teilchen durch Verwendung einer Gruppierung aus einer Mehrzahl von Tabletten zu verhindern.
BEISPIEL 14:
Wie in Fig. 15 gezeigt, wird ein Keramik-Trägersubstrat 27 mit einer nach unten gekehrt angebondeten Tablette 26 als Abdeckung verwendet. Die Tablette 26 wird dazu verwendet, den Einfall von Alpha-Teilchen auf den aktiven Bereich der Tablette 2 zu verhindern.
Dabei sollte die Tablette 26 eine Anzahl von Transistoren integriert aufweisen, deren Arbeiten durch die Alpha-Teilchen nicht beeinträchtigt wird. Beispielsweise sollte eine Tablette vorgesehen werden, die Transistoren enthält, die eine periphere Schaltung des Speichers bilden. Um vollständige Luftdichtigkeit zu erreichen, ist zwischen der Abdeckung bzw. dem Keramik-Trägersubstrat 27 und dem Trägersubstrat 1 ein Harz 28 aufgetragen.
BEISPIEL 15:
Wie in Fig. 16 dargestellt, lassen sich Wirkungen der vom Gehäuse 29 abgestrahlten Alpha-Teilchen vermeiden, wenn die Tabletten 2 einander zugekehrt nach der Gesichtnach-unten-Bondung unter Verwendung beider Flächen eines Leitungsrahmens 8 angebracht werden, wenngleich allerdings die Tabletten in gewissem Maße durch die Alpha-Teilchen beeinträchtigt werden können, die von ihnen selber ausgesandt werden. Das Gehäuse 29 ist aus einem aushärtbaren Harz hergestellt, welches durch Preßspritzformung ausgebildet ist.
030028/0787
Dabei kann die Tablette auf der einen Seite einfach ein Siliziumsubstrat ohne darauf ausgebildetem Transistor aber mit einem auf der der anderen Tablette zugekehrten Oberfläche ausgebildeten isolierenden Film sein. Gemäß den vorstehenden verschiedenen Ausführungsformen der Erfindung ist ein fehlerhaftes Arbeiten der Tablette dadurch verhindert, daß ein hochreines Material vorgesehen ist, die Form des Gehäuses selbst abgewandelt ist oder die Lage der wirksamen Oberfläche bzw. des aktiven Bereichs der Tablette so festgelegt ist, daß die wirksame Oberfläche der Tablette weniger durch die Alpha-Teilchen beeinträchtigt wird.
Ferner wird nach den verschiedenen oben erwähnten Ausführungsformen der Erfindung das hochreine Material nicht direkt an die effektive Oberfläche der Tablette geheftet, sondern ein Zwischenraum zwischen dem hochreinen Material und der effektiven Oberfläche der Tablette vorgesehen. Folglich ist auch verhindert, daß die elektrischen Eigenschaften des Halbleiterelements durch das hochreine Material selbst beeinträchtigt werden.
Es ist jedoch zulässig, eine Kombination aus dem hochreinen Substrat, etwa dem Siliziumsubstrat 11, und dem hochreinen Polyimidharz 12 auf die effektive Oberfläche der Tablette 2 zur Anhaftung zu bringen, wie dies in Fig. 17 dargestellt ist. In diesem Fall wird das Polyimidharz 12 nur für das Anbringen bzw. Ankleben des Siliziumsubstrats 11 verwendet und braucht nicht dick aufgeschichtet zu sein. Dadurch werden die elektrischen Eigenschaften des Halbleiterelements weniger durch das PoIyimidharz 12 beeinträchtigt. Dabei sollte die Oberfläche des Siliziumsubstrats 11 wünschenswerterweise oxidiert sein, um einen Kurzschluß bei Berührung mit den Aluminiumdrähten 9 zu vermeiden. Wenn allerdings eine hochreine
030028/0787
isolierende Substanz als Substratmaterial verwendet wird, erübrigt sich eine Oxidationsbehandlung.
Der in den obigen Beispielen erwähnte Einfallsraumwinkel bezieht sich auf einen Winkel Θ, wie er in Fig. 18 S dargestellt ist. Ein flacher Einfallsraumwinkel bedeutet, daß der Winkel θ klein ist, während ein tiefer Einfallsraumwinkel bedeutet, daß der Winkel θ groß ist.
In Fig. 18 bezeichnet 30 die Einfallsbahn der Alpha-Teilchen, 31 eine auf der Oberfläche der Tablette 2 ausgebildete Schutzbeschichtung, die beispielsweise aus einem SiO-FiIm besteht. Wie aus Fig. 18 deutlich wird, lassen sich die einfallenden Alpha-Teilchen, die die Oberfläche der Tablette beeinträchtigen durch Einstellung der Dicke der Schutzbeschichtung 31 der Tablette 2 oder durch Steuerung der Dicke bzw. Fläche des die Alpha-Teilchen abschirmenden hochreinen Materials 11 vermindern.
Gemäß den in den verschiedenen vorigen Beispielen dargestellten Halbleitervorrichtungen sind Stücke einer hochreinen Substanz so angeordnet, daß sie den Einfall der Alpha-Teilchen auf das Halbleiterelement verhindern. Die Erfindung läßt sich leicht auch auf von denen der Beispiele 14 und 15 verschiedene Mehrchip-Gehäuse anwenden. Die Erfindung kann mit Erfolg auf Tabletten angewandt werden, die einen dynamischen RAM (Random-Access-Speicher) oder einen statischen RAM ausbilden, die aus einer Vielzahl von Isolierschicht-Feldeffekttransistoren bestehen, welche es mit Signalen so kleiner elektrischer Größen zu tun haben, daß sie durch die Alpha-Teilchen gestört werden könnten.
Fig. 19 zeigt einen Speicherzellenaufbau in einer den oben erwähnten dynamischen RAM bildenden Tablette und Fig. 20 ein Ersatzschaltbild der Speicherzelle.
030028/0787
In Fig. 19 bezeichnet 30 ein p-Siliziumsubstrat mit einer dicken Feld-SiC^-Beschichtung 31. In der öffnung des SiO2-FiImS 31 ist ein dünner SiO2-FiIm 31A ausgebildet. 32 bezeichnet einen N+-Diffusionsbereich, 33 eine erste niederohmige Schicht aus polykristallinem Silizium/ 34 eine zwischen den Schichten ausgebildete Isolationsbeschichtung aus Phosphosilikatglas, 35 eine zweite niederohmige Schicht aus polykristallinem Silizium, und 36 eine aus Phosphosilikatglas aufgebaute Passivierungsbeschichtung.
Die auf der SiO2-Beschichtung 31A ausgebildete zweite polykristalline Siliziumschicht 35 dient als die in Fig. 20 gezeigte Wortleitung W und als Gate-Elektrode eines N-Kanal-MOS-(Metall-Oxid-Halbleiter-)Transistors Q. Der N+-Bereich 32 dient als die in Fig. 20 gezeigte Bit- bzw. Ziffernleitung DG. Eine Fläche 3OA des Substrats, die dem Drainbereich des Transistors Q entspricht, bildet zusammen mit einem Abschnitt der ersten polykristallinen Siliziumschicht 33, der auf der Fläche 3OA über die SiO2-Beschichtung 31A ausgebildet ist, den in Fig. 20 gezeigten Kondensator C zur Speicherung von Information. Die polykristalline Siliziumschicht 33 ist ferner mit der in Fig. 20 gezeigten Spannungsversorgung V verbunden. Das Einschreiben von Informationsladung in den Kondensator C oder das Auslesen von Informationsladung aus dem Kondensator C wird durch die Schaltfunktion des Transistors Q gesteuert.
Die so aufgebauten Speicherzellen sind zum Aufbau des RAM in größerer Zahl in den Halbleiterchips ausgebildet. Die Integrationsdichte nimmt mit einer Zunahme der Speicherkapazität des RAM zu, wobei die Zellengröße abnimmt. Daher ist bei einem dynamischen MOS-RAM mit einer Speicherkapazität von mehr als 16 K Bit die Kapa-
030028/0787
zität des Kondensators C sehr klein, so daß die gespeicherte Information leicht durch die Elektron-Lochpaare umgekehrt werden kann, die durch die auf die Fläche 3OA des Substrats einfallenden Alpha-Teilchen gebildet werden, was die Ursache für den sogenannten Weichfehler ist.
Dieser erwähnte Weichfehler läßt sich vermeiden, wenn die Erfindung auf den dynamischen RAM angewandt wird.
Fig. 21 ist eine Draufsicht der Speicherzelle in der Tablette, die den oben erwähnten statischen RAM bildet, und Fig. 22 zeigt ein Ersatzschaltbild der Speicherzelle.
In Fig. 21 sind die mit gestrichelten Linien umrandeten Bereiche 41, 42, 43, 44 und 45 im Halbleitersubstrat 40 ausgebildete Diffusionsbereiche. Auf der auf der Oberfläche des Halbleitersubstrats 40 ausgebildeten Isolationsschicht sind eine Spannungsversorgungsleitung VL und eine Wortleitung WL aus einer polykristallinen Siliziumschicht ausgebildet. Dabei bezeichnen Q1, Q2 1 Q3 und Q4 N-Kanal-MOS-Transistoren, und R1 und R2 Lastwiderstände, die durch Erhöhung des Widerstandswerts von Abschnitten der Spannungsversorgungsleitung VL ausgebildet sind. Bitleitungen b, b und eine Masseleitung G in Fig. 22 sind aus einer Aluminiumschicht aufgebaut und auf der Isolationsschicht auf der Oberfläche des Halbleitersubstrats 40 so ausgebildet, daß sie die Spannungsversorgungsleitung VL und die Wortleitung WL kreuzen.
Selbst im Falle eines statischen RAM bewirkt die Einstrahlung von Alpha-Teilchen auf den Punkt A oder B der Fig. 22 eine Umkehr des Arbeitszustandes (Durchlaß oder Sperr) der Transistoren Q1 und Q2· Auch ein solcher Weichfehler läßt sich jedoch durch Anwendung der Erfindung mit Erfolg verhindern.
030028/0787
Fig. 23 zeigt eine Speicherzellenschaltung eines biplaren RAM in emittergekoppelter Logik, auf die die Erfindung angewandt ist. Die in Fig. 23 dargestellte Speicherzelle bildet ein auf Multiemittertransistoren Q-], Q2 und Widerständen R-j, R2 beruhendes Flip-Flop.
Vqq bezeichnet eine Spannungsversorgung, AD eine Adressenleitung, 'und D und D Datenleitungen. Selbst bei einem auf obigem Speicherzellenaufbau beruhenden bipolaren RAM mit großer Kapazität und hohem Integrationsgrad bewirken die durch Einstrahlung von Alpha-Teilchen erzeugten Elektron-Lochpaaren eine Umkehr des Zustande des Flip-Flop, was zu einem Auftreten des Weichfehlers führt.
Auch ein solcher Weichfehler läßt sich durch An-Wendung der Erfindung mit Erfolg verhindern.
Ki/fg
030028/0787
L e e r s e i t e

Claims (10)

PATENTANWÄLTE SCHIFF ν. FÜNER STREHL SCHÜ EGL-HOFT EB3INGHAUS FINCK MARIAHILFPLATZ 2*3, MÖNCHEN ΘΟ POSTADRESSE: POSTFACH 95 0160. D-8OOO MÖNCHEN 95 HITACHI, LTD. 21. Dezember 1979 DEA-25 057 Halbleitervorrichtung PATENTANSPRÜCHE
1. Halbleitervorrichtung, bei welcher ein Halbleiterelement durch ein Einsiegelungselement eingesiegelt ist, dadurch gekennzeichnet , daß ein Abschirmungsteil (11, 21) zur Abschirmung von durch das Einsiegelungselement abgestrahlten Alpha-Teilchen vorgesehen ist und daß das Abschirmungselement auf einer Hauptfläche in der Nähe des aktiven Bereichs des Halbleiterelements (2) vorgesehen ist.
030028/07Ö7
INSPECTED
2. Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet , daß das Abschirmungselement ein Siliziumteil ist.
3. Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet , daß das Abschirmungselement aus einer Aluminiumplatte mit einer Reinheit von 99,999 Prozent besteht.
4. Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet , daß das Abschirmungselement (21) einen Teil des Einsiegelungselements zur Einsiegelung des Halbleiterelements (2) ist.
5. Halbleitervorrichtung nach Anspruch 4, dadurch gekennzeichnet , daß das Abschirmungselement (21) aus einer Aluminiumplatte mit einer Reinheit von 99,999 Prozent besteht.
6. Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet , daß das Einsiegelungselement aus einem Trägersubstrat (1) und einer Abdeckung (10) besteht, die beide einen zurückgesetzten Abschnitt und Vorsprünge aufweisen, und daß das Trägersubstrat und die Vorsprünge der Abdeckung innig aneinander zur Anhaftung gebracht sind.
030028/0787
— 3 —
7. Halbleitervorrichtung nach Anspruch 6, dadurch gekennzeic h η e t , daß das Abschirmungselement (11) im zurückgesetzten Abschnitt der Abdeckung (10) vorgesehen ist.
8. Halbleitervorrichtung nach Anspruch 7, dadurch gekennzeichnet , daß das Abschirmungselement (11) ein Siliziumteil ist.
9. Halbleitervorrichtung nach Anspruch 7, dadurch gekennzeichnet , daß das Abschirmungselement (11) eine Aluminiumplatte mit einer Reinheit von 99,999 Prozent ist.
10. Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet , daß Transistoren (Q), die eine Speicherschaltung aufbauen, im Halbleiterelement (2) ausgebildet sind.
030028/0787
DE19792951762 1978-12-27 1979-12-21 Halbleitervorrichtung Withdrawn DE2951762A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15983178A JPS5588356A (en) 1978-12-27 1978-12-27 Semiconductor device

Publications (1)

Publication Number Publication Date
DE2951762A1 true DE2951762A1 (de) 1980-07-10

Family

ID=15702194

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19792951762 Withdrawn DE2951762A1 (de) 1978-12-27 1979-12-21 Halbleitervorrichtung

Country Status (7)

Country Link
US (1) US4541003A (de)
JP (1) JPS5588356A (de)
DE (1) DE2951762A1 (de)
GB (1) GB2039145B (de)
HK (1) HK35885A (de)
MY (1) MY8500665A (de)
SG (1) SG41284G (de)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3002343A1 (de) * 1979-01-23 1980-07-31 Nippon Electric Co Integrierte halbleiterschaltung, speziell aus igfets
EP0028490A1 (de) * 1979-11-02 1981-05-13 BURROUGHS CORPORATION (a Michigan corporation) Integrierte Schaltung mit alpha-Strahlungsabschirmmitteln
DE3100303A1 (de) * 1980-01-09 1981-11-26 Hitachi Chemical Co., Ltd., Tokyo Halbleiterspeichereinrichtung und verfahren zum herstellen derselben
DE3027175A1 (de) * 1980-07-17 1982-02-11 Siemens AG, 1000 Berlin und 8000 München Anordnung zur verringerung der strahlungsempfindlichkeit von in integrierter mos-schaltkreistechnik ausgefuehrten speicherzellen
WO2000041240A1 (de) * 1998-12-30 2000-07-13 Infineon Technologies Ag Vertikal integrierte schaltungsanordnung

Families Citing this family (155)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5599153U (de) * 1978-12-28 1980-07-10
JPS5591145A (en) * 1978-12-28 1980-07-10 Narumi China Corp Production of ceramic package
JPS55117851U (de) * 1979-02-14 1980-08-20
JPS55113347A (en) * 1979-02-21 1980-09-01 Fujitsu Ltd Semiconductor device
JPS55123149A (en) * 1979-03-15 1980-09-22 Fujitsu Ltd Semiconductor device
JPS5923469B2 (ja) * 1979-03-26 1984-06-02 富士通株式会社 半導体装置
JPS55163850A (en) * 1979-06-08 1980-12-20 Fujitsu Ltd Semiconductor device
JPS55166943A (en) * 1979-06-15 1980-12-26 Fujitsu Ltd Semiconductor device
JPS5845186B2 (ja) * 1979-08-07 1983-10-07 富士通株式会社 半導体装置
JPS5630745A (en) * 1979-08-22 1981-03-27 Fujitsu Ltd Semiconductor device
JPS5636136A (en) * 1979-08-31 1981-04-09 Fujitsu Ltd Semiconductor device
JPS5718585U (de) * 1980-07-04 1982-01-30
JPS5718339A (en) * 1980-07-09 1982-01-30 Fujitsu Ltd Semiconductor device
JPS5724554A (en) * 1980-07-22 1982-02-09 Nec Corp Semiconductor device
DE3118130A1 (de) * 1981-05-07 1982-12-02 Siemens AG, 1000 Berlin und 8000 München Elektrisch isolierende einkapselungsmasse fuer halbleiteranordnungen
US4975762A (en) * 1981-06-11 1990-12-04 General Electric Ceramics, Inc. Alpha-particle-emitting ceramic composite cover
JPS584954A (ja) * 1981-06-30 1983-01-12 Hitachi Ltd 樹脂封止型半導体メモリー装置
US4423548A (en) * 1981-07-06 1984-01-03 Motorola, Inc. Method for protecting a semiconductor device from radiation indirect failures
DE3127391A1 (de) * 1981-07-10 1983-01-27 Siemens AG, 1000 Berlin und 8000 München Schutzanordnung fuer halbleiteranordnungen
JPS5875859A (ja) * 1981-10-30 1983-05-07 Fujitsu Ltd 半導体装置
JPS58101442A (ja) * 1981-12-11 1983-06-16 Hitachi Ltd 電気的装置用基板
EP0098417A3 (de) * 1982-06-15 1986-12-30 Kabushiki Kaisha Toshiba Halbleiterspeicheranordnung
US4594770A (en) * 1982-07-15 1986-06-17 Olin Corporation Method of making semiconductor casing
JPS5966157A (ja) * 1982-10-08 1984-04-14 Fujitsu Ltd 半導体装置及びその製造方法
JPS5987840A (ja) * 1982-11-10 1984-05-21 Toray Silicone Co Ltd 半導体装置
JPS6012744A (ja) * 1983-07-01 1985-01-23 Hitachi Ltd 半導体装置
US5237204A (en) * 1984-05-25 1993-08-17 Compagnie D'informatique Militaire Spatiale Et Aeronautique Electric potential distribution device and an electronic component case incorporating such a device
CA1238119A (en) * 1985-04-18 1988-06-14 Douglas W. Phelps, Jr. Packaged semiconductor chip
JPS61248302A (ja) * 1985-04-25 1986-11-05 株式会社日立製作所 炭化ケイ素焼結体用メタライズペ−スト
US4949224A (en) * 1985-09-20 1990-08-14 Sharp Kabushiki Kaisha Structure for mounting a semiconductor device
US4943844A (en) * 1985-11-22 1990-07-24 Texas Instruments Incorporated High-density package
JPS62281358A (ja) * 1986-05-29 1987-12-07 Nec Kyushu Ltd 半導体装置
US4814943A (en) * 1986-06-04 1989-03-21 Oki Electric Industry Co., Ltd. Printed circuit devices using thermoplastic resin cover plate
US4864539A (en) * 1987-01-15 1989-09-05 International Business Machines Corporation Radiation hardened bipolar static RAM cell
US4862322A (en) * 1988-05-02 1989-08-29 Bickford Harry R Double electronic device structure having beam leads solderlessly bonded between contact locations on each device and projecting outwardly from therebetween
US5041396A (en) * 1989-07-18 1991-08-20 Vlsi Technology, Inc. Reusable package for holding a semiconductor chip and method for reusing the package
US5075759A (en) * 1989-07-21 1991-12-24 Motorola, Inc. Surface mounting semiconductor device and method
CA2021682C (en) * 1989-07-21 1995-01-03 Yukio Yamaguchi Chip-carrier with alpha ray shield
US5264726A (en) * 1989-07-21 1993-11-23 Nec Corporation Chip-carrier
JP2816239B2 (ja) * 1990-06-15 1998-10-27 株式会社日立製作所 樹脂封止型半導体装置
US5296737A (en) * 1990-09-06 1994-03-22 Hitachi, Ltd. Semiconductor device with a plurality of face to face chips
US5173764A (en) * 1991-04-08 1992-12-22 Motorola, Inc. Semiconductor device having a particular lid means and encapsulant to reduce die stress
JP2755360B2 (ja) * 1991-12-17 1998-05-20 インターナショナル・ビジネス・マシーンズ・コーポレイション アルファ粒子遮蔽機能を有する半導体モジュール
JPH0685161A (ja) * 1992-09-07 1994-03-25 Hitachi Ltd 高密度実装型半導体装置
JP3129928B2 (ja) * 1995-03-30 2001-01-31 シャープ株式会社 樹脂封止型半導体装置
US5760466A (en) * 1995-04-20 1998-06-02 Kyocera Corporation Semiconductor device having improved heat resistance
US6340792B1 (en) * 1997-04-30 2002-01-22 Nec Corporation Mold cap for semiconductor device mold package
US6441495B1 (en) * 1997-10-06 2002-08-27 Rohm Co., Ltd. Semiconductor device of stacked chips
US6143981A (en) 1998-06-24 2000-11-07 Amkor Technology, Inc. Plastic integrated circuit package and method and leadframe for making the package
US7071541B1 (en) 1998-06-24 2006-07-04 Amkor Technology, Inc. Plastic integrated circuit package and method and leadframe for making the package
US7005326B1 (en) 1998-06-24 2006-02-28 Amkor Technology, Inc. Method of making an integrated circuit package
US7030474B1 (en) 1998-06-24 2006-04-18 Amkor Technology, Inc. Plastic integrated circuit package and method and leadframe for making the package
US6893900B1 (en) 1998-06-24 2005-05-17 Amkor Technology, Inc. Method of making an integrated circuit package
US7332375B1 (en) 1998-06-24 2008-02-19 Amkor Technology, Inc. Method of making an integrated circuit package
US7112474B1 (en) 1998-06-24 2006-09-26 Amkor Technology, Inc. Method of making an integrated circuit package
US6448633B1 (en) * 1998-11-20 2002-09-10 Amkor Technology, Inc. Semiconductor package and method of making using leadframe having lead locks to secure leads to encapsulant
KR100526844B1 (ko) * 1999-10-15 2005-11-08 앰코 테크놀로지 코리아 주식회사 반도체패키지 및 그 제조방법
KR20010037247A (ko) * 1999-10-15 2001-05-07 마이클 디. 오브라이언 반도체패키지
KR100403142B1 (ko) * 1999-10-15 2003-10-30 앰코 테크놀로지 코리아 주식회사 반도체패키지
US20070176287A1 (en) * 1999-11-05 2007-08-02 Crowley Sean T Thin integrated circuit device packages for improved radio frequency performance
US6580159B1 (en) 1999-11-05 2003-06-17 Amkor Technology, Inc. Integrated circuit device packages and substrates for making the packages
US6847103B1 (en) 1999-11-09 2005-01-25 Amkor Technology, Inc. Semiconductor package with exposed die pad and body-locking leadframe
US6639308B1 (en) * 1999-12-16 2003-10-28 Amkor Technology, Inc. Near chip size semiconductor package
KR100583494B1 (ko) * 2000-03-25 2006-05-24 앰코 테크놀로지 코리아 주식회사 반도체패키지
US7042068B2 (en) * 2000-04-27 2006-05-09 Amkor Technology, Inc. Leadframe and semiconductor package made using the leadframe
KR20020058209A (ko) * 2000-12-29 2002-07-12 마이클 디. 오브라이언 반도체패키지
KR100731007B1 (ko) * 2001-01-15 2007-06-22 앰코 테크놀로지 코리아 주식회사 적층형 반도체 패키지
US6967395B1 (en) 2001-03-20 2005-11-22 Amkor Technology, Inc. Mounting for a package containing a chip
KR100393448B1 (ko) 2001-03-27 2003-08-02 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조 방법
KR100369393B1 (ko) * 2001-03-27 2003-02-05 앰코 테크놀로지 코리아 주식회사 리드프레임 및 이를 이용한 반도체패키지와 그 제조 방법
US7064009B1 (en) 2001-04-04 2006-06-20 Amkor Technology, Inc. Thermally enhanced chip scale lead on chip semiconductor package and method of making same
US7045883B1 (en) 2001-04-04 2006-05-16 Amkor Technology, Inc. Thermally enhanced chip scale lead on chip semiconductor package and method of making same
FR2824636B1 (fr) * 2001-05-10 2003-09-05 Schlumberger Services Petrol Capteur de pression microelectronique a resonateur supportant des pressions elevees
US7485952B1 (en) 2001-09-19 2009-02-03 Amkor Technology, Inc. Drop resistant bumpers for fully molded memory cards
US6900527B1 (en) 2001-09-19 2005-05-31 Amkor Technology, Inc. Lead-frame method and assembly for interconnecting circuits within a circuit module
US6818973B1 (en) * 2002-09-09 2004-11-16 Amkor Technology, Inc. Exposed lead QFP package fabricated through the use of a partial saw process
US6806557B2 (en) * 2002-09-30 2004-10-19 Motorola, Inc. Hermetically sealed microdevices having a single crystalline silicon getter for maintaining vacuum
US6929974B2 (en) * 2002-10-18 2005-08-16 Motorola, Inc. Feedthrough design and method for a hermetically sealed microdevice
US7190062B1 (en) 2004-06-15 2007-03-13 Amkor Technology, Inc. Embedded leadframe semiconductor package
US7723210B2 (en) 2002-11-08 2010-05-25 Amkor Technology, Inc. Direct-write wafer level chip scale package
US6905914B1 (en) 2002-11-08 2005-06-14 Amkor Technology, Inc. Wafer level package and fabrication method
US7361533B1 (en) 2002-11-08 2008-04-22 Amkor Technology, Inc. Stacked embedded leadframe
US6847099B1 (en) 2003-02-05 2005-01-25 Amkor Technology Inc. Offset etched corner leads for semiconductor package
US6967390B2 (en) * 2003-02-13 2005-11-22 Freescale Semiconductor, Inc. Electronic component and method of manufacturing same
US6794740B1 (en) 2003-03-13 2004-09-21 Amkor Technology, Inc. Leadframe package for semiconductor devices
US7001799B1 (en) 2003-03-13 2006-02-21 Amkor Technology, Inc. Method of making a leadframe for semiconductor devices
US7045868B2 (en) * 2003-07-31 2006-05-16 Motorola, Inc. Wafer-level sealed microdevice having trench isolation and methods for making the same
US7245007B1 (en) 2003-09-18 2007-07-17 Amkor Technology, Inc. Exposed lead interposer leadframe package
US6921967B2 (en) * 2003-09-24 2005-07-26 Amkor Technology, Inc. Reinforced die pad support structure
US7005732B2 (en) * 2003-10-21 2006-02-28 Honeywell International Inc. Methods and systems for providing MEMS devices with a top cap and upper sense plate
US7138707B1 (en) 2003-10-21 2006-11-21 Amkor Technology, Inc. Semiconductor package including leads and conductive posts for providing increased functionality
US7144517B1 (en) 2003-11-07 2006-12-05 Amkor Technology, Inc. Manufacturing method for leadframe and for semiconductor package using the leadframe
US7211879B1 (en) 2003-11-12 2007-05-01 Amkor Technology, Inc. Semiconductor package with chamfered corners and method of manufacturing the same
US7057268B1 (en) 2004-01-27 2006-06-06 Amkor Technology, Inc. Cavity case with clip/plug for use on multi-media card
US7091594B1 (en) 2004-01-28 2006-08-15 Amkor Technology, Inc. Leadframe type semiconductor package having reduced inductance and its manufacturing method
US20080003722A1 (en) * 2004-04-15 2008-01-03 Chun David D Transfer mold solution for molded multi-media card
US7202554B1 (en) 2004-08-19 2007-04-10 Amkor Technology, Inc. Semiconductor package and its manufacturing method
US7217991B1 (en) 2004-10-22 2007-05-15 Amkor Technology, Inc. Fan-in leadframe semiconductor package
EP1956442A4 (de) * 2005-11-30 2010-02-03 Konica Minolta Business Tech Zwischentransferglied, prozess zu seiner herstellung und bilderzeugungsvorrichtung
US7507603B1 (en) 2005-12-02 2009-03-24 Amkor Technology, Inc. Etch singulated semiconductor package
US7572681B1 (en) 2005-12-08 2009-08-11 Amkor Technology, Inc. Embedded electronic component package
US7902660B1 (en) 2006-05-24 2011-03-08 Amkor Technology, Inc. Substrate for semiconductor device and manufacturing method thereof
US7968998B1 (en) 2006-06-21 2011-06-28 Amkor Technology, Inc. Side leaded, bottom exposed pad and bottom exposed lead fusion quad flat semiconductor package
US7687893B2 (en) * 2006-12-27 2010-03-30 Amkor Technology, Inc. Semiconductor package having leadframe with exposed anchor pads
US7829990B1 (en) 2007-01-18 2010-11-09 Amkor Technology, Inc. Stackable semiconductor package including laminate interposer
US7982297B1 (en) 2007-03-06 2011-07-19 Amkor Technology, Inc. Stackable semiconductor package having partially exposed semiconductor die and method of fabricating the same
US7977774B2 (en) 2007-07-10 2011-07-12 Amkor Technology, Inc. Fusion quad flat semiconductor package
US7687899B1 (en) 2007-08-07 2010-03-30 Amkor Technology, Inc. Dual laminate package structure with embedded elements
US8999764B2 (en) * 2007-08-10 2015-04-07 International Business Machines Corporation Ionizing radiation blocking in IC chip to reduce soft errors
US7777351B1 (en) 2007-10-01 2010-08-17 Amkor Technology, Inc. Thin stacked interposer package
US8089159B1 (en) 2007-10-03 2012-01-03 Amkor Technology, Inc. Semiconductor package with increased I/O density and method of making the same
US7847386B1 (en) 2007-11-05 2010-12-07 Amkor Technology, Inc. Reduced size stacked semiconductor package and method of making the same
US7956453B1 (en) 2008-01-16 2011-06-07 Amkor Technology, Inc. Semiconductor package with patterning layer and method of making same
US7723852B1 (en) 2008-01-21 2010-05-25 Amkor Technology, Inc. Stacked semiconductor package and method of making same
US8067821B1 (en) 2008-04-10 2011-11-29 Amkor Technology, Inc. Flat semiconductor package with half package molding
US7768135B1 (en) 2008-04-17 2010-08-03 Amkor Technology, Inc. Semiconductor package with fast power-up cycle and method of making same
US7808084B1 (en) 2008-05-06 2010-10-05 Amkor Technology, Inc. Semiconductor package with half-etched locking features
US8125064B1 (en) 2008-07-28 2012-02-28 Amkor Technology, Inc. Increased I/O semiconductor package and method of making same
US8184453B1 (en) 2008-07-31 2012-05-22 Amkor Technology, Inc. Increased capacity semiconductor package
US7847392B1 (en) 2008-09-30 2010-12-07 Amkor Technology, Inc. Semiconductor device including leadframe with increased I/O
US7989933B1 (en) 2008-10-06 2011-08-02 Amkor Technology, Inc. Increased I/O leadframe and semiconductor device including same
US8008758B1 (en) 2008-10-27 2011-08-30 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe
US8089145B1 (en) 2008-11-17 2012-01-03 Amkor Technology, Inc. Semiconductor device including increased capacity leadframe
US8072050B1 (en) 2008-11-18 2011-12-06 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe including passive device
US7875963B1 (en) 2008-11-21 2011-01-25 Amkor Technology, Inc. Semiconductor device including leadframe having power bars and increased I/O
US7982298B1 (en) 2008-12-03 2011-07-19 Amkor Technology, Inc. Package in package semiconductor device
US8487420B1 (en) 2008-12-08 2013-07-16 Amkor Technology, Inc. Package in package semiconductor device with film over wire
US20170117214A1 (en) 2009-01-05 2017-04-27 Amkor Technology, Inc. Semiconductor device with through-mold via
US8680656B1 (en) 2009-01-05 2014-03-25 Amkor Technology, Inc. Leadframe structure for concentrated photovoltaic receiver package
US8058715B1 (en) 2009-01-09 2011-11-15 Amkor Technology, Inc. Package in package device for RF transceiver module
US8026589B1 (en) 2009-02-23 2011-09-27 Amkor Technology, Inc. Reduced profile stackable semiconductor package
US7960818B1 (en) 2009-03-04 2011-06-14 Amkor Technology, Inc. Conformal shield on punch QFN semiconductor package
US8575742B1 (en) 2009-04-06 2013-11-05 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe including power bars
US8796561B1 (en) 2009-10-05 2014-08-05 Amkor Technology, Inc. Fan out build up substrate stackable package and method
US8937381B1 (en) 2009-12-03 2015-01-20 Amkor Technology, Inc. Thin stackable package and method
US9691734B1 (en) 2009-12-07 2017-06-27 Amkor Technology, Inc. Method of forming a plurality of electronic component packages
US10297550B2 (en) * 2010-02-05 2019-05-21 Taiwan Semiconductor Manufacturing Company, Ltd. 3D IC architecture with interposer and interconnect structure for bonding dies
US8324511B1 (en) 2010-04-06 2012-12-04 Amkor Technology, Inc. Through via nub reveal method and structure
US8294276B1 (en) 2010-05-27 2012-10-23 Amkor Technology, Inc. Semiconductor device and fabricating method thereof
US8440554B1 (en) 2010-08-02 2013-05-14 Amkor Technology, Inc. Through via connected backside embedded circuit features structure and method
US8487445B1 (en) 2010-10-05 2013-07-16 Amkor Technology, Inc. Semiconductor device having through electrodes protruding from dielectric layer
US8791501B1 (en) 2010-12-03 2014-07-29 Amkor Technology, Inc. Integrated passive device structure and method
US8674485B1 (en) 2010-12-08 2014-03-18 Amkor Technology, Inc. Semiconductor device including leadframe with downsets
US8390130B1 (en) 2011-01-06 2013-03-05 Amkor Technology, Inc. Through via recessed reveal structure and method
TWI557183B (zh) 2015-12-16 2016-11-11 財團法人工業技術研究院 矽氧烷組成物、以及包含其之光電裝置
US8648450B1 (en) 2011-01-27 2014-02-11 Amkor Technology, Inc. Semiconductor device including leadframe with a combination of leads and lands
US8552548B1 (en) 2011-11-29 2013-10-08 Amkor Technology, Inc. Conductive pad on protruding through electrode semiconductor device
US9704725B1 (en) 2012-03-06 2017-07-11 Amkor Technology, Inc. Semiconductor device with leadframe configured to facilitate reduced burr formation
US9129943B1 (en) 2012-03-29 2015-09-08 Amkor Technology, Inc. Embedded component package and fabrication method
US9048298B1 (en) 2012-03-29 2015-06-02 Amkor Technology, Inc. Backside warpage control structure and fabrication method
KR101486790B1 (ko) 2013-05-02 2015-01-28 앰코 테크놀로지 코리아 주식회사 강성보강부를 갖는 마이크로 리드프레임
JP2015076442A (ja) * 2013-10-07 2015-04-20 ローム株式会社 パワーモジュールおよびその製造方法
KR101563911B1 (ko) 2013-10-24 2015-10-28 앰코 테크놀로지 코리아 주식회사 반도체 패키지
US9673122B2 (en) 2014-05-02 2017-06-06 Amkor Technology, Inc. Micro lead frame structure having reinforcing portions and method
GB201703196D0 (en) * 2017-02-28 2017-04-12 Univ Of Sussex X-ray and gammay-ray photodiode

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3492547A (en) * 1967-09-18 1970-01-27 Northrop Corp Radiation hardened semiconductor device
US3582656A (en) * 1968-03-21 1971-06-01 Bulova Watch Co Inc Time base combining radioactive source and solid-state detector
US3828425A (en) * 1970-10-16 1974-08-13 Texas Instruments Inc Method for making semiconductor packaged devices and assemblies
US3748543A (en) * 1971-04-01 1973-07-24 Motorola Inc Hermetically sealed semiconductor package and method of manufacture
US3697666A (en) * 1971-09-24 1972-10-10 Diacon Enclosure for incapsulating electronic components
JPS5552251A (en) * 1978-10-11 1980-04-16 Nec Corp Semiconductor integrated circuit device
JPS5552245A (en) * 1978-10-11 1980-04-16 Nec Corp Semiconductor integrated circuit device
JPS5552246A (en) * 1978-10-13 1980-04-16 Mitsubishi Electric Corp Semiconductor device

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3002343A1 (de) * 1979-01-23 1980-07-31 Nippon Electric Co Integrierte halbleiterschaltung, speziell aus igfets
EP0028490A1 (de) * 1979-11-02 1981-05-13 BURROUGHS CORPORATION (a Michigan corporation) Integrierte Schaltung mit alpha-Strahlungsabschirmmitteln
DE3100303A1 (de) * 1980-01-09 1981-11-26 Hitachi Chemical Co., Ltd., Tokyo Halbleiterspeichereinrichtung und verfahren zum herstellen derselben
DE3027175A1 (de) * 1980-07-17 1982-02-11 Siemens AG, 1000 Berlin und 8000 München Anordnung zur verringerung der strahlungsempfindlichkeit von in integrierter mos-schaltkreistechnik ausgefuehrten speicherzellen
WO2000041240A1 (de) * 1998-12-30 2000-07-13 Infineon Technologies Ag Vertikal integrierte schaltungsanordnung

Also Published As

Publication number Publication date
MY8500665A (en) 1985-12-31
US4541003A (en) 1985-09-10
HK35885A (en) 1985-05-17
SG41284G (en) 1985-02-08
JPS5588356A (en) 1980-07-04
GB2039145A (en) 1980-07-30
GB2039145B (en) 1983-04-13

Similar Documents

Publication Publication Date Title
DE2951762A1 (de) Halbleitervorrichtung
DE3233195A1 (de) Halbleitervorrichtung
DE102011008457A1 (de) Siliziumplättchen-Stapelpaket auf Waferebene
DE10231385A1 (de) Halbleiterchip mit Bondkontaktstellen und zugehörige Mehrchippackung
DE19843309A1 (de) Kurzschlussfestes IGBT Modul
DE102018109013B4 (de) Formmasse und halbleiter-package mit formmasse
DE69533379T2 (de) Verbesserungen in oder in Bezug auf Elektroden für LSI
DE10308275A1 (de) Strahlungsresistentes Halbleiterbauteil
DE102014118837B4 (de) Verbindungsstruktur und elektronische Bauteile
DE102011053099A1 (de) Verfahren zum Füllen eines Kontaktlochs in einer Chip-Gehäuse-Anordnung und Chip-Gehäuse-Anordnungen
DE10056869B4 (de) Halbleiterbauteil mit einer strahlungsabsorbierenden leitenden Schutzschicht und Verfahren zur Herstellung derselben
DE3638017A1 (de) Halbleiterspeichereinrichtung
DE19821916C2 (de) Halbleitereinrichtung mit einem BGA-Substrat
DE102009051828A1 (de) Ein Halbleiterbauelement und ein Verfahren zur Herstellung eines Halbleiterbauelements
DE3419225A1 (de) Gaas-halbleitervorrichtung
DE69228792T2 (de) Technik zum Reduzieren von Störungen durch Alphateilchen
DE4129130A1 (de) Halbleiter-speicherbauelement mit einem gestapelten kondensator
EP0491389B1 (de) Leistungshalbleiterbauelement
DE2402205A1 (de) Verfahren zur verringerung der abschaltzeit eines thyristors
EP0315145A1 (de) Leistungs-Halbleiterbauelement mit vier Schichten
DE2039806A1 (de) Halbleiterbauelement mit Druckkontakten
DE3878339T2 (de) Detektor fuer ionisierende teilchen.
DE102013219356A1 (de) Halbleiterbaueinheit und verfahren zu seiner herstellung
DE2721912A1 (de) Verfahren zur herstellung von halbleitereinrichtungen, insbesondere dioden und thyristoren
DE69031935T2 (de) Druckkontakt-Halbleiteranordnung und Verfahren zum Herstellen derselben

Legal Events

Date Code Title Description
OAR Request for search filed
OC Search report available
8128 New person/name/address of the agent

Representative=s name: STREHL, P., DIPL.-ING. DIPL.-WIRTSCH.-ING. SCHUEBE

8141 Disposal/no request for examination