DE19821916C2 - Halbleitereinrichtung mit einem BGA-Substrat - Google Patents

Halbleitereinrichtung mit einem BGA-Substrat

Info

Publication number
DE19821916C2
DE19821916C2 DE19821916A DE19821916A DE19821916C2 DE 19821916 C2 DE19821916 C2 DE 19821916C2 DE 19821916 A DE19821916 A DE 19821916A DE 19821916 A DE19821916 A DE 19821916A DE 19821916 C2 DE19821916 C2 DE 19821916C2
Authority
DE
Germany
Prior art keywords
semiconductor chip
semiconductor device
bga substrate
insulating layer
bga
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE19821916A
Other languages
English (en)
Other versions
DE19821916A1 (de
Inventor
Shinji Baba
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Adeia Semiconductor Advanced Technologies Inc
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to DE19861009A priority Critical patent/DE19861009B4/de
Publication of DE19821916A1 publication Critical patent/DE19821916A1/de
Application granted granted Critical
Publication of DE19821916C2 publication Critical patent/DE19821916C2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/045—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads having an insulating passage through the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83102—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Description

Die vorliegende Erfindung bezieht sich auf eine Halbleitereinrichtung und insbesondere auf eine Gehäusekonstruktion einer Halbleitereinrichtung mit einer BGA (Ball Grid Array, Kugelgitterfeld) Konstruktion, in der Lötkugeln, die zum Löten beim Montieren der Halbleitereinrichtung auf Produkten verwendet werden, auf der Rückseite des Substrates in Form einer Matrix angeordnet sind.
Im allgemeinen werden, wie es beispielsweise in der japanischen ungeprüften Patentveröffentlichung 8-330474 A offenbart ist, Kunststoffgehäuse bzw. Kunststoffverpackungen, Metallgehäuse und Keramikgehäuse zum Verpacken bzw. Verkapseln eines Halbleiterelementes verwendet. Unter diesen Gehäusen bzw. Bausteinen, wird das Keramikgehäuse zum Verpacken von CMOS-Gate Arrays, ECL Gate Arrays, etc. aufgrund seiner Isolier- und Wärmestrahlungs­ fähigkeiten, so wie aufgrund seiner Feuchtigkeitsbeständigkeit, verwendet.
Zum Beispiel ist in der japanischen ungeprüften Patentveröffentlichung 8-83 59 A ein BGA-Gehäuse bzw. BGA-Baustein offenbart, welches als ein Typ eines Oberflächenmontagegehäuses eines Kunststoffgehäuses verwendet wor­ den ist. Das BGA-Gehäuse wird hergestellt durch Anordnen von Lötkontakt­ hügeln (Lötbumps bzw. Lötkontakt stellen) in Form einer Matrix auf der Ober­ fläche der Halbleiterchipseite des Substrates auf der der Halbleiterchip ange­ ordnet ist, Anordnen von sphärischen bzw. kugelförmigen Lötkugeln bzw. Löt­ perlen in der Form einer Matrix auf der Oberfläche gegenüberliegend dem Halbleiterchip, Anordnen bzw. Anbringen des Halbleiterchips auf der Sub­ stratoberfläche und Versiegeln mit Formharz bzw. Gießharz oder Vergußmasse. Insbesondere wird das BGA-Gehäuse als ein Multi-Pingehäuse mit mehr als 200 Pins bzw. Anschlußstiften verwendet. Nun wird die Konstruktion, in der Löt­ kugeln, die als externe Elektroden dienen, in der Form einer Matrix auf der Rückseite des Substrats angeordnet sind, eine BGA-Konstruktion genannt. Verkapseln der Halbleitereinrichtung mit einer solchen BGA-Konstruktion wird BGA-Verkapselung genannt, und das Substrat mit den Isolierschichten, die aufeinander geschichtet sind, um die BGA-Konstruktion zu bilden, wird das BGA-Substrat genannt.
Im Fall eines solchen BGA-Gehäuses könnten organisches Material (oder or­ ganisches Material, welches nicht-organisches Material enthält), im nachfol­ genden als "organisches Material" bezeichnet, als Substratmaterial verwendet werden, aber wenn diese Halbleitereinrichtung mit dem BGA-Gehäuse auf der Substratoberfläche angebracht ist, erzeugt der Unterschied in der thermischen Volumenausdehnung zwischen dem Halbleiterchip, dem BGA-Substrat und dem Substrat, auf dem die Halbleitereinrichtung angebracht ist (im nachfolgenden "Leiterplatte" bzw. "Platine" bezeichnet), ein Problem.
Durch diese thermische Ausdehnung der Lötkugeln, die als externe Elektroden dienen und die an der Oberfläche gegenüberliegend dem Halbleiterchip auf dem BGA-Substrat vorgesehen sind, und der Lötkontakthügel, die auf der Ober­ fläche auf der Halbleiterchipseite vorgesehen sind, ist der thermische Ausdeh­ nungskoeffizient des BGA-Substrats größer auf der äußersten Umfangsseite und die mechanische Beanspruchung bzw. die Spannung, die durch die ther­ mische Ausdehnung erzeugt wird, ist am größten. Aus diesem Grund entsteht das Problem, daß eine Unterbrechung bzw. Ablösung des Lötkontakthügels zum Verbinden des Halbleitersubstrates auftritt oder, daß sich der Halbleiter­ chip selbst ablöst.
Wenn das BGA-Substrat aus Keramikmaterial besteht, ist bezüglich der Zwi­ schenschichtverbindungsleitung durch das integrale Sinterverfahren eine feine Leitungsgestaltung möglich, und eine Signalleitung in dem Substrat kann optional konstruiert werden. Im Fall eines organischen Materials wird jedoch ein Aufbau-Herstellungsverfahren angewendet, in dem zuerst eine Isolier­ schicht gebildet werden muß, Signalleitungen mit dieser Isolierschicht verdrah­ tet werden, Durchgangslöcher für die Zwischenschichtverbindungen in der Iso­ lierschicht gebildet werden, die nächste Schicht auf dieser obersten Schicht gebildet wird und die Signalleitung und das Durchgangsloch vorgesehen wer­ den. Daher gibt es viele Einschränkungen in Bezug auf die Leitungsgestaltung und das Material für die BGA-Konstruktion und die Signalleitungsform, wel­ ches die thermischen Ausdehnungsprobleme lösen kann, wurde noch nicht er­ halten.
Aus der EP 0 713 359 A1 ist eine gattungsgemäße Halbleitereinichtung be­ kannt, bei der zur Verbesserung der thermischen Eigenschaften die in der Kernschicht befindlichen Durchgangslöcher mit einem Material eines geeig­ neten Ausdehnungskoeffizienten gefüllt sind. Maßnahmen zur Verbesserung der thermischen Eigenschaften werden auch in den folgenden drei Schriften vorgeschlagen.
Aus der JP 9-64090 A ist eine Halbleitereinrichtung bekannt, bei der auf der oberen Oberfläche eines Substrates ein Siliziumpellet gebildet ist, das mit einer Mehrzahl von Verbindungsanschlüssen verbunden ist, die aus Lötkugeln gebil­ det sind. Die Verbindungsanschlußgruppe ist in der Form einer Mehrzahl von ringförmigen Leitungen in dem Umfang des Pellets gebildet, und eine verstär­ kende Harzschicht ist in der Verbindungsanschlußgruppe aus einem Harz ge­ bildet, das einen inneren Raum zwischen dem Pellet und dem Substrat füllt.
Aus der US 4 604 644 ist eine Lötverbindung zum Bilden von Eingabe/Aus­ gabeverbindungen zwischen einer integrierten Halbleitervorrichtung und einem Tragsubstrat bekannt, wobei eine Mehrzahl von Lötverbindungen in Form von Lötkugeln vorgesehen ist, die zwischen einem Substrat und einem Halbleiter­ chip angeordnet sind. Die Lötkugeln sind nur im Umffangsbereich mit einem Harz vergossen.
Aus der US 3 871 015 ist es bekannt, zwischen einem Substrat und einem Halbleiterchip Lötverbindungen unterschiedlicher Geometrien vorzusehen.
Es ist Aufgabe der vorliegenden Erfindung, eine Halbleitereinrichtung der BGA-Konstruktion bereitzustellen, welche eine hohe Zuverlässigkeit bezüglich der Lötkontakthügelablösung und Entfernung des Halbleiterchips aufweist, auch wenn thermische Zugbeanspruchung durch thermische Expansion erzeugt wird.
Diese Aufgabe wird gelöst durch eine Halbleitereinrichtung mit den Merkmalen des Anspruches 1.
Bevorzugte Ausgestaltungen der Erfindung ergeben sich aus den Unteransprü­ chen.
Es folgt die Beschreibung von Ausführungsbeispielen anhand der Figuren.
Von den Figuren zeigen:
Fig. 1 eine teilweise geschnittene perspektivische Ansicht einer Ausführungs­ form der Halbleitereinrichtung entsprechend der Erfindung;
Fig. 2 eine Schnittansicht, die eine Ausführungsform der Halbleitereinrichtung entsprechend der Erfindung zeigt;
Fig. 3 eine Schnittansicht eines Beispieles für einen Herstellungsprozeß der Halbleitereinrichtung entsprechend dieser Erfindung;
Fig. 4 eine Schnittansicht eines Beispieles für einen Herstellungsprozeß der Halbleitereinrichtung entsprechend der Erfindung; und
Fig. 5 eine Draufsicht, die Lötkontakthügel zeigt, welche auf der Halbleiter­ chipoberfläche in Form eines Ringes vorgesehen sind.
Nun wird ein Ausführungsbeispiel der Konstruktion der Halbleitereinrichtung entsprechend der vorliegenden Erfindung beschrieben.
Ausführungsform 1
Die Halbleitereinrichtung weist ein BGA-Substrat, einen auf dem BGA-Substrat angeordneten Halbleiterchip, einen Wärmevertei­ ler, welcher die in dem Halbleiterchip erzeugte Wärme an die Außenseite ablei­ tet, einen Ring sowohl zum Bereitstellen eines bestimmten Abstandes zwischen dem BGA-Substrat und dem Wärmeverteiler, als auch zum Verbinden der bei­ den, auf. Das BGA-Substrat ist eine Mehrschichtenkonstruktion bzw. ein Mehrschichtenaufbau, in der eine Mehrzahl von Isolierschichten übereinander gelegt sind und für jede Isolierschicht eine Mehrzahl von Leitungen und Durchgangslöchern vorgesehen ist. In dem BGA-Substrat ist eine spezielle Leitung mit einer anderen über Durchgangslöcher verbunden, wenn eine Mehr­ zahl von Isolierschichten übereinandergelegt sind, und es ist möglich, daß sich eine Mehrzahl von Leitungen in dreidimensionaler Weise durch die Isolier­ schichten kreuzen und es kann eine Verringerung der Größe der Halbleiterein­ richtung erreicht werden.
Fig. 1 ist eine teilweise geschnittene, perspektivische Ansicht der Halbleitereinrichtung, während Fig. 2 eine Ansicht ist, die die Querschnittsstruktur entlang der Linie A-A in Fig. I veranschaulicht. In Fig. 1 bezeichnet das Bezugszeichen 1 ein BGA-Substrat, das Bezugszeichen 2 einen Halbleiterchip, das Bezugszeichen 3 einen Wärme­ verteiler, das Bezugszeichen 4 einen Ring, das Bezugszeichen 6 eine Lötkugel bzw. eine Lötperle, und das Bezugszeichen 8 ein Versiegelungsteil bzw. Dichtelement. In Fig. 2 bezeichnen dieselben Bezugszeichen dieselben Teile oder entsprechende Teile in Fig. 1. Ferner bezeichnet in Fig. 2 das Bezugs­ zeichen 5 einen Lötkontakthügel bzw. eine Lötkontaktsteile bzw. einen Löt­ bump, das Bezugszeichen 5c einen Lötkontakthügel in der äußersten Um­ fangszeile (im nachfolgenden einfach als "äußerster Umfangslötkontakthügel" bezeichnet), das Bezugszeichen 5d einen Lötkontakthügel in der innersten Umfangszeile (im nachfolgenden einfach als "innerster Umfangslötkontakt­ hügel" bezeichnet), das Bezugszeichen 7a eine erste Haftmittelschicht (Haftschicht, Klebeschicht), das Bezugszeichen 7b eine zweite Haftmittel­ schicht (Haftschicht, Klebeschicht), das Bezugszeichen 9 eine Leitung, das Bezugszeichen 12 ein Durchgangsloch und das Bezugszeichen 13 eine Isolier­ schicht. Die erste Haftmittelschicht 7a befestigt bzw. verbindet jeweils sowohl das BGA-Substrat 1 mit bzw. an dem Ring 4, als auch den Wärmeverteiler 3 an dem Ring 4. Die zweite Haftmittelschicht 7b befestigt bzw. verbindet den Halbleiterchip 2 an bzw. mit dem Wärmeverteiler 3.
Jede der Leitungen (nicht gezeigt), die in dem BGA-Substrat 1 vorgesehen sind, ist elektrisch mit der externen Elektrode (nicht gezeigt) der Halb­ leitereinrichtung verbunden. Die Lötkugel 6 weist ein Lötmaterial auf und soll mit der externen Elektrode der Halbleitereinrichtung elektrisch verbunden wer­ den. Eine Mehrzahl von Elektroden (nicht gezeigt) des Halbleiterchips 2 sind jeweils elektrisch mit der bestimmten Leitung des BGA-Substrats 1 verbunden. Die relevante Verbindung wird erreicht durch Bereitstellen von Lötkontakthü­ geln im Voraus auf jeder Elektrodenoberfläche des Halbleiterchips 2 und der Elektrodenoberfläche, die mit jeder Leitung des BGA-Substrats 1 verbunden ist, und durch Verlöten unter Verwendung der relevanten Lötkontakthügel. Das Versiegelungsteil 8 weist Versiegelungsharz auf und ist vorgesehen zum Brin­ gen des Halbleiterchips in engen Kontakt mit den BGA-Substrat 1.
Der Ring 4 weist eine Öffnung auf, die in der Mitte des blattförmigen bzw. folienförmigen Teiles vorgesehen ist. Das Profil der Öffnung wird in Überein­ stimmung mit dem Profil des Halbleiterchips 2 gestaltet. Der Wärmeverteiler 3 weist ein Profil auf ähnlich zu dem des BGA-Substrats 1 und hat die Form einer dünnen Folie bzw. einer dünnen Bahn. Der Halbleiterchip 2 und der Wärmeverteiler 3, das BGA-Substrat 1 und der Ring 4, und der Wärmeverteiler 3 und der Ring 4 werden unter Verwendung eines Haftmittels bzw. Klebstoffes befestigt. Als Klebstoff zum Befestigen des Halbleiterchips und des Wärme­ verteilers 3 wird Epoxid-Klebstoff angewendet, welcher gute Hitzebeständig­ keit und einen guten Vorteil im Hinblick auf die Kosten aufweist. Andererseits, als Klebstoff zum Befestigen bzw. Verbinden des BGA-Substrats 1 mit dem Ring 4, und des Wärmeverteilers 3 und dem Ring 4 wird Silikonklebstoff, wel­ cher einen geringen Young-Modul (E) aufweist, verwendet zum Abschwächen von mechanischer Zugbeanspruchung bzw. Beanspruchung für den Halbleiter­ chip 2.
Der Lötkontakthügel 5 wird in dem ringförmigen Bereich, mit Ausnahme des Mittenabschnittes der Halbleiterchipoberfläche in der Form einer Matrix oder in versetzter Anordnung aufgebracht. Der Lötkontakthügel 5 verbindet die externe Elektrode des Halbleiterchips 2 mit der Elektrode auf der Oberflächen­ seite des BGA-Substrats 1, und der Lötball 6 verbindet die externe Elektrode auf der Rückseite des BGA-Substrats 1 mit der Leiterplatte. Auf diese Weise wird ein Aufbau erzielt, in dem die Eingabe der Spannungs- bzw. Leistungsver­ sorgung oder die Eingabe und Ausgabe von Signalen zwischen dem Halbleiter­ chip und der Leiterplatte über die Leitung 9 und das Durchgangsloch 12 statt­ findet. Somit ist der Halbleiterchip mit einer Mehrzahl von Lötkugeln über eine Mehrzahl von Durchgangslöchern verbunden zum elektrischen Verbinden einer Mehrzahl von Leitungen, die auf der obersten Oberfläche der Isolierschichten vorgesehen sind.
Das BGA-Substrat 1 der Halbleitereinrichtung weist ein organisches Material auf, welches an die thermischen Aus­ dehnungseigenschaften der Leiterplatte angepaßt ist, um das Problem, welches aufgrund der thermischen Ausdehnung entsteht, zu lösen. Die thermischen Ausdehnungseigenschaften seien durch einen linearen Ausdehnungskoeffizien­ ten in dieser Beschreibung ausgedrückt. Das BGA-Substrat weist eine Mehr­ zahl von Isolierschichten auf, aber es wird ausgedrückt als ein Koeffizient linearer Ausdehnung wie das gesamte BGA-Substrat. Bezüglich der thermi­ schen Ausdehnung wird z. B. FR4 (Glas-Kattun bzw. Glasleinen-Basismaterial Epoxidharz, beschrieben in dem ASTM D-867 Normalblatt bzw. Spezifizie­ rung) oder BT-Harz (Markenbezeichnung; Harz erhältlich von Mitsubishi Gas Chemical Co, Inc.) als Material für die Leiterplatte verwendet und ihr linearer oder Längen- Ausdehnungskoeffizient beträgt zwischen 1 × 10-5 bis 2 × 10-5/°C. Folglich wird für das Material des BGA-Substrats ein Material verwendet, des­ sen linearer thermischer Ausdehnungskoeffizient zwischen 1 × 10-5 bis 6 × 10-5/°C liegt vom Gesichtspunkt der Befestigungszuverlässigkeit. Das BGA-Substrat weist eine gebildete Isolierschicht 1b (Aufbauschicht) auf, deren Koeffizient der linearen Ausdehnung bzw. linearer Ausdehnungskoeffient zwischen 1 × 10-5 und 6 × 10-5/°C liegt, welche auf beiden Seiten des Kernmaterials 1a, welches FR4 oder BT-Harz aufweist und welches für die Leiterplatte verwendet wird, beschichtet ist, wie in Fig. 2 dargestellt ist. Die Aufbau-Isolierschicht 1b weist eine obere Isolierschicht, in der eine Mehrzahl von Isolierschichten übereinandergeschichtet sind und eine untere Isolierschicht, in der eine Mehr­ zahl von Isolierschichten übereinandergeschichtet sind, auf. Eine Zwischen­ isolierschicht ist aus dem Kernmaterial gebildet. Der lineare Ausdehnungs­ koeffizient des gesamten BGA-Substrats ist zwischen 1 × 10-5 und 2 × 10-5/°C, und der lineare Ausdehnungskoeffizient der Aufbauisolierschicht 1b ist zwischen 1 × 10-5 bis 6 × 10-5/°C zum Gewährleisten der Zuverlässigkeit im inneren des BGA-Substrats (zum Verhindern des Ablösens zwischen den Kern­ materialien 1).
Die Befestigungssicherheit bzw. Zuverlässigkeit ist ver­ bessert und gleichzeitig wird die Zuverlässigkeit des BGA-Substrats selbst ver­ bessert.
Als Material für das BGA-Substrat wird Epoxidharz und/oder Tetrafluorethy­ lenharz verwendet. Das Epoxidharz ist ein Harz, in dem Glasfaser, Acrylharz und ähnliches mit dem Epoxidharz vermischt ist. Das Tetrafluorethylenharz, auf welches sich die vor­ liegende Erfindung bezieht, ist ein Harz in dem Acrylharz und ähnliches mit dem Tetrafluorethylenharz gemischt ist.
Die Vorteile der Verwendung eines organischen Materials als Material für das BGA-Substrat beinhalten (1) Verbesserung in der Befestigungszuverlässigkeit, (2) geringe Kosten, und zusätzlich, (3) Bildung der Isolierschicht, deren die­ lektrische Konstante 3 bis 5 oder niedriger ist, und eine Halbleitereinrichtung, die die Erfordernisse eines Hochgeschwindigkeitsbetriebes erfüllt, kann herge­ stellt werden.
Nun wird ein Herstellungsprozeß der Halbleitereinrichtung beschrieben. Fig. 3 und 4 sind Schnittansichten eines Beispieles eines Herstellungsprozesses der Halbleitereinrichtung. In Fig. 3 und Fig. 4 bezeichnen dieselben Bezugszeichen dieselben Teile oder entsprechende Teile in Fig. 1 und Fig. 2. Bezugszeichen 5a bezeichnet den ersten Lötkontakt­ hügel, der elektrisch mit der externen Elektrode (nicht gezeigt) verbunden ist, welche in dem Halbleiterchip 2 vorgesehen ist, und Bezugszeichen 5b bezeich­ net den zweiten Lötkontakthügel, der elektrisch mit der externen Elektrode (nicht gezeigt) einer Mehrzahl von Leitungen, die auf dem BGA-Substrat 1 vorgesehen sind, verbunden ist.
Zuerst wird auf der Elektrode, die auf dem Halbleiterchip 2 enthalten ist, der erste Lötkontakthügel 5a vorgesehen und ähnlich, wird der zweite Lötkontakt­ hügel 5b auf einem Endteil einer Mehrzahl der Leitungen des BGA-Substrats 1 vorgesehen (siehe Fig. 3(a)). Dann wird das Flußmaterial auf den Bereich auf­ getragen, auf dem der zweite Lötkontakthügel 5b auf der Oberfläche des BGA- Substrats 1 gebildet ist. Der Halbleiterchip 2 wird auf das BGA-Substrat 1 plaziert, und das BGA-Substrat 1 und der Halbleiterchip 2 werden in einen Wärmebehandlungsofen (einen so genannten Reflow-Ofen bzw. Aufschmelz­ ofen) eingebracht, wobei der erste Lötkontakthügel 5a in Kontakt mit dem zweiten Lötkontakthügel 5b gehalten wird. Im Ergebnis schmelzen der erste Lötkontakthügel 5a und der zweite Lötkontakthügel 5b, und der erste Lötkon­ takthügel 5a wird mit dem zweiten Lötkontakthügel 5b kontaktiert und wird zu einem Stück bzw. integral. In Fig. 3 wird der erste Lötkontakthügel, der ein­ stückig mit dem zweiten Lötkontakthügel gebildet ist, als Lötkontakthügel be­ zeichnet. Durch den Lötkontakthügel 5 wird die Elektrode, die in dem Halblei­ terchip 2 vorgesehen ist, elektrisch verbunden mit einer Mehrzahl von Leitun­ gen des BGA-Substrats (siehe Fig. 3(b)). Ferner wird nach Reinigen von dem Flußmaterial der Ring 4 auf das BGA-Substrat 1 durch die erste Haftmittel­ schicht 7a befestigt (siehe Fig. 3(c)). Dann wird das Versiegelungsharz in einen Zwischenraum zwischen dem BGA-Substrat 1 und dem Halbleiterchip 2 iniji­ ziert und Aushärten gelassen bzw. Verfestigen gelassen zum Bilden des Versie­ gelungsteiles 8, der Halbleiterchip 2 ist in engem Kontakt mit dem BGA- Substrat 1 befestigt. Dann wird ein Klebstoff auf die oberste Oberfläche des Halbleiterchips 2 aufgebracht zum Bilden der zweiten Haftmittelschicht 7b (siehe Fig. 4(a)). Nach Auftragen des Klebstoffes auf die oberste Oberfläche des Ringes 4 zum Bilden der ersten Haftmittelschicht 7a wird der Wärmevertei­ ler 3 auf den Halbleiterchip 2 und den Ring 4 plaziert, und der Wärmeverteiler 3 werden mit dem Halbleiterchip 2 und dem Ring 4 verbunden bzw. an diesem befestigt (siehe Fig. 4(b)). Zuletzt wird die Lötkugel 6 auf der externen Elek­ trode der Halbleitereinrichtung vorgesehen, die mit dem anderen Ende der Mehrzahl von Leitungen des BGA-Substrats 1 verbunden ist, und eine Halb­ leitereinrichtung wird erhalten (siehe Fig. 4(c)).
Weil, wie oben beschrieben worden ist, das BGA-Substratmaterial, welches eine Mehrzahl von Isolierschichten aufweist, aus einem organischen Material gebildet ist, welches an die thermischen Ausdehnungseigenschaften der Leiter­ platte angepaßt ist, kann eine Halbleitereinrichtung mit verbesserter Zuver­ lässigkeit in Bezug auf thermische Zugbeanspruchung bzw. die Beanspruchung erhalten werden.
Ausführungsform 2
Der in Fig. 2 gezeigte Lötkontakthügel ist in einem ringförmigen Bereich an­ gebracht, welches ein Randbereich der Halbleiterchipoberfläche ist. Fig. 5 ist eine Draufsicht, die Lötkontakthügel aufgebracht in der Form eines Ringes auf der Halbleiterchipoberfläche zeigt. Dieselben Bezugszeichen bezeichnen diesel­ ben Teile oder entsprechende Teile in Fig. 1 und Fig. 2. Weil der äußerste Umfangslötkontakthügel 5c sich in der äußersten Umfangszeile des ringförmi­ gen Bereiches befindet, wird der Unterschied maximiert, wenn jeweils thermi­ sche Ausdehnung des Halbleiterchips und solche des BGA-Substrates auftreten, und es ist wahrscheinlich, daß eine Ablösung des Lötkontakthügels auftritt. Weil der innerste Umfangslötkontakthügel 5d sich auf der innersten Umfangs­ zeile des ringförmigen Bereiches befindet, ist eine Zugbeanspruchung bzw. me­ chanische Beanspruchung, verursacht durch thermische Schrumpfung des Versiegelungsteiles, groß und es ist wahrscheinlich, daß eine Ablösung des Löt­ kontakthügels auftritt.
Wie oben beschrieben worden ist, haben der äußerste Umfangslötkontakthügel und der innerste Umfangslötkontakthügel ein Problem dahingehend, daß es wahrscheinlich ist, daß eine Ablösung bzw. eine Unterbrechung der Verbindung aufgrund von großer Zugbeanspruchung verursacht durch thermische Expan­ sion oder thermisches Schrumpfen auftritt. Die vorliegende Ausführungsform ist so gestaltet, daß die Positonsbeziehung der Leitung auf der Isolierschicht und das Durchgangsloch zwischen den Isolierschichten abgeglichen sind, wobei dem Problem Rechnung getragen wird, so daß die Leitung für die Spannungs­ zufuhreingabe zu dem Halbleiterchip und die Masseleitung mit dem äußersten Umfangskontakthügel 5c, dem Lötkontakthügel in der zweiten Reihe von dem äußersten Umfang und dem innersten Umfangslötkontakthügel 5d verbunden werden kann. Da die Leitung für den Spannungszufuhreingang und die Leitung für die Masse jeweils mit einer Hilfsleitung versehen sind, würde es, selbst wenn irgendwelche Probleme in der Verbindung des Lötkontakthügels aufgrund thermischer Expansion des Halbleiterchips und thermischer Expansion des BGA-Substrats auftreten würden, nicht im geringsten die Betriebsfunktionen des Halbleiterchips beeinflussen. Ferner, in Bezug auf den äußersten Lötkon­ takthügel, da die größte thermische Zugbeanspruchung auf die vier Ecken des Halbleiterchips ausgeübt wird, ist es wünschenswert, keine Verbindungen unter Verwendung von Lötkontakthügeln vorzusehen. Mit dieser Ausführungsform kann eine Halbleitereinrichtung mit verbesserter Zuverlässigkeit in Bezug auf thermische Beanspruchung erhalten werden.
Ausführungsform 3
In der Ausführungsform 1 und der Ausführungsform 2 wurde eine Halblei­ tereinrichtung mit dem Wärmeverteiler und dem Ring als ein Beispiel für die Halbleitereinrichtung erklärt, aber ähnliche Effekte können auch mit einer Halbleitereinrichtung, die den Wärmeverteiler und den Ring nicht aufweisen, erhalten werden.

Claims (3)

1. Halbleitereinrichtung mit:
einem BGA-Substrat (1), welches eine obere Isolierschicht (1b) aufweist, in der eine Mehrzahl von Isolierschichten übereinandergeschichtet sind, eine Zwi­ schenschicht (1a), die als Kernschicht dient, eine untere Isolierschicht (13), in der eine Mehrzahl von Isolierschichten übereinandergeschichtet sind;
einer Mehrzahl von Leitungen (9), die jeweils auf jeder obersten Oberfläche der Isolierschichten vorgesehen sind, die in der oberen Isolierschicht (1b), der Zwischenisolierschicht (1a) und der unteren Isolierschicht (1b) enthalten sind;
einer Mehrzahl von Lötkugeln (6), die auf der äußersten Oberfläche der unte­ ren Isolierschicht (1b) vorgesehen sind; und
einem Halbleiterchip (2) mit einer Mehrzahl von Elektroden zum jeweils Ver­ binden mit der Mehrzahl von Leitungen, wobei der Halbleiterchip elektrisch mit der Mehrzahl von Lötkugeln (6) über eine Mehrzahl von Durchgangslöchern (12) verbunden ist, die in jeder der Isolierschichten vorgesehen sind,
dadurch gekennzeichnet, daß
die Mehrzahl von Elektroden in einem ringförmigen Bereich auf dem Halb­ leiterchip vorgesehen sind, und die Spannungsversorgung und Masse jeweils sowohl mit Elektroden auf der äußersten Umfangszeile als auch der innersten Umfangszeile verbunden sind.
2. Halbleitereinrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die thermischen Ausdehnungseigenschaften einer Leiterplatte, auf der der Halbleiterchip angebracht ist, ausgedrückt durch den linearen Ausdehnungs­ koeffizienten der Isolierschicht zwischen 1 × 10-5 und 6 × 10-5/°C liegen, wenn der lineare Ausdehnungskoeffizient der Leiterplatte zwischen 1 × 10-5 bis 2 × 10-5/°C liegt.
3. Halbleitereinrichtung nach einem der Ansprüche 1 oder 2, dadurch ge­ kennzeichnet, daß das organische Material wenigstens Epoxidharz oder Tetrafluorethylenharz aufweist.
DE19821916A 1997-08-28 1998-05-15 Halbleitereinrichtung mit einem BGA-Substrat Expired - Lifetime DE19821916C2 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19861009A DE19861009B4 (de) 1997-08-28 1998-05-15 Halbleitereinrichtung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23192797A JP4190602B2 (ja) 1997-08-28 1997-08-28 半導体装置

Publications (2)

Publication Number Publication Date
DE19821916A1 DE19821916A1 (de) 1999-03-11
DE19821916C2 true DE19821916C2 (de) 2002-01-10

Family

ID=16931250

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19821916A Expired - Lifetime DE19821916C2 (de) 1997-08-28 1998-05-15 Halbleitereinrichtung mit einem BGA-Substrat

Country Status (3)

Country Link
JP (1) JP4190602B2 (de)
KR (1) KR100286746B1 (de)
DE (1) DE19821916C2 (de)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6091603A (en) * 1999-09-30 2000-07-18 International Business Machines Corporation Customizable lid for improved thermal performance of modules using flip chips
FR2803435A1 (fr) * 1999-12-30 2001-07-06 Schlumberger Systems & Service Procede de montage en flip-chip de circuits integres sur des circuits electriques
JP4715035B2 (ja) * 2001-05-28 2011-07-06 パナソニック電工株式会社 半導体装置
KR100708041B1 (ko) * 2001-07-28 2007-04-16 앰코 테크놀로지 코리아 주식회사 반도체패키지 및 그 제조 방법
US6979894B1 (en) 2001-09-27 2005-12-27 Marvell International Ltd. Integrated chip package having intermediate substrate
KR20030060268A (ko) * 2002-01-08 2003-07-16 주식회사 심텍 본딩패드 접속용 비아홀을 이용한 비지에이 반도체패키지의 제조방법 및 그 구조
JP4072523B2 (ja) 2004-07-15 2008-04-09 日本電気株式会社 半導体装置
JP5017881B2 (ja) * 2006-02-17 2012-09-05 日本電気株式会社 半導体装置
JP4953132B2 (ja) 2007-09-13 2012-06-13 日本電気株式会社 半導体装置

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3871015A (en) * 1969-08-14 1975-03-11 Ibm Flip chip module with non-uniform connector joints
US4604644A (en) * 1985-01-28 1986-08-05 International Business Machines Corporation Solder interconnection structure for joining semiconductor devices to substrates that have improved fatigue life, and process for making
DE4325668A1 (de) * 1992-07-30 1994-02-03 Toshiba Kawasaki Kk Mehrebenen-Verdrahtungssubstrat und dieses verwendende Halbleiteranordnung
JPH088359A (ja) * 1994-06-21 1996-01-12 Hitachi Ltd 半導体集積回路装置
EP0713359A1 (de) * 1994-11-21 1996-05-22 International Business Machines Corporation Leiterplatten mit selektiv gefüllten plattierten Durchgangslöchern
US5574630A (en) * 1995-05-11 1996-11-12 International Business Machines Corporation Laminated electronic package including a power/ground assembly
JPH08330474A (ja) * 1995-03-31 1996-12-13 Toshiba Corp 半導体用パッケージ
JPH0945809A (ja) * 1995-07-31 1997-02-14 Fujitsu Ltd 半導体装置及び半導体装置実装用基板
JPH0964090A (ja) * 1995-08-25 1997-03-07 Hitachi Ltd 半導体装置およびその製造方法
EP0883173A1 (de) * 1996-09-12 1998-12-09 Ibiden Co., Ltd. Leiterplatte zur montage elektronischer bauelemente

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3450477B2 (ja) * 1994-12-20 2003-09-22 富士通株式会社 半導体装置及びその製造方法

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3871015A (en) * 1969-08-14 1975-03-11 Ibm Flip chip module with non-uniform connector joints
US4604644A (en) * 1985-01-28 1986-08-05 International Business Machines Corporation Solder interconnection structure for joining semiconductor devices to substrates that have improved fatigue life, and process for making
DE4325668A1 (de) * 1992-07-30 1994-02-03 Toshiba Kawasaki Kk Mehrebenen-Verdrahtungssubstrat und dieses verwendende Halbleiteranordnung
JPH088359A (ja) * 1994-06-21 1996-01-12 Hitachi Ltd 半導体集積回路装置
EP0713359A1 (de) * 1994-11-21 1996-05-22 International Business Machines Corporation Leiterplatten mit selektiv gefüllten plattierten Durchgangslöchern
JPH08330474A (ja) * 1995-03-31 1996-12-13 Toshiba Corp 半導体用パッケージ
US5574630A (en) * 1995-05-11 1996-11-12 International Business Machines Corporation Laminated electronic package including a power/ground assembly
JPH0945809A (ja) * 1995-07-31 1997-02-14 Fujitsu Ltd 半導体装置及び半導体装置実装用基板
US5760469A (en) * 1995-07-31 1998-06-02 Fujitsu Limited Semiconductor device and semiconductor device mounting board
JPH0964090A (ja) * 1995-08-25 1997-03-07 Hitachi Ltd 半導体装置およびその製造方法
US5849606A (en) * 1995-08-25 1998-12-15 Hitachi, Ltd. Semiconductor device and manufacturing of the same
EP0883173A1 (de) * 1996-09-12 1998-12-09 Ibiden Co., Ltd. Leiterplatte zur montage elektronischer bauelemente

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
ANDROS, F.E. et al.: TBGA Package Technology, In: IEEE Transaction on Components, Packaging, and Manufacturing Technology, Part B, Vol. 17, No. 4 1994, pp. 564-8 *
Thermische Modellierung von Ball Grid Arrays, In: Elektronik 8/1997, S. 142-4 *

Also Published As

Publication number Publication date
KR100286746B1 (ko) 2001-04-16
DE19821916A1 (de) 1999-03-11
JP4190602B2 (ja) 2008-12-03
JPH1174417A (ja) 1999-03-16
KR19990023135A (ko) 1999-03-25

Similar Documents

Publication Publication Date Title
DE19709295B4 (de) Halbleiterbaugruppe
DE10259221B4 (de) Elektronisches Bauteil mit einem Stapel aus Halbleiterchips und Verfahren zur Herstellung desselben
DE69935628T2 (de) Hybridmodul
DE10009733B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE19648728C2 (de) Halbleiteranordnung, Stapel aus Halbleiteranordnungen, und Verfahren zu ihrer bzw. seiner Herstellung
DE102005043557B4 (de) Verfahren zur Herstellung eines Halbleiterbauteils mit Durchkontakten zwischen Oberseite und Rückseite
DE10257707B4 (de) Verfahren zum Herstellen eines gestapelten Chip-Paketes
DE10045043B4 (de) Halbleiterbauteil und Verfahren zu dessen Herstellung
DE4126043C2 (de) Gekapseltes Halbleiterbauelement
DE19640225A1 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE19904258A1 (de) Halbleitervorrichtung
DE19747105A1 (de) Bauelement mit gestapelten Halbleiterchips
DE10231385A1 (de) Halbleiterchip mit Bondkontaktstellen und zugehörige Mehrchippackung
DE10339770B4 (de) Verfahren zum Herstellen einer FBGA-Anordnung
WO2005081316A2 (de) Halbleiterbauteil mit einem umverdrahtungssubstrat und verfahren zur herstellung desselben
DE102004001829A1 (de) Halbleitervorrichtung
WO2004003991A2 (de) Elektronisches bauteil mit einer gehäusepackung
DE19709259B4 (de) Mehrlagiges Bodenanschlussgehäuse
DE10238781A1 (de) Halbleitervorrichtung
EP1649412A1 (de) Chipkarte, chipkartenmodul sowie verfahren zur herstellung eines chipkartenmoduls
DE19821916C2 (de) Halbleitereinrichtung mit einem BGA-Substrat
DE10136655C1 (de) Multichipmodul in COB Bauweise, insbesondere CompactFlash Card mit hoher Speicherkapazität und Verfahren zur Herstellung desselben
DE10301510B4 (de) Verfahren zur Herstellung eines Verkleinerten Chippakets
DE10200268A1 (de) Halbleitervorrichtung
DE4234700A1 (de) Halbleiterkompaktanordnung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8172 Supplementary division/partition in:

Ref document number: 19861009

Country of ref document: DE

Q171 Divided out to:

Ref document number: 19861009

Country of ref document: DE

AH Division in

Ref document number: 19861009

Country of ref document: DE

D2 Grant after examination
8364 No opposition during term of opposition
R082 Change of representative

Representative=s name: PRUEFER & PARTNER GBR, DE

R081 Change of applicant/patentee

Owner name: RENESAS ELECTRONICS CORP., JP

Free format text: FORMER OWNER: MITSUBISHI DENKI K.K., TOKYO, JP

Effective date: 20140218

Owner name: RENESAS ELECTRONICS CORPORATION, JP

Free format text: FORMER OWNER: MITSUBISHI DENKI K.K., TOKYO, JP

Effective date: 20140218

Owner name: TESSERA ADVANCED TECHNOLOGIES, INC., SAN JOSE, US

Free format text: FORMER OWNER: MITSUBISHI DENKI K.K., TOKYO, JP

Effective date: 20140218

R082 Change of representative

Representative=s name: PRUEFER & PARTNER GBR, DE

Effective date: 20140218

Representative=s name: PRUEFER & PARTNER MBB PATENTANWAELTE RECHTSANW, DE

Effective date: 20140218

R082 Change of representative

Representative=s name: PRUEFER & PARTNER GBR, DE

R081 Change of applicant/patentee

Owner name: RENESAS ELECTRONICS CORPORATION, JP

Free format text: FORMER OWNER: RENESAS ELECTRONICS CORP., KAWASAKI-SHI, JP

Effective date: 20140331

Owner name: TESSERA ADVANCED TECHNOLOGIES, INC., SAN JOSE, US

Free format text: FORMER OWNER: RENESAS ELECTRONICS CORP., KAWASAKI-SHI, KANAGAWA, JP

Effective date: 20140331

R082 Change of representative

Representative=s name: PRUEFER & PARTNER GBR, DE

Effective date: 20140331

Representative=s name: PRUEFER & PARTNER MBB PATENTANWAELTE RECHTSANW, DE

Effective date: 20140331

R082 Change of representative

Representative=s name: PRUEFER & PARTNER GBR, DE

R081 Change of applicant/patentee

Owner name: TESSERA ADVANCED TECHNOLOGIES, INC., SAN JOSE, US

Free format text: FORMER OWNER: RENESAS ELECTRONICS CORPORATION, KAWASAKI-SHI, KANAGAWA, JP

Effective date: 20140829

R082 Change of representative

Representative=s name: PRUEFER & PARTNER MBB PATENTANWAELTE RECHTSANW, DE

Effective date: 20140829

Representative=s name: PRUEFER & PARTNER GBR, DE

Effective date: 20140829

R071 Expiry of right