DE4234700A1 - Halbleiterkompaktanordnung - Google Patents

Halbleiterkompaktanordnung

Info

Publication number
DE4234700A1
DE4234700A1 DE4234700A DE4234700A DE4234700A1 DE 4234700 A1 DE4234700 A1 DE 4234700A1 DE 4234700 A DE4234700 A DE 4234700A DE 4234700 A DE4234700 A DE 4234700A DE 4234700 A1 DE4234700 A1 DE 4234700A1
Authority
DE
Germany
Prior art keywords
semiconductor
connection
contact points
chip
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE4234700A
Other languages
English (en)
Other versions
DE4234700B4 (de
Inventor
Jin Sung Kim
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Goldstar Electron Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Goldstar Electron Co Ltd filed Critical Goldstar Electron Co Ltd
Publication of DE4234700A1 publication Critical patent/DE4234700A1/de
Application granted granted Critical
Publication of DE4234700B4 publication Critical patent/DE4234700B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5221—Crossover interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/4813—Connecting within a semiconductor or solid-state body, i.e. fly wire, bridge wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48799—Principal constituent of the connecting portion of the wire connector being Copper (Cu)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

Die vorliegende Erfindung bezieht sich auf eine Halbleiterkompaktanord­ nung, und insbesondere auf eine Halbleiterkompaktanordnung, die in der Lage ist, verschiedene Typen der Kompaktanordnungen wie z. B. ein SOJ- Typ (Small Outline J-Bend - J-Bogentyp kleiner Abmessung), ZIP-Typ (Zig-zag Inline Package - Zick-zack-Serienkompaktanordnung) usw. frei zu bewältigen, ohne den Typ des benutzten Halbleiterchips zu ändern, des weiteren bezüglich der Kompaktheit auf einen hochintegrierten 16 Mega­ bit oder größeren Speicher und auf das Verbessern des Freiheitsgrades der Entwurfsauslegung der Kontaktstellen des Halbleiterchips, wobei die Charakteristik der herzustellenden Halbleitervorrichtung und der Integra­ tionsgrad verbessert werden.
Im allgemeinen ist eine Halbleiterkompaktanordnung mittels Festver­ drahtung von inneren Anschlüssen eines Anschlußrahmens an entsprechen­ den Kontaktstellen eines Halbleiterchips und durch anschließendes Ver­ gießen des Halbleiterchips unter Benutzung eines Harzmaterials herge­ stellt.
Fig. 1 ist eine Draufsicht, die die Verbindung zwischen einem Halbleiter­ chip und einem Anschlußrahmen in einer Halbleiterkompaktanordnung eines allgemeinen SOJ-Typs zeigt. Fig. 2 ist eine Querschnittsansicht eines typischen Beispiels einer solchen allgemeinen SOJ-Typ-Halbleiter­ kompaktanordnung. Wie in den Zeichnungen dargestellt, ist der Halblei­ terchip, der mit der Bezugsziffer 3 bezeichnet ist, an eine Trägerplatte bzw. schaufelartige Grundplatte bzw. Paddle 2 des Anschlußrahmens 1 mittels eines Expoxidklebers 8 angebracht. Der Halbleiterchip 3 hat eine Vielzahl von Kontaktstellen 4 einschließlich Kontaktstellen 4a, 4b und 4c, die mittels Drähten 6 mit inneren Anschlüssen 5 des Anschlußrahmens 1 verbunden sind. Der Halbleiterchip 3 sind die inneren Anschlüsse 5 des Anschlußrahmens I sind mit einem Expoxidharz 7 vergossen.
In solch einer SOJ-Typ-Halbleiterkompaktanordnung hat der Halbleiter­ chip 3 eine Primärkontaktstelle bzw. Quellenkontaktstelle 4a an dessen unteren Ende von einem Seitenbereich und eine Massekontaktstelle 4b an dessen oberen Ende des anderen Seitenbereiches, wie in Fig. 2 dargestellt. Die Bezugsziffer 4c bezeichnet allgemein Kontaktstellen für Ein- und Ausgangssignale.
Zum Festverdrahten der inneren Anschlüsse 5 des Anschlußrahmens 1 mit den entsprechenden Kontaktstellen 4, die auf dem Halbleiterchip 3 mittels Metalldrähten 6 gebildet werden, ist eine Auslegung für den Halbleiterchip 3 so entworfen, daß der Raum zwischen jedem inneren Anschluß 5 des Anschlußrahmens 1 und jeder entsprechenden Kontakt­ stelle 4 des Halbleiterchips 3 nicht mehr als 200 MIL (1 MIL = 1/1000 inch) beträgt.
Für den gleichen Zweck ist es auch notwendig, einen Entwurfsraum so vorzusehen, daß jeder innere Anschluß des Anschlußrahmens so entwor­ fen werden kann, daß er der Lage entspricht, an der jede entsprechende Kontaktstelle gebildet ist. So sollte z. B. in Halbleiterkompaktanord­ nungen einer 16-Megabit dynamischen RAM-Klasse solch ein Entwurfs­ raum nicht kleiner als 50 MIL sowohl in X-Achsen- als auch in Y-Achsenrichtung sein.
Die äußere Abmessung der Halbleiterkompaktanordnung zur Gewährlei­ stung einer Kompatibilität der Halbleiterkompaktanordnung ist auch festgelegt. So haben z. B. Halbleiterkompaktanordnungen der 16-Megabit dynamischen RAM-Klasse die äußere Abmessung von 400 mm×725 mm. Im Ergebnis dessen sind im Falle eines Halbleiterchips kleiner Abmessungen Kontaktstellen an den Eckbereichen des Halbleiterchips gebildet. In diesem Fall ist ein Anschlußrahmen so ausgelegt, daß seine inneren Anschlüsse den Anschlußstellen entsprechen, die an den Eckbe­ reichen des Halbleiterchips ausgebildet sind, so daß sie dazu fest ver­ drahtet sind.
Im Fall eines hochintegrierten Halbleiterchips der 16-Megabit oder größeren dynamischen RAM-Klasse, d. h. ein Halbleiterchip großer Ab­ messung, sind insbesondere im Fall einer SOJ-Typ-Halbleiterkompakt­ anordnung, die - wie in Fig. 1 und 2 gezeigt - an ihren gegenüberliegen­ den Seiten vorstehende äußere Anschlüsse haben, Anschlüsse 4 an gegen­ überliegenden Seitenkanten des Halbleiterchips gebildet und sind mit den entsprechenden inneren Anschlüssen 5, die an gegenüberliegenden Seiten des Anschlußrahmens 1 angeordnet sind, fest verdrahtet. Andererseits sind im Fall einer Halbleiterkompaktanordnung eines ZIP-Typs Kontakt­ stellen an den Eckbereichen des Halbleiterchips gebildet, indem Wahl kontaktstellen benutzt werden, so daß eine Variation im Typ der Kom­ paktanordnung bewältigt werden kann.
In solchen konventionellen Kompaktanordnungen mit den oben erwähnten Strukturen wird elektrischer Strom an einen inneren Schaltkreis des Halbleiterchips 3 über spezifische äußere Anschlüsse des Anschlußrah­ mens 1 geliefert, d. h. über ein Primärterminal bzw. Quellenterminal Vcc und ein Masseterminal Vss. Über die verbleibenden äußeren Anschlüsse, d. h. Signalterminals, wird das Signaleingeben und -ausgeben zwischen dem inneren Schaltkreis des Halbleiterchips 3 und dem äußeren der Kompakt­ anordnung ausgeführt.
Typischerweise sind die Positionen des Primärterminals Vcc und des Masseterminals Vss, die spezifische äußere Anschlüsse der Halbleiterkom­ paktanordnung sind, fest. Im Ergebnis dessen sind die Positionen der Primärkontaktstellen und der Massekontaktstellen auch fest, zu denen mit dem Primärterminal Vcc und dem Masseterminal Vss verbundene innere Anschlüsse fest verdrahtet sind. Im Fall der SOJ-Typ-Halbleiterkompakt­ anordnung sind deshalb die Primärkontaktstelle und die Massekontakt­ stelle an dem unteren Ende des einen Seitenbereiches und dem oberen Ende des anderen Seitenbereiches des Halbleiterchips gebildet.
Solch eine Begrenzung bezüglich der Positionen von Primärkontaktstelle und Massekontaktstelle wird ein begrenzender Faktor des Entwurfs von Halbleiterchips. Andererseits sind aus Metall hergestellte Primärver­ bindungen im Halbleiterchip angeordnet und parallel mit verschiedenen inneren Schaltkreisteilen verbunden, so daß elektrischer Strom an sie geliefert wird. Diese Primärverbindungen haben verschiedene und große Längen, wodurch der Freiheitsgrad im Entwurf des Halbleiterchips sehr begrenzt wird. Sie beeinflussen auch nachteilig eine genaue Bereitstel­ lung einer statischen Spannung an jeden inneren Schaltkreisteil. Da die Primärverbindungen auch eine Breite haben, die größer ist als jene der anderen Signalverbindungen, nehmen sie im Halbleiterchip eine größere Fläche ein, wenn sich ihre Länge vergrößert. Im Ergebnis dessen gibt es Probleme hinsichtlich des Herabsetzens des Integrationsgrades und des Benötigens einer Vergrößerung der Chipfläche. Die Anordnung ver­ schiedener Primärverbindungen wird auch ein Faktor der Geräuscherzeu­ gung. Die vergrößerte Länge der Primärverbindung führt zu einer Verkleinerung der Geschwindigkeit, wodurch die Leistung des Halbleiter­ chips herabgesetzt wird. Wo sowohl eine SOJ-Typ-Kompaktanordnung und eine ZIP-Typ-Kompaktanordnung mit Halbleiterchips der gleichen Art hergestellt werden sollen, gibt es kein Problem, wenn die Chips eine kleine Größe haben. Im Fall von Halbleiterchips mit großer Abmessung gibt es jedoch ein Problem, daß die Kontaktstellenpositionen für die SOJ-Typ-Kompaktanordnung verschieden von der für die ZIP-Typ-Kom­ paktanordnung entworfen sein sollte.
Eine Aufgabe der Erfindung ist deshalb, eine Halbleiterkompaktanord­ nung, die in der Lage ist, ohne Wechsel des Typs des benutzten Halblei­ terchips verschiedene Kompaktanordnungstypen wie z. B. ein SOJ-Typ, ZIP-Typ usw. frei zu bewältigen, und bezüglich der Kompaktheit eines hochintegrierten Speichers einer 16-Megabit oder größeren Klasse vor­ zusehen.
Eine weitere Aufgabe der Erfindung ist, eine Halbleiterkompaktanordnung vorzusehen, die einen mit einer Vielzahl von Primärkontaktstellen und einer Vielzahl von Massekontaktstellen versehenen Halbleiterchip hat, und die dadurch in der Lage ist, eine stabile statische Spannung an die inneren Schaltkreisteile des Halbleiterchips zu liefern und die Länge jeder Primärverbindung im Halbleiterchip zu verringern.
Noch eine weitere Aufgabe der Erfindung ist, eine Halbleiterkompakt­ anordnung vorzusehen, die ein leichtes Festverdrahten innerer Anschlüsse eines Anschlußrahmens mit Kontaktstellen eines Halbleiterchips gewähr­ leistet, unabhängig von den Positionen der Kontaktstellen auf dem Halb­ leiterchip, wodurch der Freiheitsgrad im Entwurf der Auslegung der Kontaktstellen des Halbleiterchips, der Charakteristik einer herzustellen­ den Halbleitervorrichtung und der Integrationsgrad verbessert werden.
Gemäß der vorliegenden Erfindung kann diese Aufgabe durch das Bereit­ stellen einer Halbleiterkompaktanordnung gelöst werden, die aus einem Anschlußrahmen, der eine Trägerplatte und eine Vielzahl von inneren Anschlüssen hat, und einen Halbleiterchip aufweist, der eine Vielzahl von Chipkontaktstellen, die elektrisch mit den entsprechenden inneren An­ schlüssen des Anschlußrahmens verbunden sind, hat, wobei der Halblei­ terchip mit den inneren Anschlüssen zusammen vergossen ist, und die Halbleiterkompaktanordnung weiterhin aufweist: eine Verbindungskon­ taktstellenvorrichtung zum elektrisch Verbinden mindestens eines Teils der Chipkontaktstellen des Halbleiterchips mit den entsprechenden inne­ ren Anschlüssen des Anschlußrahmens.
Die Verbindungskontaktstellenvorrichtung weist auf: einen Film als ein Körper der Verbindungskontaktstellenvorrichtung, eine Vielzahl von Kupferfolienverdrahtungen, von denen jede ein Ende hat, das so angeord­ net ist, daß es mit jeder Chipkontaktstelle des Halbleiterchips korrespon­ diert, und das andere Ende so angeordnet ist, daß es mit jedem inneren Anschluß des Anschlußrahmens korrespondiert, eine Vielzahl von ersten Steckkontaktstellen, die aus dem Film herausragen, wobei jede der ersten Steckkontaktstellen mit einem Ende einer jeden korrespondierenden Kupferfolienverdrahtung verbunden und fest verdrahtet mit jeder ent­ sprechenden Chipkontaktstelle ist, und eine Vielzahl von zweiten Steck­ kontaktstellen, die aus dem Film herausragen, wobei jede der zweiten Steckkontaktstellen mit dem anderen Ende einer jeden korrespondieren­ den Kupferfolienverdrahtung verbunden und fest verdrahtet mit jedem entsprechenden inneren Anschluß ist.
Mit dieser Anordnung wird eine elektrische Verbindung zwischen jeder Chipkontaktstelle des Halbleiterchips und jedem entsprechenden inneren Anschluß des Anschlußrahmens durch die Verbindungskontaktstellenvor­ richtung erreicht. Der Halbleiterchip hat eine Vielzahl von Primärkon­ taktstellen, die gewöhnlich elektrisch mit einem inneren Anschluß des Anschlußrahmens als Primärterminal mittels der Verbindungskontakt­ stellenvorrichtung verbunden sind, und eine Vielzahl von Massekontakt­ stellen, die gewöhnlich elektrisch mit einem anderen inneren Anschluß des Anschlußrahmens als ein Masseterminal mittels der Verbindungskon­ taktstellenvorrichtung verbunden sind. Dementsprechend kann die Halb­ leiterkompaktanordnung der vorliegenden Erfindung leicht verschiedene Kompaktanordnungstypen wie z. B. ein SOJ-Typ, ZIP-Typ usw. ohne Wechsel des Typs eines benutzten Halbleiterchips bewältigen.
Weitere Aufgaben und Aspekte der Erfindung werden mit der folgenden Beschreibung der Ausführungsbeispiele unter Bezug auf die beigefügten Zeichnungen deutlich, in denen:
Fig. 1 eine Draufsicht ist, die die Verbindung zwischen einem Halblei­ terchip und einem Anschlußrahmen in einer SOJ-Typ-Halbleiter­ kompaktanordnung zeigt;
Fig. 2 eine Querschnittsansicht einer typischen SOJ-Typ-Halbleiterkom­ paktanordnung ist;
Fig. 3 eine Querschnittsansicht einer SOJ-Typ-Halbleiterkompaktanord­ nung gemäß der vorliegenden Erfindung ist;
Fig. 4 eine Querschnittsansicht einer Verbindungskontaktstellenvorrich­ tung gemäß der vorliegenden Erfindung ist;
Fig. 5 eine Draufsicht ist, die die innere Struktur einer SOJ-Typ-Halb­ leiterkompaktanordnung zeigt, die eine Vielzahl von Primärkon­ taktstellen gemäß der vorliegenden Erfindung hat; und
Fig. 6 eine Draufsicht ist, die die innere Struktur einer ZIP-Typ-Halb­ leiterkompaktanordnung gemäß der vorliegenden Erfindung zeigt.
Gemäß der vorliegenden Erfindung ist nach Fig. 3 eine Halbleiterkom­ paktanordnung dargestellt. Wie in Fig. 3 gezeigt, weist die Halbleiter­ kompaktanordnung einen Anschlußrahmen 1, der eine Trägerplatte 2 hat, und einen Halbleiterchip 3 auf, der an der Trägerplatte 2 des Anschluß­ rahmens 1 mittels eines Klebers 8 befestigt ist. An die obere Fläche bzw. Oberfläche des Halbleiterchips 3 ist eine Verbindungskontaktstellen­ vorrichtung 10 angeordnet, die erste Steckkontaktstellen 12a hat, die mit Chipkontaktstellen 4 des Halbleiterchips 3 mittels Drähten 6 verbunden sind, und zweite Steckkontaktstellen 12b, die mit inneren Anschlüssen 5 des Anschlußrahmens 1 durch Drähte 6 verdrahtet sind. Der Halbleiter­ chip 3 und die inneren Anschlüsse 5 des Anschlußrahmens 1 sind mit einem Gießharz 7 vergossen.
Die Befestigung der Verbindungskontaktstellenvorrichtung 10 an der oberen Oberfläche des Halbleiterchips 3 wird durch die Verwendung eines Epoxidklebers 20 oder eines Laminierungsverfahrens erreicht.
Wie in Fig. 4 gezeigt, weist die Verbindungskontaktstellenvorrichtung 10 einen aushärtenden Polyimidfilm 11 als einen Körper der Verbindungs­ kontaktstellenvorrichtung auf. An der Oberfläche des aushärtenden Polyimidfilms 11 sind die ersten Steckkontaktstellen 12a an Positionen gebildet, die den Chipkontaktstellen 4 des Halbleiterchips 3 entsprechen In ähnlicher Weise werden die zweiten Steckkontaktstellen 12b auf der Oberfläche des aushärtenden Polyimidfilms an Positionen gebildet, die mit den inneren Anschlüssen 5 des Anschlußrahmens 1 korrespondieren Eine Vielzahl von Kupferfolienverdrahtungen 12 ist in dem aushärtenden Polyimidfilm 11 eingebettet, so daß die ersten Steckkontaktstellen 12a mit den jeweiligen entsprechenden zweiten Steckkontaktstellen 12b elektrisch verbunden sind.
Die Kupferfolienverdrahtungen 12 sind in dem aushärtenden Polyimidfilm 11 in einer Einschicht- oder Mehrschichtart angeordnet, und erstrecken sich frei in X-Achsen- und Y-Achsenrichtung.
Vorzugsweise hat der aushärtende Polyimidfilm 11 der Verbindungskon­ taktstellenvorrichtung 10 eine Dicke von 10 µm bis 300 µm. Am mei­ sten ist auch bevorzugt, daß die Kupferfolienverdrahtungen 12 eine Dicke von 10 µm bis 100 µm, eine Festigkeit von 1400 kg/cm2 oder mehr und einen Raum von 50 µm oder mehr zwischen benachbarten Kupferfolien­ verdrahtungen 12 haben.
Im folgenden wird die Montage der Halbleiterkompaktanordnung mit der oben beschriebenen Konstruktion gemäß der vorliegenden Erfindung beschrieben.
Zuerst wird die Verbindungskontaktstellenvorrichtung 10 gemäß der vorliegenden Erfindung entworfen und gefertigt, um eine Anordnung ent­ sprechend den Kontaktstellenanordnungen des Halbleiterchips 3 und der inneren Anschlüsse 5 des Anschlußrahmens 1 zu haben. Das heißt eine Vielzahl von Kupferfolienverdrahtungen 12 sind in dem aushärtenden Polyimidfilm 11 der Verbindungskontaktstellenvorrichtung 10 so angeord­ net, daß sie an dessen jeweiligen einem Ende mit den Chipkontaktstellen 4 des Halbleiterchips 3 und an dessen jeweiligen anderen Ende mit den inneren Anschlüssen 5 des Anschlußrahmens 1 korrespondieren. Mit dem jeweiligen einen Ende der Kupferfolienverdrahtungen 12 sind die ersten Steckkontaktstellen 12a verbunden, die aus der oberen Oberfläche des aushärtenden Polyimidfilms 11 herausstehen. Mit den jeweiligen anderen Enden der Kupferfolienverdrahtungen 12 sind die zweiten Steck­ kontaktstellen 12b verbunden, die aus der oberen Oberfläche des aushär­ tenden Polyimidfilms 11 herausstehen.
Jede erste Steckkontaktstelle 12a der Verbindungskontaktstellenvorrichtung 10 ist so angeordnet, daß eine Entfernung zwischen jeder entsprechenden Kontaktstelle 4 des Halbleiterchips 3 vorhanden ist, die ein Festverdrah­ ten mit der Kontaktstelle 4 ermöglicht. In ähnlicher Weise ist jede zweite Steckkontaktstelle 12b der Verbindungskontaktstellenvorrichtung 10 so angeordnet, daß sie von jedem entsprechenden inneren Anschluß 5 des Anschlußrahmens 1 beabstandet ist, der seine Festverdrahtung mit dem inneren Anschluß 5 ermöglicht.
Wie oben erwähnt, ist die Verbindungskontaktstellenvorrichtung 10 so entworfen und wird so hergestellt, daß sie mit den Chipkontaktstellen 4 des Halbleiterchips 3 und den inneren Anschlüssen 5 des Anschlußrah­ mens 1 korrespondiert. Diese Verbindungskontaktstellenvorrichtung 10 ist an der oberen Oberfläche des mit der Trägerplatte 2 des Anschlußrah­ mens 1 befestigten Halbleiterchips 3 angebracht. Die Befestigung der Verbindungskontaktstellenvorrichtung 10 an der oberen Oberfläche des Halbleiterchips 3 wird durch die Anwendung eines Klebstoffes oder eines Laminierungsverfahrens zum Laminieren der Verbindungskontaktstellenvor­ richtung 10 über der oberen Oberfläche des Halbleiterchips 3 erreicht. Danach werden die ersten Steckkontaktstellen 12a der Verbindungskon­ taktstellenvorrichtung 10 mit den jeweiligen Chipkontaktstellen 4 des Halbleiterchips 3 fest verdrahtet. Gleichzeitig werden die zweiten Steck­ kontaktstellen 12b der Verbindungskontaktstellenvorrichtung 10 mit den jeweiligen inneren Anschlüssen 5 des Anschlußrahmens 1 fest verdrahtet. Nachfolgend werden ein Vergießprozeß, ein Feinabgleichprozeß und ein Ausformprozeß ausgeführt zur Komplettierung der Herstellung der Halb­ leiterkompaktanordnung.
Jetzt wird ein Beispiel einer Halbleiterkompaktanordnung mit der oben erwähnten Verbindungskontaktstellenvorrichtung gemäß der vorliegenden Erfindung beschrieben.
Fig. 5 ist eine Draufsicht, die die innere Struktur einer SOJ-Typ-Halblei­ terkompaktanordung zeigt, die eine Vielzahl von Primärkontaktstellen gemaß der vorliegenden Erfindung hat. In Fig. 5 bezeichnen die glei­ chen Bezugsziffern die gleichen Elemente wie in Fig. 3. Wie in Fig. 5 gezeigt, weist die Halbleiterkompaktanordnung einen Anschlußrahmen 1, der eine Trägerplatte 2 hat, und ein Halbleiterchip 3 auf, das eine Vielzahl von Primärkontaktstellen 4a zum Anlegen elektrischen Stromes an gewissen Teilen des Halbleiterchips 3 und eine Vielzahl von Masse­ kontaktstellen 4b hat. Der Halbleiterchip 3 wird auch an seinen gegen­ überliegenden Seitenkanten mit einer Vielzahl von Signaleingangs-/Aus­ gangskontaktstellen 4c versehen. Dieser Halbleiterchip 3 ist an der Trägerplatte 2 des Anschlußrahmens 1 angebracht. An vorbestimmten Bereichen der oberen Oberfläche des Halbleiterchips 3 sind zwei Ver­ bindungskontaktstellenvorrichtungen 10 und 10′ angebracht, von denen jede erste und zweite Steckkontaktstellen 12a und 12b hat. Im Fall von Fig. 5 hat jede Verbindungskontaktstellenvorrichtung zwei verlängerte erste Steckkontaktstellen 12a und eine zweite Steckkontaktstelle 12b. Bei der verlängerten Form kann jede erste Steckkontaktstelle 12a durch eine Vielzahl von separaten kleinen Steckkontaktstellen aufgebaut sein. An jeder ersten Steckkontaktstelle 12a einer Verbindungskontaktstellenvor­ richtung 10 sind Primärkontaktstellen 4a, die im Mittelbereich des Halb­ leiterchips 3 gebildet sind, gewöhnlich fest verdrahtet. Andererseits ist die zweite Steckkontaktstelle 12b mit einem inneren Anschluß des An­ schlußrahmens 1 als ein Primärterminal fest verdrahtet. In ähnlicher Weise sind Primärkontaktstellen 4b, die im Mittelbereich des Halbleiter­ chips 3 gebildet sind, gewöhnlich mit der ersten Steckkontaktstelle 12a der anderen Verbindungskontaktstellenvorrichtung 10′ fest verdrahtet. Die zweite Steckkontaktstelle 12b der anderen Verbindungskontaktstellen­ vorrichtung 10′ ist mit einem inneren Anschluß des Anschlußrahmens 1 als ein Masseterminal fest verdrahtet. Andererseits sind die Signaleinga­ be-/Ausgabekontaktstellen 4c des Halbleiterchips 3 mit den inneren Anschlüssen des Anschlußrahmens 1 als Signaleingabe-/Ausgabeterminals fest verdrahtet.
Mit dieser Anordnung können die Primärkontaktstellen und die Masse­ kontaktstellen des Halbleiterchips 3 in Mehrfachanordnung an gewünsch­ ten Positionen vorgesehen werden. Diese Primärkontaktstellen und Massekontaktstellen sind elektrisch mit jeweils dem inneren Anschluß des Primärterminals und dem inneren Anschluß des Masseterminals des Anschlußrahmens verbunden. Dementsprechend ist es möglich, die Länge jeder Primärverbindung durch den Entwurf innerer Schaltkreise des Halbleiterchips 3 zu reduzieren und den Grad der Entwurfsfreiheit zu vergrößern.
Andererseits ist Fig. 6 eine Draufsicht, die die innere Struktur einer ZIP-Typ-Halbleiterkompaktanordnung gemäß der vorliegenden Erfindung zeigt. In Fig. 6 bezeichnen die gleichen Bezugsziffern die gleichen Elemente wie in Fig. 3. Wie in Fig. 6 gezeigt, weist die Halbleiterkom­ paktanordnung einen Anschlußrahmen 1, der eine Trägerplatte 2 hat, und einen Halbleiterchip 3 auf, der an der Trägerplatte 2 des Anschlußrah­ mens 1 angebracht ist. Der Halbleiterchip 3 hat an seinen gegenüber­ liegenden Seitenkanten eine Vielzahl von Chipkontaktstellen 4. Eine Verbindungskontaktstellenvorrichtung 10, die erste und zweite Steckkon­ taktstellen 12a und 12b hat, ist an der oberen Oberfläche des Halbleiter­ chips 3 angebracht. Die ersten Steckkontaktstellen 12a der Verbindungs­ kontaktstellenvorrichtung 10 sind mittels Drähten 6 mit den jeweiligen Chipkontaktstellen 4 des Halbleiterchips 3 fest verbunden. Andererseits sind die zweiten Steckkontaktstellen 12b mittels Drähten 6 mit den jeweiligen inneren Anschlüssen 5 des Anschlußrahmens 1 verbunden.
Die ersten Steckkontaktstellen 12a sind an gegenüberliegenden Seiten­ kanten der Verbindungskontaktstellenvorrichtung 10 so angeordnet, daß sie mit den Chipkontaktstellen 4 des Halbleiterchips 3 korrespondieren, so daß sie mit den jeweiligen Chipkontaktstellen 4 fest verdrahtet sind. Die zweiten Steckkontaktstellen 12b sind an Eckbereichen der Verbin­ dungskontaktstellenvorrichtung 10 so angeordnet, daß sie mit den jeweili­ gen inneren Anschlüssen 5 des ZIP-Typs fest verdrahtet sind. Dement­ sprechend ist es möglich, den für den SOJ-Typ entworfenen Halbleiter­ chip 3 mit dem für den ZIP-Typ entworfenen Anschlußrahmen zu ver­ binden, ohne irgendwelche Wahlkontaktstellen zu verwenden, so daß eine Halbleiterkompaktanordnung des ZIP-Typs hergestellt wird.
Wenn eine Halbleiterkompaktanordnung des SOJ-Typs durch Anwendung des Halbleitertyps des ZIP-Typs, der an seinen Eckbereichen mit Chip­ kontaktstellen versehen ist, hergestellt werden soll, wird eine Verbin­ dungskontaktstellenvorrichtung entworfen und hergestellt, um die Änderung des Kompaktanordnungstyps zu bewältigen. Das heißt die Ver­ bindungskontaktstellenvorrichtung verbindet die Chipkontaktstellen elek­ trisch mit den inneren Anschlüssen 5. Somit kann der Halbleiterchip, der ZIP-Typ-Chipkontaktstellen hat, leicht für die Herstellung der Halb­ leiterkompaktanordnung des SOJ-Typs verwendet werden.
Wie aus der obigen Beschreibung deutlich wird, sieht die vorliegende Erfindung eine Halbleiterkompaktanordnung vor, die Primärkontaktstellen und Massekontaktstellen eines Halbleiterchips in Zahl und Lage frei verändern kann, und somit den Grad der Entwurfsfreiheit der Auslegung des Halbleiterchips verbessert. Insbesondere kann elektrischer Strom stabil den inneren Schaltkreisteilen des Halbleiterchips dadurch zugeführt werden, daß die Primärkontaktstellen und die Massekontaktstellen in Mehrfachanordnung vorgesehen werden können, so daß der Halbleiterchip Verbesserungen bezüglich Zuverlässigkeit und Geschwindigkeit aufweist. Es ist auch möglich, die Länge jeder inneren Primärverbindung im Halbleiterchip zu reduzieren, wodurch der Integrationsgrad verbessert wird.
Außerdem gibt es Effekte bezüglich der Erhöhung des Grades der Entwurfsfreiheit für einen Anschlußrahmen und bezüglich der Kompakt­ heit eines hochintegrierten Speichers einer 16-Megabit oder größeren Klasse sowie dem freien Bewältigen verschiedener Kompaktanordnungs­ typen wie z. B. eines SOJ-Typs, ZIP-Typs usw., ohne den Typ eines benutzten Halbleiterchips zu ändern.

Claims (7)

1. Halbleiterkompaktanordnung, die aus einem Anschlußrahmen, der eine Trägerplatte und eine Vielzahl von inneren Anschlüssen hat, und einen Halbleiterchip aufweist, der eine Vielzahl von Chipkon­ taktstellen hat, die elektrisch mit den entsprechenden inneren An­ schlüssen des Anschlußrahmens verbunden sind, wobei der Halb­ leiterchip zusammen mit den inneren Anschlüssen vergossen ist, und wobei die Halbleiterkompaktanordnung weiterhin aufweist: eine Verbindungskontaktstellenvorrichtung zum elektrischen Verbinden mindestens eines Teils der Chipkontaktstellen des Halbleiterchips mit den entsprechenden inneren Anschlüssen des Anschlußrahmens.
2. Halbleiterkompaktanordnung gemäß Anspruch 1, bei der die Ver­ bindungskontaktstellenvorrichtung mit der oberen Oberfläche des Halbleiterchips durch Anwendung eines Expoxidklebers oder eines Laminierungsverfahrens angebracht ist.
3. Halbleiterkompaktanordnung gemäß Anspruch 1, bei der die Ver­ bindungskontaktstellenvorrichtung aufweist:
einen Film als einen Körper der Verbindungskontaktstellenvorrich­ tung;
eine Vielzahl von Kupferfolienverdrahtungen, von denen jede ein Ende hat, das so angeordnet ist, daß es mit jeder Chipkontaktstelle des Halbleiterchips korrespondiert, und das andere Ende hat, das so angeordnet ist, daß es mit jedem inneren Anschluß des Anschlußrah­ mens korrespondiert;
eine Vielzahl von ersten aus dem Film herausstehenden Steckkon­ taktstellen, von denen jede erste Steckkontaktstelle mit einem Ende einer jeden entsprechenden Kupferfolienverdrahtung verbunden und fest verdrahtet ist mit jeder entsprechenden Chipkontaktstelle; und
eine Vielzahl von zweiten aus dem Film herausstehenden Steckkon­ taktstellen, wobei jede zweite Steckkontaktstelle mit dem anderen Ende einer jeden entsprechenden Kupferfolienverdrahtung verbunden und fest verdrahtet ist mit jedem entsprechenden inneren Anschluß.
4. Halbleiterkompaktanordnung gemäß Anspruch 3, bei der die Kupf­ erfolienverdrahtungen in dem Film in einer Einschicht- oder Mehr­ schichtart angeordnet sind und sich frei in X-Achsen- und Y-Achsen­ richtungen erstrecken soll.
5. Halbleiterkompaktanordnung gemäß Anspruch 3, bei der der Film der Verbindungskontaktstellenvorrichtung eine Dicke von 10 µm bis 300 µm hat, und die Kupferfolienverdrahtungen eine Dicke von 10 µm bis 100 µm, eine Festigkeit von nicht weniger als 1400 kg/cm2 und einen Raum von nicht weniger als 50 µm zwischen benach­ barten Kupferfolienverdrahtungen haben.
6. Halbleiterkompaktanordnung gemäß Anspruch 1, bei der die Ver­ bindung zwischen jeder Chipkontaktstelle des Halbleiterchips und jedem entsprechenden inneren Anschluß des Anschlußrahmens, die Verbindung zwischen jeder Chipkontaktstelle des Halbleiterchips und der Verbindungskontaktstellenvorrichtung und die Verbindung zwi­ schen der Verbindungskontaktstellenvorrichtung und jedem inneren Anschluß des Anschlußrahmens mit Drähten erreicht werden.
7. Halbleiterkompaktanordnung gemäß Anspruch 1, bei der der Halblei­ terchip eine Vielzahl von Primärkontaktstellen, die elektrisch ge­ wöhnlich mit einem inneren Anschluß des Anschlußrahmens als ein Primärterminal mittels der Verbindungskontaktstellenvorrichtung verbunden sind, und eine Vielzahl von Massekontaktstellen hat, die elektrisch gewöhnlich mit einem anderen inneren Anschluß des Anschlußrahmens als ein Masseterminal mittels der Verbindungskon­ taktstellenvorrichtung verbunden ist.
DE4234700A 1991-10-15 1992-10-14 Gehäuste Halbleiteranordnung Expired - Fee Related DE4234700B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR2019910017136U KR940006187Y1 (ko) 1991-10-15 1991-10-15 반도체장치
KR17136/91U 1991-10-15

Publications (2)

Publication Number Publication Date
DE4234700A1 true DE4234700A1 (de) 1993-05-19
DE4234700B4 DE4234700B4 (de) 2007-10-18

Family

ID=19320593

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4234700A Expired - Fee Related DE4234700B4 (de) 1991-10-15 1992-10-14 Gehäuste Halbleiteranordnung

Country Status (5)

Country Link
US (1) US5304737A (de)
JP (1) JP2573492Y2 (de)
KR (1) KR940006187Y1 (de)
DE (1) DE4234700B4 (de)
TW (1) TW221524B (de)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2803642B2 (ja) * 1996-06-27 1998-09-24 日本電気株式会社 半導体装置
DE19631046B4 (de) * 1996-08-01 2004-01-29 Diehl Stiftung & Co. Bond-Struktur
US6097098A (en) 1997-02-14 2000-08-01 Micron Technology, Inc. Die interconnections using intermediate connection elements secured to the die face
US5838072A (en) * 1997-02-24 1998-11-17 Mosel Vitalic Corporation Intrachip power distribution package and method for semiconductors having a supply node electrically interconnected with one or more intermediate nodes
US20050230850A1 (en) * 2004-04-20 2005-10-20 Taggart Brian C Microelectronic assembly having a redistribution conductor over a microelectronic die
US9871019B2 (en) 2015-07-17 2018-01-16 Invensas Corporation Flipped die stack assemblies with leadframe interconnects
US9490195B1 (en) 2015-07-17 2016-11-08 Invensas Corporation Wafer-level flipped die stacks with leadframes or metal foil interconnects
US9825002B2 (en) 2015-07-17 2017-11-21 Invensas Corporation Flipped die stack
US9508691B1 (en) 2015-12-16 2016-11-29 Invensas Corporation Flipped die stacks with multiple rows of leadframe interconnects
US10566310B2 (en) 2016-04-11 2020-02-18 Invensas Corporation Microelectronic packages having stacked die and wire bond interconnects
US9595511B1 (en) 2016-05-12 2017-03-14 Invensas Corporation Microelectronic packages and assemblies with improved flyby signaling operation
US9728524B1 (en) 2016-06-30 2017-08-08 Invensas Corporation Enhanced density assembly having microelectronic packages mounted at substantial angle to board

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0299252A2 (de) * 1987-07-15 1989-01-18 Advanced Micro Devices, Inc. Leitergitter für integrierte Schaltung mit Spannungs- und Verteilungsleiter zu einem integrierten Schaltungswürfel und automatischer Bandmontage mit zwei Metallschichten
JPH02280346A (ja) * 1989-04-21 1990-11-16 Sumitomo Electric Ind Ltd 半導体素子の製造方法
JPH03132063A (ja) * 1989-10-18 1991-06-05 Dainippon Printing Co Ltd リードフレーム
JPH03139871A (ja) * 1989-10-25 1991-06-14 Dainippon Printing Co Ltd リードフレーム
JPH03191560A (ja) * 1989-12-20 1991-08-21 Nec Corp 樹脂封止型半導体装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4208698A (en) * 1977-10-26 1980-06-17 Ilc Data Device Corporation Novel hybrid packaging scheme for high density component circuits
CA1202383A (en) * 1983-03-25 1986-03-25 Herman R. Person Thick film delay line
US4534105A (en) * 1983-08-10 1985-08-13 Rca Corporation Method for grounding a pellet support pad in an integrated circuit device
JPH088330B2 (ja) * 1989-07-19 1996-01-29 日本電気株式会社 Ｌｏｃ型リードフレームを備えた半導体集積回路装置
JPH03166756A (ja) * 1989-11-27 1991-07-18 Seiko Epson Corp 半導体集積回路用リードフレーム
JPH03166755A (ja) * 1989-11-27 1991-07-18 Seiko Epson Corp 半導体集積回路用リードフレーム

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0299252A2 (de) * 1987-07-15 1989-01-18 Advanced Micro Devices, Inc. Leitergitter für integrierte Schaltung mit Spannungs- und Verteilungsleiter zu einem integrierten Schaltungswürfel und automatischer Bandmontage mit zwei Metallschichten
JPH02280346A (ja) * 1989-04-21 1990-11-16 Sumitomo Electric Ind Ltd 半導体素子の製造方法
JPH03132063A (ja) * 1989-10-18 1991-06-05 Dainippon Printing Co Ltd リードフレーム
JPH03139871A (ja) * 1989-10-25 1991-06-14 Dainippon Printing Co Ltd リードフレーム
JPH03191560A (ja) * 1989-12-20 1991-08-21 Nec Corp 樹脂封止型半導体装置

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
Patents Abstracts of Japan, E-1106, Aug.30, 1991, Vol.15, No.343 & JP 03132063 A *
Patents Abstracts of Japan, E-1110, Sep.11, 1991, Vol.15, No.359 & JP 03139871 A *
Patents Abstracts of Japan, E-1134, Nov.18, 1991, Vol.15, No.453 & JP 03191560 A *
Patents Abstracts of Japan, Feb.06, 1991, Vol.15, No.50 & JP 02280346 A *

Also Published As

Publication number Publication date
US5304737A (en) 1994-04-19
KR940006187Y1 (ko) 1994-09-10
JP2573492Y2 (ja) 1998-05-28
KR930009747U (ko) 1993-05-26
JPH0541149U (ja) 1993-06-01
DE4234700B4 (de) 2007-10-18
TW221524B (de) 1994-03-01

Similar Documents

Publication Publication Date Title
DE19723203B4 (de) Verfahren zum Herstellen eines Halbleiterbauteils in Chipgröße
DE4301915C2 (de) Mehrfachchip-Halbleitervorrichtung
DE19821715B4 (de) Gepacktes integriertes Schaltkreisbauelement und Verfahren zu seiner Herstellung
DE60030931T2 (de) Halbleiteranordnung und Herstellungsverfahren dafür
DE10295972B4 (de) Nicht in einer Form hergestellte Packung für eine Halbleiteranordnung und Verfahren zur Herstellung
DE19720275B4 (de) Substrat für eine Halbleiteranordnung, Herstellungsverfahren für dasselbe und eine das Substrat verwendende stapelbare Halbleiteranordnung
DE2554965C2 (de)
DE19628376A1 (de) Integrierte Schaltkreisanordnung und Verfahren zu deren Herstellung
DE10033977B4 (de) Zwischenverbindungsstruktur zum Einsatz von Halbleiterchips auf Schichtträgern
DE19716668A1 (de) Halbleiterchip-Stapelgehäuse mit untenliegenden Zuleitungen
DE19747105A1 (de) Bauelement mit gestapelten Halbleiterchips
DE10142120A1 (de) Elektronisches Bauteil mit wenigstens zwei gestapelten Halbleiterchips sowie Verfahren zu seiner Herstellung
DE19650148A1 (de) Halbleitervorrichtung und zugehöriges Herstellungsverfahren
DE10231385A1 (de) Halbleiterchip mit Bondkontaktstellen und zugehörige Mehrchippackung
DE19801312A1 (de) Halbleiterbauelement mit mehreren Substratlagen und zumindest einem Halbleiterchip und einem Verfahren zum Herstellen eines solchen Halbleiterbauelementes
DE19709295A1 (de) Halbleiterbaugruppe
DE102004001829A1 (de) Halbleitervorrichtung
DE112018001784T5 (de) Stromerfassungswiderstand
DE69737320T2 (de) Halbleitervorrichtung
DE19709259B4 (de) Mehrlagiges Bodenanschlussgehäuse
DE4234700A1 (de) Halbleiterkompaktanordnung
DE19526511A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung und Montage
DE10153666A1 (de) Kontaktanordnung mit hoher Dichte
DE69838442T2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit einem Paar Strahlungsanschlüssen und einer Vielfalt von Außenverbindungen, die aus einem einzelnen Leiterrahmen geformt sind
DE4321592B4 (de) Halbleitervorrichtungen sowie ein Chipauflage-Trägerteil und ein Tape-Carrier-Gehäuse hierfür

Legal Events

Date Code Title Description
OM8 Search report available as to paragraph 43 lit. 1 sentence 1 patent law
8110 Request for examination paragraph 44
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee