JPH088330B2 - Ｌｏｃ型リードフレームを備えた半導体集積回路装置 - Google Patents

Ｌｏｃ型リードフレームを備えた半導体集積回路装置

Info

Publication number
JPH088330B2
JPH088330B2 JP1186600A JP18660089A JPH088330B2 JP H088330 B2 JPH088330 B2 JP H088330B2 JP 1186600 A JP1186600 A JP 1186600A JP 18660089 A JP18660089 A JP 18660089A JP H088330 B2 JPH088330 B2 JP H088330B2
Authority
JP
Japan
Prior art keywords
lead frame
integrated circuit
type lead
circuit device
semiconductor pellet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1186600A
Other languages
English (en)
Other versions
JPH0350859A (ja
Inventor
浩 石岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP1186600A priority Critical patent/JPH088330B2/ja
Priority to DE69013254T priority patent/DE69013254T2/de
Priority to EP90113690A priority patent/EP0409173B1/en
Priority to US07/554,652 priority patent/US5089876A/en
Publication of JPH0350859A publication Critical patent/JPH0350859A/ja
Publication of JPH088330B2 publication Critical patent/JPH088330B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は半導体ペレット上に固着されたLOC（Lead On
Chip）型リードフレームがボンディング線により半導
体ペレットと電気的に接続されるLOC型リードフレーム
を備えた半導体集積回路装置に関する。
［従来の技術］ 第３図（ａ）は従来のLOC型リードフレームを備えた
半導体集積回路装置を示す平面図、第３図（ｂ）は第３
図（ａ）のIII−III線による断面図である。
従来のLOC型リードフレームはリード17と、このリー
ド17に接続された導体板からなる接続端子16とを有して
いる。また、この接続端子16の半導体ペレット11側の面
には絶縁膜14が設けられている。
このLOC型リードフレームは能動素子等が形成されて
いる半導体ペレット11の主表面上に接着剤等により固定
される。そして、半導体ペレット11の主表面の縁部に設
けられている電極と接続端子16とはボンディング線によ
り電気的に接続される。
［発明が解決しようとする課題］ しかしながら、従来のLOC型リードフレームを備えた
半導体集積回路装置には、以下に示す欠点がある。即
ち、接続端子16は半導体ペレット11の能動素子が形成さ
れている主表面上に絶縁膜14を介して配置されるため、
接続端子16と半導体ペレット11に形成された内部回路と
が近接する。このため、外部からリード17に印加された
入力信号等の電圧により接続端子16の上下方向に電界が
発生すると、この電界が半導体ペレット11の内部回路に
侵入する。そうすると、半導体ペレット11に形成された
能動素子は微小な電位の信号により動作しているため、
半導体ペレット11の内部回路がこの電界の影響を受け、
半導体集積回路装置の動作マージンが減少したり、又は
誤動作を起こす等の不都合が発生することがある。
本発明はかかる問題点に鑑みてなされたものであっ
て、LOC型リードフレームの接続端子から発生する電界
を遮断し、半導体ペレットがこの電界の影響を受けるこ
とを回避できるLOC型リードフレームを備えた半導体集
積回路装置を提供することを目的とする。
［課題を解決するための手段］ 本発明に係るLOC型リードフレームを備えた半導体集
積回路装置は、半導体ペレット上に固定されたLOC型リ
ードフレームがボンディング線により半導体ペレットと
電気的に接続される半導体集積回路装置において、前記
半導体ペレットの能動素子が形成された表面上に固着さ
れる絶縁膜と、この絶縁膜上に設けられた導体板と、こ
の導体板上の所定の領域に他の絶縁膜を介して選択的に
配置された複数個の接続端子と、この接続端子から側方
に導出されたリードとを有することを特徴とする。
［作用］ 本発明においては、半導体ペレットに絶縁膜を介して
導体板が固着される。そして、リードフレームの接続端
子は、他の絶縁膜を挾んで、この導体板上に設けられて
いる。これにより、前記接続端子から発生した電界はこ
の導体板により遮断されるため、半導体ペレット中に侵
入することがない。従って、半導体ペレットの内部回路
は所定の特性が維持され、誤動作等の不都合の発生を回
避することができる。
［実施例］ 次に、本発明の実施例について添付の図面を参照して
説明する。
第１図（ａ）は本発明の第１の実施例に係るLOC型リ
ードフレームを備えた半導体集積回路装置を示す平面
図、第１図（ｂ）は第１図（ａ）のＩ−Ｉ線による断面
図である。
本実施例においては、半導体ペレット１の能動素子が
形成された表面上に第１の絶縁膜３を介して導体板２が
接着固定されている。この導体板２は半導体ペレット１
の前記表面をその縁部を除いて覆う大きさを有する矩形
のものである。そして、この導体板２上の所定領域に
は、第２の絶縁膜４を介して接続端子６が接着固定され
ている。各接続端子６はリード７と一体になって成形さ
れており、このリード７は半導体ペレット１の側方に導
出されている。そして、半導体ペレット１の前記表面に
は、導体板２に覆われていない縁部に電極が形成されて
おり、この電極と接続端子６とはボンティング線により
接続される。
本実施例においては、接続端子６と半導体ペレット１
との間に導体板２が設けられているため、接続端子６か
ら発生した電界はこの導体板２により遮断され、半導体
ペレット１内には侵入しない。このため、半導体集積回
路装置の誤動作及び動作マージンの減少等の不都合を回
避することができる。
第２図（ａ）は本発明の第２の実施例に係るLOC型リ
ードフレームを備えた半導体集積回路装置を示す平面
図、第２図（ｂ）は第２図（ａ）のIIb−IIb線による断
面図、第２図（ｃ）は第２図（ａ）のIIc−IIc線による
断面図である。
本実施例が第１の実施例と異なる点はボンディング線
の接続方法が異なることにあり、その他の構造は基本的
には第１の実施例と同様であるので、第２図（ａ），
（ｂ），（ｃ）において第１図（ａ），（ｂ）と同一物
には同一符号を付してその詳しい説明は省略する。
本実施例のリードフレームは第１の実施例と同様の構
造をしている。このリードフレームを半導体ペレット１
上に接着した後、ボンディング線５により半導体ペレッ
ト１と接続端子とを接続するが、本実施例においては以
下に示すようにボンディングを行う。
先ず、第２図（ｂ）に示すように、ボンディング線５
により半導体ペレット１に形成された信号線等の電極と
接続端子６とを接続する。
次に、第２図（ｃ）に示すように、例えば、電源又は
接地と接続されるべき所定の接続端子６と導体板２とを
ボンディング線５により接続する。これにより、導体板
２は電源電位又は接地電位になる。
次いで、半導体ペレット１に設けられた電源又は接地
と接続されるべき電極と導体板２とをボンディング線５
により接続する。
このように、導体板２を電源又は接地と接続すること
により、半導体ペレットに設けられた電源電極又は接地
電極の接続が容易になる。
［発明の効果］ 以上説明したように本発明によれば、接続端子と半導
体ペレットとの間に導体板が設けられているから、入出
力信号により接続端子から発生する電界がノイズとなっ
て半導体ペレットの内部回路に局部的に影響を与えるこ
とを防止することができる。また、例えば導体板を電源
又は接地電位の配線として使用することも可能であり、
このように使用することにより、半導体ペレットのレイ
アウトの自由度が増大するという効果も奏する。
【図面の簡単な説明】 第１図（ａ）は本発明の第１の実施例に係るLOC型リー
ドフレームを備えた半導体集積回路装置を示す平面図、
第１図（ｂ）は第１図（ａ）のＩ−Ｉ線による断面図、
第２図（ａ）は本発明の第２の実施例に係るLOC型リー
ドフレームを備えた半導体集積回路装置を示す平面図、
第２図（ｂ）は第２図（ａ）のIIb−IIb線による断面
図、第２図（ｃ）は第２図（ａ）のIIc−IIc線による断
面図、第３図（ａ）は従来の半導体集積回路装置用LOC
型リードフレームを示す平面図、第３図（ｂ）は第３図
（ａ）のIII−III線による断面図である。 1,11;半導体ペレット、2;導体板、3;第１の絶縁膜、4;
第２の絶縁膜、5;ボンディング線、6,16;接続端子、7,1
7;リード、14;絶縁膜

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】半導体ペレット上に固定されたLOC型リー
    ドフレームがボンディング線により半導体ペレットと電
    気的に接続される半導体集積回路装置において、前記半
    導体ペレットの能動素子が形成された表面上に固着され
    る絶縁膜と、この絶縁膜上に設けられた導体板と、この
    導体板上の所定の領域に他の絶縁膜を介して選択的に配
    置された複数個の接続端子と、この接続端子から側方に
    導出されたリードとを有することを特徴とするLOC型リ
    ードフレームを備えた半導体集積回路装置。
JP1186600A 1989-07-19 1989-07-19 Ｌｏｃ型リードフレームを備えた半導体集積回路装置 Expired - Lifetime JPH088330B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP1186600A JPH088330B2 (ja) 1989-07-19 1989-07-19 Ｌｏｃ型リードフレームを備えた半導体集積回路装置
DE69013254T DE69013254T2 (de) 1989-07-19 1990-07-17 Halbleiter-IC-Bauelement mit verbesserter Interkonnektionsstruktur.
EP90113690A EP0409173B1 (en) 1989-07-19 1990-07-17 Semiconductor ic device having an improved interconnection structure
US07/554,652 US5089876A (en) 1989-07-19 1990-07-19 Semiconductor ic device containing a conductive plate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1186600A JPH088330B2 (ja) 1989-07-19 1989-07-19 Ｌｏｃ型リードフレームを備えた半導体集積回路装置

Publications (2)

Publication Number Publication Date
JPH0350859A JPH0350859A (ja) 1991-03-05
JPH088330B2 true JPH088330B2 (ja) 1996-01-29

Family

ID=16191400

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1186600A Expired - Lifetime JPH088330B2 (ja) 1989-07-19 1989-07-19 Ｌｏｃ型リードフレームを備えた半導体集積回路装置

Country Status (4)

Country Link
US (1) US5089876A (ja)
EP (1) EP0409173B1 (ja)
JP (1) JPH088330B2 (ja)
DE (1) DE69013254T2 (ja)

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0158868B1 (ko) * 1988-09-20 1998-12-01 미다 가쓰시게 반도체장치
US5432127A (en) * 1989-06-30 1995-07-11 Texas Instruments Incorporated Method for making a balanced capacitance lead frame for integrated circuits having a power bus and dummy leads
US5377077A (en) * 1990-08-01 1994-12-27 Staktek Corporation Ultra high density integrated circuit packages method and apparatus
AU8519891A (en) * 1990-08-01 1992-03-02 Staktek Corporation Ultra high density integrated circuit packages, method and apparatus
US5367766A (en) * 1990-08-01 1994-11-29 Staktek Corporation Ultra high density integrated circuit packages method
US5446620A (en) * 1990-08-01 1995-08-29 Staktek Corporation Ultra high density integrated circuit packages
US5475920A (en) * 1990-08-01 1995-12-19 Burns; Carmen D. Method of assembling ultra high density integrated circuit packages
JP3011510B2 (ja) * 1990-12-20 2000-02-21 株式会社東芝 相互連結回路基板を有する半導体装置およびその製造方法
US5227232A (en) * 1991-01-23 1993-07-13 Lim Thiam B Conductive tape for semiconductor package, a lead frame without power buses for lead on chip package, and a semiconductor device with conductive tape power distribution
US5448450A (en) * 1991-08-15 1995-09-05 Staktek Corporation Lead-on-chip integrated circuit apparatus
JP2634978B2 (ja) * 1991-08-29 1997-07-30 川崎製鉄株式会社 保護素子付リードフレーム
JPH05226559A (ja) * 1991-10-11 1993-09-03 Hitachi Cable Ltd 樹脂封止型半導体装置
KR940006187Y1 (ko) * 1991-10-15 1994-09-10 금성일렉트론 주식회사 반도체장치
KR100276781B1 (ko) * 1992-02-03 2001-01-15 비센트 비. 인그라시아 리드-온-칩 반도체장치 및 그 제조방법
JPH05218281A (ja) * 1992-02-07 1993-08-27 Texas Instr Japan Ltd 半導体装置
EP0576708A1 (de) * 1992-07-01 1994-01-05 Siemens Aktiengesellschaft Integrierter Schaltkreis mit Leiterrahmen
US5334802A (en) * 1992-09-02 1994-08-02 Texas Instruments Incorporated Method and configuration for reducing electrical noise in integrated circuit devices
JPH077121A (ja) * 1992-09-18 1995-01-10 Texas Instr Inc <Ti> 多層リードフレームアセンブリを有する半導体デバイスおよびそのパッケージ方法
US5311057A (en) * 1992-11-27 1994-05-10 Motorola Inc. Lead-on-chip semiconductor device and method for making the same
US5302849A (en) * 1993-03-01 1994-04-12 Motorola, Inc. Plastic and grid array semiconductor device and method for making the same
US5399902A (en) * 1993-03-04 1995-03-21 International Business Machines Corporation Semiconductor chip packaging structure including a ground plane
US5369056A (en) 1993-03-29 1994-11-29 Staktek Corporation Warp-resistent ultra-thin integrated circuit package fabrication method
US5644161A (en) * 1993-03-29 1997-07-01 Staktek Corporation Ultra-high density warp-resistant memory module
US5801437A (en) * 1993-03-29 1998-09-01 Staktek Corporation Three-dimensional warp-resistant integrated circuit module method and apparatus
JP2856642B2 (ja) * 1993-07-16 1999-02-10 株式会社東芝 半導体装置及びその製造方法
US5700715A (en) * 1994-06-14 1997-12-23 Lsi Logic Corporation Process for mounting a semiconductor device to a circuit substrate
US5545912A (en) * 1994-10-27 1996-08-13 Motorola, Inc. Electronic device enclosure including a conductive cap and substrate
US6025642A (en) * 1995-08-17 2000-02-15 Staktek Corporation Ultra high density integrated circuit packages
US5872398A (en) * 1996-01-11 1999-02-16 Micron Technology, Inc. Reduced stress LOC assembly including cantilevered leads
US5945732A (en) 1997-03-12 1999-08-31 Staktek Corporation Apparatus and method of manufacturing a warp resistant thermally conductive integrated circuit package
DE19835393A1 (de) * 1998-08-05 1999-11-04 Siemens Ag Bauelement mit wenigstens einer integrierten elektronischen Schaltung und Verfahren zur Herstellung des Bauelementes
EP2568496A3 (en) 2011-09-09 2017-12-06 Assa Abloy Ab Method and apparatus for maintaining operational temperature of an integrated circuit
US8629539B2 (en) 2012-01-16 2014-01-14 Allegro Microsystems, Llc Methods and apparatus for magnetic sensor having non-conductive die paddle
US10234513B2 (en) 2012-03-20 2019-03-19 Allegro Microsystems, Llc Magnetic field sensor integrated circuit with integral ferromagnetic material
US9812588B2 (en) 2012-03-20 2017-11-07 Allegro Microsystems, Llc Magnetic field sensor integrated circuit with integral ferromagnetic material
US9494660B2 (en) 2012-03-20 2016-11-15 Allegro Microsystems, Llc Integrated circuit package having a split lead frame
US9666788B2 (en) * 2012-03-20 2017-05-30 Allegro Microsystems, Llc Integrated circuit package having a split lead frame
US9411025B2 (en) 2013-04-26 2016-08-09 Allegro Microsystems, Llc Integrated circuit package having a split lead frame and a magnet
US10921391B2 (en) 2018-08-06 2021-02-16 Allegro Microsystems, Llc Magnetic field sensor with spacer
US10991644B2 (en) 2019-08-22 2021-04-27 Allegro Microsystems, Llc Integrated circuit package having a low profile

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3257588A (en) * 1959-04-27 1966-06-21 Rca Corp Semiconductor device enclosures
US4451845A (en) * 1981-12-22 1984-05-29 Avx Corporation Lead frame device including ceramic encapsulated capacitor and IC chip
US4534105A (en) * 1983-08-10 1985-08-13 Rca Corporation Method for grounding a pellet support pad in an integrated circuit device
US4833521A (en) * 1983-12-13 1989-05-23 Fairchild Camera & Instrument Corp. Means for reducing signal propagation losses in very large scale integrated circuits
JPS61108160A (ja) * 1984-11-01 1986-05-26 Nec Corp コンデンサ内蔵型半導体装置及びその製造方法
CA1238119A (en) * 1985-04-18 1988-06-14 Douglas W. Phelps, Jr. Packaged semiconductor chip
US4801999A (en) * 1987-07-15 1989-01-31 Advanced Micro Devices, Inc. Integrated circuit lead frame assembly containing voltage bussing and distribution to an integrated circuit die using tape automated bonding with two metal layers
SG49886A1 (en) * 1989-06-30 1998-06-15 Texas Instruments Inc Balanced capacitance lead frame for integrated circuits

Also Published As

Publication number Publication date
EP0409173B1 (en) 1994-10-12
DE69013254D1 (de) 1994-11-17
EP0409173A3 (en) 1991-07-24
US5089876A (en) 1992-02-18
EP0409173A2 (en) 1991-01-23
JPH0350859A (ja) 1991-03-05
DE69013254T2 (de) 1995-05-24

Similar Documents

Publication Publication Date Title
JPH088330B2 (ja) Ｌｏｃ型リードフレームを備えた半導体集積回路装置
JPH03169062A (ja) 半導体装置
JPH08213614A (ja) Ｍｏｓ技術電力デバイスチィップ及びパッケージ組立体
JPS622628A (ja) 半導体装置
JP2532041B2 (ja) 半導体装置用リ―ドフレ―ム
JP3304283B2 (ja) 半導体集積回路装置
JP2500643B2 (ja) 半導体装置
JPH09180891A (ja) 電子回路装置
JP3248117B2 (ja) 半導体装置
JPH02105557A (ja) 樹脂封止型半導体装置
JPH0770666B2 (ja) 集積回路装置実装パツケ−ジ
JP2587722Y2 (ja) 半導体装置
JPH07335818A (ja) 半導体装置
JP2963952B2 (ja) 半導体装置
JPH05291478A (ja) 樹脂封止型半導体装置
JPH01206660A (ja) リードフレームおよびこれを用いた半導体装置
JP2522455B2 (ja) 半導体集積回路装置
JPH0685149A (ja) 半導体装置
JPH04326556A (ja) 樹脂封止型半導体装置
JPH03222354A (ja) 混成集積回路装置
JPH0637234A (ja) 半導体装置
JP2629461B2 (ja) 樹脂封止形半導体装置
EP0430239A1 (en) Resin molded semiconductor device having tab kept at desired electric potential
JPH11204733A (ja) 半導体装置
JPH0888310A (ja) 樹脂封止半導体装置

Legal Events

Date Code Title Description
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080129

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090129

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100129

Year of fee payment: 14

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100129

Year of fee payment: 14