JPH0888310A - 樹脂封止半導体装置 - Google Patents

樹脂封止半導体装置

Info

Publication number
JPH0888310A
JPH0888310A JP6249934A JP24993494A JPH0888310A JP H0888310 A JPH0888310 A JP H0888310A JP 6249934 A JP6249934 A JP 6249934A JP 24993494 A JP24993494 A JP 24993494A JP H0888310 A JPH0888310 A JP H0888310A
Authority
JP
Japan
Prior art keywords
resin
semiconductor device
sealed
view
sealed semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6249934A
Other languages
English (en)
Inventor
Kazuaki Ishida
和明 石田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP6249934A priority Critical patent/JPH0888310A/ja
Publication of JPH0888310A publication Critical patent/JPH0888310A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】 その幅方向に高密度実装が可能でしかも半導
体素子の回路設計においてボンドパッドを特殊なレイア
ウトとする必要が生じない樹脂封止半導体装置を実現す
る。 【構成】 半導体素子が樹脂封止され、その樹脂封止部
6の両側面から外部リード4が引き出された構造を有す
る樹脂封止半導体装置において、樹脂封止部6の一方の
側面から引き出された外部リード4の位置と樹脂封止部
6の一方の側面から引き出された外部リード4の位置と
を外部リード4のピッチの1/2だけ互いにずらす。外
部リード4のピッチPおよび幅bは、P≧4bの関係が
成立するように選ぶ。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、樹脂封止半導体装置
に関し、特に、基板上に複数の樹脂封止半導体装置を互
いに隣接して実装する場合に適用して好適なものであ
る。
【0002】
【従来の技術】図9、図10および図11は従来の樹脂
封止半導体装置の一例を示し、図9はその全体構成を示
す斜視図、図10はその平面図、図11はその拡大断面
図である。また、図12はこの樹脂封止半導体装置のイ
ンナーリード部を示す平面図であり、樹脂封止部の上側
半分を切除した状態の平面図である。
【0003】図9、図10、図11および図12に示す
ように、この従来の樹脂封止半導体装置においては、ダ
イパッド101上に半導体素子102が載置されてお
り、この半導体素子102の外周部に配置されたボンド
パッド103と外部リード(電極リード)104とが金
線105により互いに接続されている。この半導体素子
102は外部リード104や金線105とともに樹脂封
止されており、その樹脂封止部106の両側面から外部
リード104が引き出されている。この場合、この樹脂
封止部106の両側面から引き出された外部リード10
4は互いに対応する位置にある。なお、符号107はリ
ードフレーム吊り部を示す。
【0004】この従来の樹脂封止半導体装置を二個、基
板上にその幅方向に互いに隣接して実装したときの様子
は図13、図14および図15に示すようになる。
【0005】図13、図14および図15に示すよう
に、上述の図9、図10、図11および図12に示す従
来の樹脂封止半導体装置をその長手方向の位置を合わせ
て配置した場合には、各樹脂封止半導体装置の外部リー
ド104の位置が一致してしまうため、これらの樹脂封
止半導体装置間の間隔をつめることができない。したが
って、樹脂封止半導体装置の高密度実装が難しく、実装
面積の減少を図ることができなかった。
【0006】このような問題を解決し、高密度実装が可
能な樹脂封止半導体装置として、図16、図17および
図18に示すようなものがある。ここで、図16はこの
樹脂封止半導体装置の全体構成を示す斜視図、図17は
この樹脂封止半導体装置の平面図、図18はこの樹脂封
止半導体装置の拡大断面図である。また、図19はこの
樹脂封止半導体装置のインナーリード部を示す平面図で
あり、樹脂封止部の上側半分を切除した状態の平面図で
ある。
【0007】図16、図17、図18および図19に示
すように、この従来の樹脂封止半導体装置においては、
樹脂封止部106の両側面間でそこから引き出される外
部リード104の配置が異なっている。具体的には、こ
の場合、樹脂封止部106の一方の側面から引き出され
た外部リード104に対応する位置における他方の側面
からは外部リード104が引き出されていない。そし
て、これに伴って、外部リード104の数は、上述の図
9、図10、図11および図12に示す従来の樹脂封止
半導体装置と比べて半分になっている。その他の構成は
上述の図9、図10、図11および図12に示す従来の
樹脂封止半導体装置と同様である。
【0008】この従来の樹脂封止半導体装置を二個、基
板上にその幅方向に互いに隣接して実装したときの様子
は図20、図21および図22に示すようになる。
【0009】図20、図21および図22に示すよう
に、この場合には、各樹脂封止半導体装置の樹脂封止部
106の両側面間でそこから引き出された外部リード1
04の配置が異なっており、したがって一方の樹脂封止
半導体装置の樹脂封止部106の一方の側面から引き出
された外部リード104に対応する位置における他方の
樹脂封止半導体装置の樹脂封止部106の一方の側面か
らは外部リード104が引き出されていないため、これ
らの樹脂封止半導体装置の幅方向の間隔を十分につめる
ことができ、このため樹脂封止半導体装置の高密度実装
が可能である。
【0010】
【発明が解決しようとする課題】しかしながら、上述の
図16、図17、図18および図19に示す従来の樹脂
封止半導体装置は、外部リード104の配置に合わせて
半導体素子102のボンドパッド103のレイアウトを
行うことが必要になる。このため、半導体素子102の
ボンドパッド103を設けることができる位置が限定さ
れ、半導体素子102の回路設計を行う場合にボンドパ
ッド103を特殊なレイアウトとせざるを得ず、設計工
数が多くなるという問題があった。
【0011】したがって、この発明の目的は、その幅方
向に高密度実装が可能でしかも半導体素子の回路設計に
おいてボンドパッドを特殊なレイアウトとする必要も生
じない樹脂封止半導体装置を提供することにある。
【0012】
【課題を解決するための手段】上記目的を達成するため
に、この発明による樹脂封止半導体装置は、半導体素子
(2)が樹脂封止され、その樹脂封止部(6)の両側面
から外部リード(4)が引き出された構造を有する樹脂
封止半導体装置において、樹脂封止部(6)の一方の側
面から引き出された外部リード(4)と樹脂封止部
(6)の他方の側面から引き出された外部リード(4)
とが外部リード(4)のピッチのほぼ1/2だけ互いに
ずれていることを特徴とするものである。
【0013】この発明による樹脂封止半導体装置におい
ては、典型的には、外部リードのピッチをP、外部リー
ドの幅をbとしたとき、P≧4bの関係が成立する。
【0014】この発明による樹脂封止半導体装置の一実
施形態において、半導体素子はリードフレームのダイパ
ッド上に載置されているとともに、半導体素子のボンド
パッドは半導体素子の外周部に配置され、かつ、外周部
のうちの樹脂封止部の一方の側面および他方の側面に平
行な部分においてボンドパッドはほぼ一定の間隔で配置
されている。
【0015】この発明による基板は、上述のようなこの
発明による樹脂封止半導体装置が複数実装され、その幅
方向に互いに隣接する一対の樹脂封止半導体装置のうち
の一方の樹脂封止半導体装置の外部リードが他方の樹脂
封止半導体装置の外部リードの間に入っているものであ
る。
【0016】
【作用】上述のように構成されたこの発明による樹脂封
止半導体装置によれば、樹脂封止部の一方の側面から引
き出された外部リードと樹脂封止部の他方の側面から引
き出された外部リードとが外部リードのピッチのほぼ1
/2だけ互いにずれていることにより、この樹脂封止半
導体装置をその幅方向に互いに隣接して配置するときに
一方の樹脂封止半導体装置の外部リードが他方の樹脂封
止半導体装置の外部リードの間に入るようにすることが
できる。このため、互いに隣接する樹脂封止半導体装置
間の間隔を十分につめることができ、したがって樹脂封
止半導体装置の高密度実装が可能となり、実装面積の減
少を図ることができる。また、半導体素子の回路設計に
おいてボンドパッドを特殊なレイアウトとする必要も生
じない。
【0017】上述のように構成されたこの発明による基
板によれば、この発明による樹脂封止半導体装置がその
幅方向に高密度に配置されているので、実装面積、した
がって基板の面積の減少を図ることができる。
【0018】
【実施例】以下、この発明の一実施例について図面を参
照しながら説明する。この実施例は、高集積の半導体素
子をリードフレームのダイパッド上に載置してその全体
を樹脂モールドにより樹脂封止し、この樹脂封止部の両
側面から外部リードを引き出した構造の樹脂封止半導体
装置にこの発明を適用した実施例である。
【0019】図1、図2および図3はこの実施例による
樹脂封止半導体装置を示し、図1はその全体構成を示す
斜視図、図2はその平面図、図3はその拡大断面図であ
る。また、図4はこの樹脂封止半導体装置のインナーリ
ード部を示す平面図であり、樹脂封止部の上側半分を切
除した状態の平面図である。さらに、図5は図4の一部
を拡大して示す斜視図である。
【0020】図1、図2、図3、図4および図5に示す
ように、この実施例による樹脂封止半導体装置において
は、ダイパッド1上に例えばICチップのような高集積
の半導体素子2が載置されている。この半導体素子2の
外周部にはボンドパッド3が配置されており、このボン
ドパッド3と外部リード(電極リード)4とが金線5に
より互いに接続されている。この半導体素子2は外部リ
ード4や金線5とともに樹脂封止されており、その樹脂
封止部6の両側面から外部リード4が引き出されてい
る。なお、符号7はリードフレームの吊り部を示す。
【0021】この場合、樹脂封止部6の両側面間でそこ
から引き出された外部リード4はそのピッチの1/2だ
け互いにずれている。すなわち、外部リード4のピッチ
をPとすると、樹脂封止部6の一方の側面から引き出さ
れた外部リード4の位置と樹脂封止部6の他方の側面か
ら引き出された外部リード4の位置とは(1/2)Pだ
け互いにずれている。ただし、外部リード4の幅をbと
したとき、P≧4bの関係が成立するように、外部リー
ド4のピッチPおよび幅bが選ばれている。最も典型的
には、P=4bの関係が成立するようにPおよびbが選
ばれる。
【0022】さらに、この場合、半導体素子2のボンド
パッド3は、可能な限り一定の間隔で配置されており、
特に、半導体素子2の、樹脂封止部6の両側面に平行な
外周部においてボンドパッド3は一定の間隔で配置され
ている。
【0023】この実施例による樹脂封止半導体装置を二
個、基板上にその幅方向に互いに隣接して実装したとき
の様子は図6、図7および図8に示すようになる。
【0024】図6、図7および図8に示すように、この
場合、樹脂封止部6の一方の側面から引き出された外部
リード4の位置と樹脂封止部6の他方の側面から引き出
された外部リード4の位置とが(1/2)Pだけ互いに
ずれていることにより、この実施例による樹脂封止半導
体装置をその幅方向に互いに隣接して実装するときに一
方の樹脂封止半導体装置の外部リード4が他方の樹脂封
止半導体装置の外部リード4の間に入るようにすること
ができる。これによって、互いに隣接する樹脂封止半導
体装置間の間隔を、一方の樹脂封止半導体装置の外部リ
ード4が他方の樹脂封止半導体装置の樹脂封止部6に近
接する程度にまでつめることができる。これによって、
樹脂封止半導体装置の実装面積の大幅な減少を図ること
ができ、樹脂封止半導体装置の高密度実装が可能とな
る。そして、樹脂封止半導体装置を実装する基板の面積
の大幅な減少を図ることができる。
【0025】また、図16、図17、図18および図1
9に示す従来の樹脂封止半導体装置と異なり、半導体素
子2のボンドパッド3を設ける位置が限定されることが
ないため、半導体素子2の回路設計においてボンドパッ
ド3を特殊なレイアウトとする必要が生じることがな
い。
【0026】以上、この発明の一実施例について具体的
に説明したが、この発明は、上述の実施例に限定される
ものではなく、この発明の技術的思想に基づく各種の変
形が可能である。
【0027】例えば、上述の実施例においては、外部リ
ードの本数が16本、すなわち16ピンの樹脂封止半導
体装置にこの発明を適用した場合について説明したが、
この発明は、外部リードの本数がこれと異なる各種の樹
脂封止半導体装置に適用することが可能である。
【0028】
【発明の効果】以上説明したように、この発明による樹
脂封止半導体装置によれば、樹脂封止部の一方の側面か
ら引き出された外部リードと樹脂封止部の他方の側面か
ら引き出された外部リードとが外部リードのピッチのほ
ぼ1/2だけ互いにずれているので、その幅方向の高密
度実装が可能となり、したがって実装面積の減少を図る
ことができるとともに、半導体素子の回路設計において
ボンドパッドを特殊なレイアウトとする必要も生じな
い。また、この発明による樹脂封止半導体装置を実装す
る基板の面積の減少を図ることができる。
【図面の簡単な説明】
【図1】この発明の一実施例による樹脂封止半導体装置
の全体構成を示す斜視図である。
【図2】この発明の一実施例による樹脂封止半導体装置
の平面図である。
【図3】この発明の一実施例による樹脂封止半導体装置
の拡大断面図である。
【図4】この発明の一実施例による樹脂封止半導体装置
のインナーリード部を示す平面図である。
【図5】この発明の一実施例による樹脂封止半導体装置
のインナーリード部を拡大して示す斜視図である。
【図6】この発明の一実施例による樹脂封止半導体装置
を二個基板上に実装したときの様子を示す斜視図であ
る。
【図7】この発明の一実施例による樹脂封止半導体装置
を二個基板上に実装したときの様子を示す平面図であ
る。
【図8】この発明の一実施例による樹脂封止半導体装置
を二個基板上に実装したときの様子を示す断面図であ
る。
【図9】一例による従来の樹脂封止半導体装置の全体構
成を示す斜視図である。
【図10】一例による従来の樹脂封止半導体装置の平面
図である。
【図11】一例による従来の樹脂封止半導体装置の拡大
断面図である。
【図12】一例による従来の樹脂封止半導体装置のイン
ナーリード部を示す平面図である。
【図13】一例による従来の樹脂封止半導体装置を二個
基板上に実装したときの様子を示す斜視図である。
【図14】一例による従来の樹脂封止半導体装置を二個
基板上に実装したときの様子を示す平面図である。
【図15】一例による従来の樹脂封止半導体装置を二個
基板上に実装したときの様子を示す拡大断面図である。
【図16】他の例による従来の樹脂封止半導体装置の全
体構成を示す斜視図である。
【図17】他の例による従来の樹脂封止半導体装置の平
面図である。
【図18】他の例による従来の樹脂封止半導体装置の拡
大断面図である。
【図19】他の例による従来の樹脂封止半導体装置のイ
ンナーリード部を示す平面図である。
【図20】他の例による従来の樹脂封止半導体装置を二
個基板上に実装したときの様子を示す斜視図である。
【図21】他の例による従来の樹脂封止半導体装置を二
個基板上に実装したときの様子を示す平面図である。
【図22】他の例による従来の樹脂封止半導体装置を二
個基板上に実装したときの様子を示す拡大断面図であ
る。
【符号の説明】
1 ダイパッド 2 半導体素子 3 ボンドパッド 4 外部リード 5 金線 6 樹脂封止部

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 半導体素子が樹脂封止され、その樹脂封
    止部の両側面から外部リードが引き出された構造を有す
    る樹脂封止半導体装置において、 上記樹脂封止部の一方の側面から引き出された上記外部
    リードと上記樹脂封止部の他方の側面から引き出された
    上記外部リードとが上記外部リードのピッチのほぼ1/
    2だけ互いにずれていることを特徴とする樹脂封止半導
    体装置。
  2. 【請求項2】 上記外部リードのピッチをP、上記外部
    リードの幅をbとしたとき、P≧4bの関係が成立する
    ことを特徴とする請求項1記載の樹脂封止半導体装置。
  3. 【請求項3】 上記半導体素子はリードフレームのダイ
    パッド上に載置されているとともに、上記半導体素子の
    ボンドパッドは上記半導体素子の外周部に配置され、か
    つ、上記外周部のうちの上記樹脂封止部の上記一方の側
    面および上記他方の側面に平行な部分において上記ボン
    ドパッドはほぼ一定の間隔で配置されていることを特徴
    とする請求項1記載の樹脂封止半導体装置。
  4. 【請求項4】 請求項1記載の樹脂封止半導体装置が複
    数実装され、その幅方向に互いに隣接する一対の樹脂封
    止半導体装置のうちの一方の樹脂封止半導体装置の外部
    リードが他方の樹脂封止半導体装置の外部リードの間に
    入っていることを特徴とする基板。
JP6249934A 1994-09-19 1994-09-19 樹脂封止半導体装置 Pending JPH0888310A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6249934A JPH0888310A (ja) 1994-09-19 1994-09-19 樹脂封止半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6249934A JPH0888310A (ja) 1994-09-19 1994-09-19 樹脂封止半導体装置

Publications (1)

Publication Number Publication Date
JPH0888310A true JPH0888310A (ja) 1996-04-02

Family

ID=17200352

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6249934A Pending JPH0888310A (ja) 1994-09-19 1994-09-19 樹脂封止半導体装置

Country Status (1)

Country Link
JP (1) JPH0888310A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6798056B2 (en) 2002-03-13 2004-09-28 Renesas Technology Corp. Semiconductor module having an upper layer semiconductor package overlying a lower layer semiconductor package
JP2007109992A (ja) * 2005-10-17 2007-04-26 Furukawa Electric Co Ltd:The 回路基板実装端子の配索方法および端子付き回路基板構造

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6798056B2 (en) 2002-03-13 2004-09-28 Renesas Technology Corp. Semiconductor module having an upper layer semiconductor package overlying a lower layer semiconductor package
JP2007109992A (ja) * 2005-10-17 2007-04-26 Furukawa Electric Co Ltd:The 回路基板実装端子の配索方法および端子付き回路基板構造
JP4646229B2 (ja) * 2005-10-17 2011-03-09 古河電気工業株式会社 回路基板実装端子の配索方法および端子付き回路基板構造

Similar Documents

Publication Publication Date Title
US5977615A (en) Lead frame, method of manufacturing lead frame, semiconductor device and method of manufacturing semiconductor device
US5596225A (en) Leadframe for an integrated circuit package which electrically interconnects multiple integrated circuit die
US5563443A (en) Packaged semiconductor device utilizing leadframe attached on a semiconductor chip
KR100328906B1 (ko) 리드프레임의리드온칩내부리드를결합하는방법및장치
US7247944B2 (en) Connector assembly
US6121690A (en) Semiconductor device having two pluralities of electrode pads, pads of different pluralities having different widths and respective pads of different pluralities having an aligned transverse edge
JP2828056B2 (ja) 半導体装置及びその製造方法
JPH0613525A (ja) 半導体装置
JPH0888310A (ja) 樹脂封止半導体装置
JPS59107551A (ja) 半導体装置
JP2716405B2 (ja) 半導体装置およびその製造方法
JP3665609B2 (ja) 半導体装置及びその半導体装置を複数個実装した半導体装置ユニット
JPH10214933A (ja) 半導体装置とその製造方法
US6323541B1 (en) Structure for manufacturing a semiconductor die with copper plated tapes
KR100525091B1 (ko) 반도체 패키지
JP2522182B2 (ja) 半導体装置
JPH0366150A (ja) 半導体集積回路装置
JP4620915B2 (ja) 樹脂封止型半導体装置
JPH0750388A (ja) 樹脂封止型半導体装置及び製造方法
KR100230750B1 (ko) 반도체 패키지
JPH04372161A (ja) 半導体装置
JPH0851181A (ja) 樹脂封止型半導体装置
JPH11150134A (ja) 半導体装置
JPH0685149A (ja) 半導体装置
JPS6352430A (ja) 半導体装置