KR100230750B1 - 반도체 패키지 - Google Patents

Abstract

본 발명은 반도체 패키지를 개시한다. 개시된 본 발명은, 반도체 칩(3)에 신호 전달 리드(2)의 인너 리드(2a)가 접속되어, 전체가 수지제의 패키지 몸체(1)로 감싸여져 지지된 반도체 패키지에 있어서, 상기 반도체 칩(3)의 상부 측면으로부터 인너 리드(2a)의 두께와 대응되는 소정 형상의 본딩 패드홈(31)이 형성되고, 상기 본딩 패드홈(31)에 도전성 접착제가 도포되며, 상기 도전성 접착제에 의해 인너 리드(2a)가 본딩 패드홈(31)에 접속된 것을 특징으로 한다.

Description

반도체 패키지

본 발명은 반도체 패키지에 관한 것으로서, 보다 구체적으로는 와이어 본딩 공정이 배제된 칩 사이즈 패키지(Chip Size Package, 이하 CSP라 영문표기함)에 관한 것이다.

최근, 각종 전기, 전자 제품의 크기가 소형화되는 추세에 따라 한정된 기판에 보다 많은 수의 칩을 실장함으로써 소형이면서도 고용량을 달성하고자 하는 많은 연구가 전개되고 있고, 그 중의 하나가 패키지의 크기를 칩의 크기로 줄인 CSP에 대한 연구가 활발히 진행되고 있다.

또한, 이와 같은 CSP에 대한 연구로 패키지 몸체의 양외측으로 신호 전달 리드를 돌출시키지 않고, 패키지 몸체의 하면으로 노출시킴으로써 실장 효율을 높인 일명, 배면 리드 노출형 패키지(BLP)라고 불리우는 패키지가 개발되어 실용화 단계에 와 있는 실정이다.

배면 리드 노출형 패키지는 패키지 몸체에서 리드가 차지하는 면적을 줄여 고밀도의 실장을 할 수 있도록 한 것으로, 통상 도1에 도시한 바와 같이, 수지제로 몰딩된 패키지 몸체(1)의 하면에 신호 전달 리드(2)들을 패키지 몸체와 동일 평면으로 노출시켜 구성하고 있다.

도면에서 부호 3은 반도체 칩으로서, 이 반도체 칩(3)은 신호 전달 리드(2)의 인너 리드(2a)에 해당하는 부분에 접착제(4)의 개재하에 부착되어 있으며, 이와 같이 부착된 반도체 칩(3)과 인너 리드(2a)가 금속 와이어(5)로 연결되어 전기적인 신호 전달 체계를 이루게 되어 있다. 여기서, 신호 전달 리드(2)의 아웃 리드(2b)는 패키지 몸체(1)의 하면 중간부에 일정 간격을 유지하여 배치되게 되며, 이와 같은 패키지는 패키지 몸체(1)의 하면 중간부에 나열되어 있는 아웃 리드(2b)와 기판의 도전 패턴(도시되지 않음)을 일치시켜 솔더링하는 것에 의하여 실장되어, 소정의 전기적인 신호를 입출력하는 작용을 하게 된다.

또한, 상기된 종래의 배면 리드 노출형 패키지에서는 금속 와이어(5)를 사용하여 인너 리드(2a)와 반도체 칩(3)을 접속시키는데 반해서, 이 금속 와이어(5)를 사용하지 않는 타입인 엘오시(LOC : Lead On Chip) 타입의 패키지도 종래에 제시되어 있다.

LOC 패키지는 반도체 칩의 상부면에 돌출, 형성된 본딩 패드에 인너 리드가 직접 접속된 구조로서, 금속 와이어 없이 신호 전달 리드와 반도체 칩이 직접 연결 되므로써, 금속 와이어 본딩 공정을 제외시킬 수 있는 장점이 있다.

그러나, 종래의 반도체 패키지, 특히 엘오시 타입의 패키지는 상기된 바대로, 금속 와이어 공정 제외가 가능하다는 장점이 있고, 금속 와이어가 차지하는 공간도 필요없게 되어 패키지의 두께를 얇게 하는데 어느 정도는 효과가 있지만, 패키지의 박형화를 실현하는데 한계가 있다.

즉, 엘오시 타입의 패키지는 신호 전달 리드가 연결되는 본딩 패드가 반도체 칩상에 돌출, 형성되기 때문에, 이 본딩 패드로 인해서 패키지의 두께를 줄이는데 한계가 있었다.

따라서, 본 발명은 종래의 반도체 패키지가 안고 있는 한계를 극복하기 위해 안출된 것으로서, 신호 전달 리드가 반도체 칩에 돌출되지 않고 동일 평면상에서 연결될 수 있는 반도체 패키지를 제공하는데 목적이 있다.

도1은 종래의 반도체 패키지를 나타낸 단면도

도2는 본 발명의 실시예 1에 따른 반도체 패키지를 나타낸 단면도

도3은 본 발명의 주요부인 본딩 패드홈이 반도체 칩에 형성된 상태를 나타낸 사시도

도4는 본딩 패드홈에 인너 리드가 접속된 상태를 나타낸 사시도

도5는 본 발명의 실시예 2에 따른 반도체 패키지를 나타낸 단면도

* 도면의 주요부분에 대한 부호의 설명

1 : 패키지 몸체 2 : 신호 전달 리드

2a : 인너 리드 2b : 아우터 리드

3 : 반도체 칩 31 : 본딩 패드홈

32 : 폴리이미드막

상기와 같은 목적을 달성하기 위해 본 발명은, 반도체 칩에 신호 전달 리드의 인너 리드가 접속되어, 전체가 수지제의 패키지 몸체로 감싸여져 지지된 반도체 패키지에 있어서, 상기 반도체 칩의 상부 측면으로부터 인너 리드의 두께와 대응되는 소정 형상의 본딩 패드홈이 형성되고, 상기 본딩 패드홈에 도전성 접착제가 도포되며, 상기 도전성 접착제에 의해 인너 리드가 본딩 패드홈에 접속된 것을 특징으로 한다.

또한, 상기 패키지 몸체는 반도체 칩과 인너 리드의 외곽 전체를 둘러싸고, 패키지 몸체에서 양측으로 노출된 상기 신호 전달 리드의 아우터 리드가 패키지 몸체의 양측면과 밑면에 맞대어지도록 성형된 것을 특징으로 한다.

또는, 상기 패키지 몸체는 반도체 칩의 하부와 인너 리드를 둘러싸고, 상기 신호 전달 리드의 아우터 리드는 패키지 몸체의 배면을 통해 노출된 것을 특징으로 한다.

상기된 본 발명의 구성에 의하면, 반도체 칩의 본딩 패드가 측면으로부터 홈으로 형성되고, 이 홈에 인너 리드가 도전성 접착제에 의해 접속되게 되므로써, 인너 리드가 반도체 칩에서 돌출되지 않고 동일 평면을 이룰 수가 있게 된다.

[실시예]

이하, 본 발명의 바람직한 실시예를 첨부도면에 의거하여 상세히 설명한다.

[실시예 1]

도2는 본 발명의 실시예 1에 따른 반도체 패키지를 나타낸 단면도이고, 도3은 본 발명의 주요부인 본딩 패드홈이 반도체 칩에 형성된 상태를 나타낸 사시도이며, 도4는 본딩 패드홈에 인너 리드가 접속된 상태를 나타낸 사시도이다.

참고로, 본 실시예의 구성을 설명함에 있어, 명세서의 서두에서 설명된 종래의 기술과 동일한 부분에 대해서는 설명의 중복을 피하기 위하여 반복설명은 생략하고 개선된 부분만을 주로하여 설명하며, 또한 동일부번을 사용한다.

도2에 도시된 바와 같이, 반도체 칩(3)의 양측 밑면에 신호 전달 리드(2)의 인너 리드(2a)가 접속되는데, 인너 리드(2a)는 돌출되지 않고 반도체 칩(3)과 동일 평면을 이루게 된다.

즉, 도3에 도시된 바와 같이, 반도체 칩(3)의 상부 양측으로부터 수 개의 본딩 패드홈(31)이 형성되는데, 이 본딩 패드홈(31)은 반도체 칩(3)의 상부면에 코팅된 절연물인 폴리이미드막(32)과 산화막 및 질화막을 제거하므로써 노출된다. 특히, 본딩 패드홈(31)은 폴리이미드막(32)의 측면으로부터 소정의 형상, 본 실시예 1에서는 얇은 장방형으로 형성된다. 그리고, 본딩 패드홈(31)과 인너 리드(2a)간의 전기적 접속을 위한 도전성 접착제가 본딩 패드홈(31)내에 도포된다.

이와 같이, 본딩 패드홈(31)이 반도체 칩(3)의 양측면에 형성되기 때문에, 웨이퍼의 각 반도체 칩간을 구분시키는 스트라이빙 라인과 인접한 부분에 본딩 패드홈(31)이 형성되어야 한다. 즉, 종래의 본딩 패드는 스크라이빙 라인과 50㎛ 이상 간격을 두고 있지만, 본 발명의 본딩 패드홈(31)은 스크라이빙 라인과 10㎛ 정도의 간격을 둔 위치에 형성되어야 한다.

여기서, 본딩 패드홈(31)의 깊이는 9,000 내지 11,000Å인 것이 바람직하고, 더욱 바람직하게는 10,000Å 정도로서, 이는 본딩 패드홈(31)의 주변 회로를 구성하는 산화막과 질화막의 두께가 8,000 내지 9,000Å, 폴리이미드막의 두께가 2,000Å인 정도이고, 인너 리드(2a)의 두께가 15,000Å 정도인 것을 감안한 두께이다.

따라서, 도4에 도시된 바와 같이, 인너 리드(2a)를 본딩 패드홈(31)에 삽입시키면, 인너 리드(2a)는 돌출되지 않고 반도체 칩(3)과 동일 평면을 이루게 된다.

한편, 본 실시예 1에서는 다시 도 2에 도시된 바와 같이, 수지제의 패키지 몸체(1)가 반도체 칩(3)과 신호 전달 리드(2)의 외곽 전체를 둘러싸도록 성형된다. 그리고, 패키지 몸체(1)에서 양측으로 노출되어 기판에 실장되는 신호 전달 리드(2)의 아우터 리드(2b)는 패키지 몸체(1)의 양측면과 밑면에 맞대어지도록 포밍 공정으로 형성된다.

[실시예 2]

도5는 본 발명의 실시예 2에 따른 반도체 패키지를 나타낸 단면도로서, 본 실시예 2는 실시예 1에서의 인너 리드(2a)와 본딩 패드홈(31)간의 접속과 동일하고, 다만 패키지 몸체(11)가 반도체 칩(3) 전체를 둘러싸는 것이 아니라, 그 밑면에서 몰딩되어진다. 그리고, 아우터 리드(2b')는 패키지 몸체(11)의 배면을 통해서 노출된 구조로서, 종래의 기술에서 언급된 배면 리드 노출형 패키지에 본 발명을 적용시킨 것이다.

한편, 상기 실시예 1 및 2에서는 금속 와이어를 사용하지 않고 도전성 접착제를 이용해서 인너 리드(2a)와 본딩 패드홈(31)을 직접 접속시킨 엘오시 타입의 패키지를 예로 들어 설명하였으나, 본 발명이 반드시 엘오시 타입에 국한되는 것은 아니다.

즉, 금속 와이어로 반도체 칩(3)과 인너 리드(2a)를 접속시킨 일반적인 패키지에, 인너 리드(2a)를 도전성이 아닌 접착제로 본딩 패드홈(31)에 부착시킨 본 발명의 방식을 적용할 수가 있다. 이와 같이 일반적인 패키지에 본 발명을 적용하여도, 상기 실시예 1 및 2와 같이, 인너 리드(2a)는 반도체 칩(3)에서 돌출되지 않고 동일 평면을 이루게 되는 동일한 효과가 발휘된다.

상기된 바와 같이 본 발명에 의하면, 인너 리드(2a)가 반도체 칩(3)에 형성된 본딩 패드홈(31)에 삽입되어 반도체 칩(3)에서 돌출되지 않게 되므로써, 패키지의 두께를 대폭 줄일 수가 있게 된다. 따라서, 본 발명은 반도체 패키지의 박형화에 매우 유용한 발명이다.

한편, 본 발명은 상술한 특정의 바람직한 실시예에 한정되지 아니하며, 청구 범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능할 것이다.

Claims (6)

1. 반도체 칩에 신호 전달 리드의 인너 리드가 접속되어, 전체가 수지제의 패키지 몸체로 감싸여져 지지된 반도체 패키지에 있어서, 상기 반도체 칩의 상부 측면으로부터 인너 리드의 두께와 대응되는 소정 형상의 본딩 패드홈이 형성되고, 상기 본딩 패드홈에 도전성 접착제가 도포되며, 상기 도전성 접착제에 의해 인너 리드가 본딩 패드홈에 접속된 것을 특징으로 하는 반도체 패키지.
2. 제1항에 있어서, 상기 패키지 몸체는 반도체 칩과 인너 리드의 외곽 전체를 둘러싸고, 패키지 몸체에서 양측으로 노출된 상기 신호 전달 리드의 아우터 리드가 패키지 몸체의 양측면과 밑면에 맞대어지도록 성형된 것을 특징으로 하는 반도체 패키지.
3. 제1항에 있어서, 상기 패키지 몸체는 반도체 칩의 하부와 인너 리드를 둘러싸고, 상기 신호 전달 리드의 아우터 리드는 패키지 몸체의 배면을 통해 노출된 것을 특징으로 하는 반도체 패키지.
4. 제1항에 있어서, 상기 본딩 패드홈의 깊이는 9,000∼11,000Å인 것을 특징으로 하는 반도체 패키지.
5. 반도체 칩에 신호 전달 리드의 인너 리드가 접속되어, 전체가 수지제의 패키지 몸체로 감싸여져 지지된 반도체 패키지에 있어서, 상기 반도체 칩의 상부 측면으로부터 인너 리드의 두께와 대응되는 소정 형상의 본딩 패드홈이 형성되고, 상기 본딩 패드홈에 인너 리드가 끼워지며, 상기 인너 리드는 금속 와이어로 반도체 칩에 접속된 것을 특징으로 하는 반도체 패키지.
6. 제5항에 있어서, 상기 본딩 패드홈의 깊이는 9,000∼11,000Å인 것을 특징으로 하는 반도체 패키지.

Images