JPH10214933A - 半導体装置とその製造方法 - Google Patents

半導体装置とその製造方法

Info

Publication number
JPH10214933A
JPH10214933A JP9015300A JP1530097A JPH10214933A JP H10214933 A JPH10214933 A JP H10214933A JP 9015300 A JP9015300 A JP 9015300A JP 1530097 A JP1530097 A JP 1530097A JP H10214933 A JPH10214933 A JP H10214933A
Authority
JP
Japan
Prior art keywords
lead
semiconductor chip
wiring
bonding wire
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9015300A
Other languages
English (en)
Inventor
Junichi Asada
順一 浅田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP9015300A priority Critical patent/JPH10214933A/ja
Priority to US09/013,519 priority patent/US6133624A/en
Publication of JPH10214933A publication Critical patent/JPH10214933A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 ボンディングワイヤの下に配線用リードを設
ける場合、ボンディングワイヤがパッケージ外に露出し
たり、配線用リードと接触しないようにすると、パッケ
ージ厚の薄型化に大きな制約が課される。 【解決手段】 配線用リード４を半導体チップ１に接触
しない程度にディプレスし、ボンディングワイヤ５のル
ープの高さを下げる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置とその
製造方法に関し、特にパッケージ厚さに制限があるＬＯ
Ｃ（Lead on Chip）構造のパッケージに係わる。
【０００２】
【従来の技術】図８は、従来のＬＯＣ構造の半導体装置
の一例を示す。ＬＯＣ構造の半導体装置では、半導体チ
ップ１上にテープ２が張り付けられ、テープ２上にイン
ナーリード３が設けられている。インナーリード３と半
導体チップ１のパッド６とは、ボンディングワイヤ５を
介して接続されている。
【０００３】さらに、図８に示すように、ボンディング
ワイヤ５の下にボンディングワイヤ５を横切って配線用
リード４が置かれているものがある。配線用リード４に
は電源電位が供給される。
【０００４】
【発明が解決しようとする課題】配線用リード４とボン
ディングワイヤ５とが接触し短絡することを防ぐため、
ボンディングワイヤ５のループの高さをある程度確保す
る必要が生じる。また、配線用リード４の上面とインナ
ーリード３の上面は同一の高さにある。そのため、配線
用リード４がない場合に比べ、ボンディングワイヤ５の
ループを高く設定しなければならない。
【０００５】また、ボンディングワイヤ５がパッケージ
の表面に露出されないように、リードフレームの上に相
当のパッケージ厚さすなわちプラスチックパッケージで
は樹脂厚さを確保する必要がある。
【０００６】図９は、図８に示した半導体装置の断面を
示す。ボンディングワイヤ５と配線用リード４が接触し
ないように、ボンディングワイヤ５のループの頂上部と
配線用リード４とは５０μｍ程度離れている必要があ
る。また、ボンディングワイヤ５が露出しないように、
ボンディングワイヤ５のループの頂上部とパッケージの
表面とは５０μｍ程度離れるように設定する必要があ
る。さらに、ボンディングワイヤをボンディングする
際、ボンディングワイヤの高さの公差は１σ＝１０μｍ
程度である。そのため、ボンディングワイヤは、４σす
なわち±４０μｍ程度ぶれることを考慮しなければなら
ない。その結果、配線用リード上に１８０μｍ以上の樹
脂がなければならない。
【０００７】一般に、リードフレーム上のパッケージの
厚さの規格は、ＳＯＪにおいて０．５ｍｍ程度であり、
ＴＳＯＰで２００μｍ程度である。そのため、特にＴＳ
ＯＰでは、リードフレーム上のパッケージの厚さを規格
以内に収めることが困難となる。
【０００８】本発明は、上記課題に鑑みてなされたもの
で、ボンディングワイヤの下に配線用リードが設けられ
ている場合に、パッケージの厚さを厚くせずに、ボンデ
ィングワイヤが露出したり、配線用リードと接触するこ
とを防ぐことを目的とする。
【０００９】
【課題を解決するための手段】上記課題を解決するた
め、本発明の半導体装置は、半導体チップと、半導体チ
ップ上に設けられたテープと、テープ上に下面が貼付さ
れたインナーリードと、インナーリードの少なくとも１
つと接続され、半導体チップに向けてディプレスされ、
半導体チップの表面との間に空間を有する配線用リード
と、配線用リードと接触せず、一端が配線用リードと接
続されていないインナーリードのテープ上の上面に接続
され、他端が半導体チップ上のパッドと接続されたボン
ディングワイヤと、半導体チップ、テープ、インナーリ
ード、配線用リード、及びボンディングワイヤを封止す
るパッケージとを具備する。
【００１０】また、上記課題を解決するため、本発明の
半導体装置の製造方法は、インナーリードと、インナー
リードの下面に貼付されたテープと、インナーリードの
少なくとも１つと接続され、下面に向けてディプレスさ
れた配線用リードとを有するリードフレームを、配線用
リードが半導体チップに接触しないように空間を設けて
テープを介して半導体チップの表面に貼り付ける工程
と、半導体チップの表面に設けられたパッドとインナー
リードのテープ上の上面とをボンディングワイヤで接続
する工程と、配線用リードと半導体チップとの間の空間
を樹脂封止し、半導体チップ、リードフレーム及びボン
ディングワイヤを樹脂封止する工程とを具備する。
【００１１】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を説明する。図１及び図２は、本発明の第１の
実施例を示す。図２は、本発明の半導体装置の上面を模
式的に示したものであり、図１は、図２に示した半導体
装置の一部を示す斜視図である。以下、同一の構成要素
には同一の符号を付し、説明を省略する。
【００１２】半導体チップ１上にテープ２が張り付けら
れ、テープ２上にインナーリード３が設けられている。
テープ２はまずインナーリード３を有するリードフレー
ムに貼付され、その後リードフレームを半導体チップ１
に貼り付ける。
【００１３】ボンディングワイヤ５の一端は、インナー
リード３のテープ２上にある部分に接続され、他端は、
半導体チップ１上のボンディングパッド６に接続され
る。ボンディングワイヤ５の下にボンディングワイヤ５
を横切って配線用リード４が置かれている。この配線用
リード４は、インナーリード３と同一のリードフレーム
から形成されている。配線用リード４は、半導体チップ
１に向けてディプレス加工されている。４１は、ディプ
レス加工された配線用リード４とインナーリードとの接
続部を示す。配線用リード４の下にはテープは設けられ
ていない。
【００１４】また、図２に示すように、一般にＬＯＣ構
造の半導体装置において、インナーリードは半導体素子
を挟んで２列に設けられている。通常、配線用リード４
は、インナーリード列に沿って伸び、インナーリード列
の両端のインナーリードと接続されている。
【００１５】以下、この半導体装置の各要素の具体的な
数値を説明する。図３は、図１及び図２に示した半導体
装置の断面を示す。ＴＳＯＰ型のパッケージの場合、パ
ッケージ１０の厚さ２１は１ｍｍ程度、リード３上のパ
ッケージの厚さ２３は２００μｍ程度である。半導体チ
ップ１の厚さは２５０μｍないし３５０μｍ程度、テー
プ２の厚さは例えば８７μｍ、リード３の厚さは例えば
１２５μｍである。このパッケージを例えばボードに実
装した場合、実装面とパッケージ１０の上面２２との距
離は１．２ｍｍ程度になる。
【００１６】また、上述のように、ボンディングワイヤ
５のループの頂上部とパッケージ１０の表面とは５０μ
ｍ程度離れ、ボンディングワイヤ５のループの頂上部と
配線用リードとは５０μｍ程度離れるように設定する必
要がある。また、一般に、ボンディングワイヤ５は、そ
の高さが±４０μｍ程度ぶれる。
【００１７】配線用リード４のディプレス量２４は、配
線用リード４の下面と半導体チップ１との間にギャップ
１１が存在するように設定する。例えば、テープ厚が８
７μｍであり、ディプレス量の公差が±２０μｍである
場合、ディプレス量を５０μｍに設定する。この場合、
少なくとも１７μｍ以上の厚さのギャップ１１が生じ
る。
【００１８】ギャップ１１を設けている理由を以下に説
明する。半導体チップ１を半導体ウェハからダイシング
して切り出す際に、シリコン基板からくずが生じ、その
切りくずが半導体チップ１の表面に付着している場合が
多い。そのため、配線用リード４が切りくずを介して半
導体チップ１に接触すると、切りくずにより半導体チッ
プ上の素子にダメージが与えられる可能性がある。そこ
で、上述のように、ギャップを設けている。したがっ
て、半導体チップの表面に切りくずがなくきれいである
ならば、配線用リード４の下面が半導体チップ１に接触
する程度までディプレスしてもよい。
【００１９】なお、配線用リード４と半導体チップ１間
のギャップ１１は樹脂で充填されていることが望まし
い。パッケージをボードに表面実装する際に、２４０℃
程度の環境を通過する。樹脂が充填されていない部分が
あると、そこに進入した水が水蒸気となり、体積が増
し、樹脂がクラックして割れる可能性があるからであ
る。
【００２０】なお、このギャップ１１の厚さは数μｍ以
上あればよい。樹脂充填の際、ギャップ１１は樹脂フィ
ラーではなく、樹脂フィラーから揮発した樹脂分により
充填されるので、数μｍ程度の厚さがあれば十分であ
る。
【００２１】また、例えばボンディングワイヤ高さを±
３０μｍで管理でき、ディプレス量を５０μｍ±２０μ
ｍに制御できるならば、図４に示すように、ボンディン
グワイヤ５をそのワイヤの厚さ以上にリード３の上に出
ないように設けてもよい。この場合、リード３上のパッ
ケージ１０の厚さ２３に対してボンディングワイヤ５が
与える制約は、最小となる。
【００２２】なお、上述の半導体チップ１は、樹脂充填
時に、樹脂の抵抗を許容する範囲で樹脂封止金型のほぼ
中央に設けられる。このように、本実施例では、配線用
リード４のディプレス量２４は、テープ２の厚さを越え
ることはない値に設定され、配線用リード４と半導体チ
ップ１の表面とが接触することはない。そして、配線用
リード４と半導体チップ１との間は樹脂で封止されてい
る。そのため、半導体素子へのダメージやパッケージの
クラックを防ぐことができる。
【００２３】また、チップ表面からみて、配線用リード
４の上面は、ボンディングワイヤ５をボインナーリード
３にボンディングする位置よりも低くなっている。この
ため、ボンディングワイヤのループ高さを配線用リード
４のディプレス量に相当する値だけ従来よりも低く設定
することができる。
【００２４】その結果、リードフレーム上のパッケージ
１０の厚さの設定に際しての制約が、従来よりも緩くな
る。すなわち、従来から、厚さが薄いパッケージに関し
ては、樹脂の充填、パッケージの反り、ボンディングワ
イヤのループ高さという制約を考慮して、リード３上の
樹脂厚２３を設定している。本実施例では、上述のボン
ディングワイヤのループ高さによる制約が緩和され、設
計上のマージンを向上させることが可能となる。リード
フレーム上のパッケージ１０の厚さを配線用リード４の
ディプレス量に相当する量だけ従来よりも薄く設定する
ことも可能となる。
【００２５】また、本実施例では、従来と比べてボンデ
ィングワイヤ５の長さを短くすることができる。そのた
め、インダクタンスや抵抗を低くし、パッケージの電気
的特性を向上させることが可能となる。
【００２６】図５は、本発明の第２の実施例を示す斜視
図である。図５に示すように、少なくとも１つのインナ
ーリード３’は、ディプレス加工部４３を介して配線用
リード４に接続されている。このディプレス加工部４３
は、ディプレス加工部４１と同時に形成される。ボンデ
ィングワイヤ５の一端は、インナーリード３’の上面４
２に接続される。このボンディングワイヤ５の他端は、
パッド６列の端部以外に設けられた例えば電源供給用の
ボンディングパッド６に接続される。
【００２７】このインナーリード３’は、他のインナー
リード３と同一のテープ２上に配され、他のインナーリ
ード３と同一の高さに設定されている。また、インナー
リード３’とボンディングワイヤ５とのボンディング部
４２は、複数有ってもよい。
【００２８】本実施例では、上述の第１の実施例と同様
の効果を得ることができる。さらに、半導体チップ１上
の任意のパッド６を配線用リード４に電気的に接続する
場合、他のボンディングワイヤと交差することなく、ボ
ンディングワイヤを設けることが可能となる。
【００２９】図６及び図７は、本発明の第３の実施例を
示す。図７は、本発明の半導体装置の上面を模式的に示
したものであり、図６は、図７に示した半導体装置の一
部を示す斜視図である。
【００３０】テープ２ａ、２ｂは、半導体チップ１上に
パッド６列を挟んで対向して設けられ、それぞれのテー
プ２ａ，２ｂ上にインナーリード３が設けられている。
配線用リード４は、ディプレス加工部４１ａを介してテ
ープ２ａ上に配置されたリード４４ａに接続されるとと
もに、ディプレス加工部４１ｂを介してテープ２ｂ上に
配置されたリード４４ｂにも接続されている。
【００３１】図６、図７に示した実施例では、リード４
４ａとリード４４ｂは一直線に並んでいる。この場合、
インナーリード４４ａが配線用リード４に接続されてい
る向きと、インナーリード４４ｂが配線用リード４に接
続されている向きとは、１８０度異なる。
【００３２】なお、上述の角度は、例えば４５度以上で
あればよい。また、配線用リード４に接続されているイ
ンナーリードは３本以上でもよい。本実施例において、
上述の第１の実施例と同様の効果を得ることができる。
さらに、配線用リード４は異なる向きに伸びる２本以上
のリードに接続されているので、樹脂の充填の際に配線
用リード４が移動することを防止し、配線用リード４と
ボンディングワイヤとの接触を防ぐことができる。
【００３３】
【発明の効果】以上説明したように、本発明によれば、
ボンディングワイヤの下に設けられた配線用リードの上
面はインナーリードの上面よりも低いため、ボンディン
グワイヤのループの高さに余裕が生じ、半導体チップ上
の樹脂厚を薄くし、ボンディングワイヤを短くすること
ができる。
【００３４】また、本発明によれば、配線用リードに任
意のインナーリードが接続されているため、任意のパッ
ドから他のボンディングワイヤと交差することなくボン
ディングワイヤを配線用リードに電気的に接続すること
ができる。
【００３５】さらに、本発明によれば、配線用リードは
異なる方向に伸びる２本以上のインナーリードに接続さ
れているので、樹脂充填時に配線用リードが変形するこ
とを防ぐことができる。
【図面の簡単な説明】
【図１】本発明の第１の実施例を示す斜視図。
【図２】本発明の第１の実施例を示す図
【図３】本発明の第１の実施例を示す断面図。
【図４】本発明の第１の実施例を示す断面図。
【図５】本発明の第２の実施例を示す斜視図。
【図６】本発明の第３の実施例を示す斜視図。
【図７】本発明の第３の実施例を示す図。
【図８】従来の半導体装置を示す斜視図。
【図９】図９に示した半導体装置の断面図。
【符号の説明】
１…半導体チップ、 ２、２ａ，２ｂ…テープ、 ３、３’…インナーリード、 ４…配線用リード、 ５…ボンディングワイヤ、 ６…パッド、 １０…パッケージ、 １１…ギャップ、 ４１、４１ａ，４１ｂ…ディプレス加工部。

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】 半導体チップと、 前記半導体チップ上に設けられたテープと、 前記テープ上に下面が貼付されたインナーリードと、 前記インナーリードの少なくとも１つと接続され、前記
    半導体チップに向けてディプレスされ、前記半導体チッ
    プの表面との間に空間を有する配線用リードと、 前記配線用リードと接触せず、一端が前記配線用リード
    と接続されていない前記インナーリードの前記テープ上
    の上面に接続され、他端が前記半導体チップ上のパッド
    と接続されたボンディングワイヤと、 前記半導体チップ、前記テープ、前記インナーリード、
    前記配線用リード、及び前記ボンディングワイヤを封止
    するパッケージとを具備することを特徴とする半導体装
    置。
  2. 【請求項２】 前記ディプレスの量は、５０μｍ±２０
    μｍであることを特徴とする請求項１記載の半導体装
    置。
  3. 【請求項３】 前記ボンディングワイヤは、前記インナ
    ーリードの上面の高さに前記ボンディングの厚さを加え
    た高さより下に設けられていることを特徴とする請求項
    １記載の半導体装置。
  4. 【請求項４】 前記配線用リードと前記半導体チップの
    表面との間の空間は、樹脂により充填されていることを
    特徴とする請求項１記載の半導体装置。
  5. 【請求項５】 一端が前記配線用リードと接続されたイ
    ンナーリードの前記テープ上の部分と接続され、他端が
    前記半導体チップ上のパッドと接続されたボンディング
    ワイヤをさらに具備することを特徴とする請求項１記載
    の半導体装置。
  6. 【請求項６】 前記ボンディングワイヤと接続され、前
    記配線用リードと接続されたインナーリードは、一列に
    並んだ前記インナーリードの両端の以外のインナーリー
    ドであることを特徴とする請求項５記載の半導体装置。
  7. 【請求項７】 前記配線用リードと接続されたインナー
    リードの少なくとも１つは、前記配線用リードに対し
    て、他の少なくとも１つのインナーリードが前記配線用
    リードに接続されている向きと異なる向きに接続されて
    いることを特徴とする請求項１記載の半導体装置。
  8. 【請求項８】 前記異なる向きと、前記他のインナーリ
    ードが接続されている向きとは、４５度以上異なること
    を特徴とする請求項７記載の半導体装置。
  9. 【請求項９】 インナーリードと、前記インナーリード
    の下面に貼付されたテープと、前記インナーリードの少
    なくとも１つと接続され、下面に向けてディプレスされ
    た配線用リードとを有するリードフレームを、前記配線
    用リードが半導体チップに接触しないように空間を設け
    て前記テープを介して半導体チップの表面に貼り付ける
    工程と、 前記半導体チップの表面に設けられたパッドと前記イン
    ナーリードのテープ上の上面とをボンディングワイヤで
    接続する工程と、 前記配線用リードと前記半導体チップとの間の空間を樹
    脂封止し、前記半導体チップ、前記リードフレーム及び
    前記ボンディングワイヤを樹脂封止する工程とを具備す
    ることを特徴とする半導体装置の製造方法。
JP9015300A 1997-01-29 1997-01-29 半導体装置とその製造方法 Pending JPH10214933A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP9015300A JPH10214933A (ja) 1997-01-29 1997-01-29 半導体装置とその製造方法
US09/013,519 US6133624A (en) 1997-01-29 1998-01-26 Semiconductor device utilizing a lead on chip structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9015300A JPH10214933A (ja) 1997-01-29 1997-01-29 半導体装置とその製造方法

Publications (1)

Publication Number Publication Date
JPH10214933A true JPH10214933A (ja) 1998-08-11

Family

ID=11884974

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9015300A Pending JPH10214933A (ja) 1997-01-29 1997-01-29 半導体装置とその製造方法

Country Status (2)

Country Link
US (1) US6133624A (ja)
JP (1) JPH10214933A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7138673B2 (en) 2002-08-19 2006-11-21 Nec Electronics Corporation Semiconductor package having encapsulated chip attached to a mounting plate
JP2016004887A (ja) * 2014-06-17 2016-01-12 Ｓｈマテリアル株式会社 リードフレーム、およびリードフレームの製造方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2891692B1 (ja) * 1997-08-25 1999-05-17 株式会社日立製作所 半導体装置
US6472731B2 (en) * 2000-12-04 2002-10-29 Semiconductor Components Industries Llc Solder clad lead frame for assembly of semiconductor devices and method
JP2009289969A (ja) * 2008-05-29 2009-12-10 Nec Electronics Corp リードフレーム

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US35496A (en) * 1862-06-03 Improvement in apparatus for bending corrugated plates of metal
US5227232A (en) * 1991-01-23 1993-07-13 Lim Thiam B Conductive tape for semiconductor package, a lead frame without power buses for lead on chip package, and a semiconductor device with conductive tape power distribution
TW199235B (en) * 1991-05-27 1993-02-01 Hitachi Seisakusyo Kk Method to enclose semiconductor devices in resin and semiconductor apparatuses
JP3185455B2 (ja) * 1993-03-05 2001-07-09 ソニー株式会社 樹脂封止型半導体装置
JP2810626B2 (ja) * 1994-06-07 1998-10-15 日鉄セミコンダクター株式会社 半導体装置
US5583372A (en) * 1994-09-14 1996-12-10 Micron Technology, Inc. Adhesion enhanced semiconductor die for mold compound packaging
KR0144164B1 (ko) * 1995-05-12 1998-07-01 문정환 엘오씨 반도체 패키지 및 반도체 장치를 패키징하는 방법
TW314650B (ja) * 1995-06-21 1997-09-01 Oki Electric Ind Co Ltd
US5914529A (en) * 1998-02-20 1999-06-22 Micron Technology, Inc. Bus bar structure on lead frame of semiconductor device package

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7138673B2 (en) 2002-08-19 2006-11-21 Nec Electronics Corporation Semiconductor package having encapsulated chip attached to a mounting plate
US7449370B2 (en) 2002-08-19 2008-11-11 Nec Electronics Corporation Production process for manufacturing such semiconductor package
JP2016004887A (ja) * 2014-06-17 2016-01-12 Ｓｈマテリアル株式会社 リードフレーム、およびリードフレームの製造方法

Also Published As

Publication number Publication date
US6133624A (en) 2000-10-17

Similar Documents

Publication Publication Date Title
KR100477020B1 (ko) 멀티 칩 패키지
US6261865B1 (en) Multi chip semiconductor package and method of construction
US7485490B2 (en) Method of forming a stacked semiconductor package
US6531784B1 (en) Semiconductor package with spacer strips
US7298032B2 (en) Semiconductor multi-chip package and fabrication method
US6518655B2 (en) Multi-chip package-type semiconductor device
US6700206B2 (en) Stacked semiconductor package and method producing same
US5637828A (en) High density semiconductor package
US7125751B2 (en) Semiconductor device and method for the fabrication thereof grinding frame portion such that plural electrode constituent portions
JPS6324647A (ja) 半導体パッケ−ジ
JPH0685161A (ja) 高密度実装型半導体装置
JPH06244360A (ja) 半導体装置
JPH05326735A (ja) 半導体装置及びその製造方法
JP3732194B2 (ja) 半導体装置
JPH10189840A (ja) 半導体パッケージの構造及びパッケージ方法
US6791166B1 (en) Stackable lead frame package using exposed internal lead traces
JP3670853B2 (ja) 半導体装置
JPH10214933A (ja) 半導体装置とその製造方法
JP2000243875A (ja) 半導体装置
JP2885786B1 (ja) 半導体装置の製法および半導体装置
JPH05114693A (ja) 半導体装置
JP2000091490A (ja) 半導体装置
KR100747996B1 (ko) 반도체 패키지
KR100704311B1 (ko) 내부리드 노출형 반도체 칩 패키지와 그 제조 방법
KR0141945B1 (ko) 방열판을 갖는 리드 프레임 및 이를 이용한 반도체 패키지