JPH03222354A - 混成集積回路装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （イ）産業上の利用分野 本発明は集積回路基板にチップ型のＥＰＲＯＭ内蔵マイ
クロコンピュータを実装してなるＥＰＲＯＭ内蔵マイク
ロコンピュータ搭載型の混成集積回路装置に関する。

（ロ）従来の技術 紫外線を照射することによって既に書き込まれた記憶情
報を消去し、再書き込みが可能な紫外線照射窓を有する
ＥＦＲＯＭ内蔵のマイクロコンピュータ素子は各種電子
機器に好んで用いられている。このＥＰＲＯＭ内蔵マイ
クロコンピュータは、制御用あるいは駆動用集積回路と
共に現在、その殆んどがプリント配線板に実装されてい
る。

各種電子機器で小型軽量化が要求される機器は、チップ
・オン・ボードと称される技法によってブノント配線板
に半導体集積回路（ＩＣ）チップが直接搭載され、所要
の配線が施された後この配線部分を含んで前記ＩＣチッ
プが合成樹脂によって被覆され、極めて小型軽量化が達
成されている。

かかる従来のＥＰＲＯＭ内蔵マイクロコンピュータの実
装構造を第１２図に従って説明すると、第１２図は従来
のＥＰＲＯＭ内蔵マイクロコンピュータの一部断面を有
する斜視図であって、主表面上に導電性配線パターン（
４１）が形成されたガラス・エポキシ樹脂などから構成
された絶縁性基板（４２〉のスルーホール（４３〉にサ
ーデイツプ型パッケージに組み込まれたＥＰＲＯＭ内蔵
マイクロコンピュータ（４４〉が搭載されている。この
ＥＰＲＯＭ内蔵マイクロコンピュータ（４４）はヘッダ
ー（４５）及びキャップ（４６）を有し、前記ヘッダー
（４５）はセラミック基材（４７〉に外部導出リード（
４８）か低融点ガラス材で接着されている。又このヘッ
ダー（４５）４まガラスに金粉が多量に混入したいわゆ
る金ペーストを焼結した素子搭載部（５０）が前記低融
点ガラス材上あるいはセラミック基材（４７〉上に接着
されており、この素子搭載部（５０）にＥＰＲＯＭ内蔵
マイクロコンピュータチップ（５１）が装着され、この
チップ（５１）の電極と前記外部導出リード（４８）と
が金属細線（５２）によって接続されている。このキャ
ップ（４６）は低融点ガラスによってヘッダー（４５）
に配置されたＥ　Ｆ　Ｒ０Ｍ内蔵マイクロコンピュータ
チップ（５１〉を密封している。この様にＥＰＲＯＭ内
蔵マイクロコンピュータチップ（５１〉を密封したＥＰ
ＲＯＭ内蔵マイクロコンピュータ（４４）は、前記絶縁
性基板（４２）のスルーホール（４３）に外部導出リー
ド（４８）を挿通させ半田によって固定される。このス
ルーホール（４３〉は導電性配線パターンク４１）によ
って所要の配線引回しが施され、前記絶縁性基板の端部
に設けられた雄型コネクタ端子部（５５〉から図示しな
い雌型コネクタへと接続される。

さて、かかる従来のＥＰＲＯＭ内蔵マイクロコンピュー
タ素子の実装構造は、ＥＰＲＯＭ内蔵マイクロコンピュ
ータチップ（５１）に比ベパッケージ外形が極めて大き
く、平面占有率もさることながら三次元、つまり高さも
チップの高さの数倍となり、薄型化に極めて不利である
。更にスルーホール（４３）に外部導出リードを挿通し
た後、半田などで固定する必要も生ずる。更に特筆すべ
き大きな欠点は、絶縁性基板への実装に先立ってＥＰＲ
ＯＭ内蔵マイクロコンピュータ素子を一部パ・ソケージ
に組立てることである。

ここではサーデイツプパッケージタイプのＥＰＲＯＭ内
蔵マイクロコンピュータ素子について述べたが樹脂封止
型パッケージについても上述した問題は発生する。

斯る問題を解決するために第１３図に示した実装構造が
既に使用されている。

以下に第１３図に示したＥＰＲＯＭ内蔵マイクロコンピ
ュータ実装構造について説明する。

主表面（６０ａ）に導電性配線パターン（６０ｂ）が形
成されたガラス・エポキシ樹脂板などの絶縁性基板（６
０〉上には、ＥＰＲＯＭ内蔵マイクロコンピュータチッ
プ（６１）を載置するチップ搭載エリア（６０ｃ）を有
し、前記配線パターン（６０ｂ）は、このエリア近傍か
ら主表面（６０ａ）上を引回されて図示しない雄型コネ
クタ端子部に接続されている。前記エリア（６０ｃ）に
は、ＥＰＲＯＭ内蔵マイクロコンピュータチップ〈６１
〉が搭載され、このチップ（６１）の表面電極と前記配
線パターン（６０ｂ）とが金属細線（６２）により接続
されている。勿論金属細線（６２）の１本は前記チップ
（６１〉のサブストレートと接続する為に、このチップ
（６１）が搭載された配線パターン（６０ｂ）とワイヤ
リングされている。

上述した様にＥＰＲＯＭ内蔵マイクロコンピュータチッ
プを直接基板上に搭載することが既に周知技術として知
られている。

（ハ）発明が解決しようとする課題 第１３図で示したＥＰＲＯＭ内蔵マイクロコンピュータ
実装構造ではＥＰＲＯＭ内蔵マイクロコンピュータのチ
ップをプリント基板上にダイボンディングしているため
、小型化となることはいうまでもない。しかしながら、
ここでいう小型化はあくまでＥＰＲＯＭ内蔵マイクロコ
ンピュータ自体の小型化である。即ち、第１３図からは
明らかにされていないがＥＰＲＯＭ内蔵マイクロフンピ
ユータの周辺に固着されているその周辺回路素子はディ
スクリート等の電子部品で構成されているために、ＥＰ
ＲＯＭ内蔵マイクロコンピュータを搭載したプリント基
板用の集積回路としてのシステム全体を見た場合なんら
小型化とはならず従来通りプリント基板の大型化、即ち
システム全体が大型化になる問題がある。

また、第１２図に示した実装構造においても第１３図と
同様にＥＰＲＯＭ内蔵マイクロコンピュータの周辺の回
路、即ちＬＳＩ、ＩＣ等の回路素子がディスクリート等
の電子部品で構成されているため、プリント基板の大型
化、即ちシステム全体が大型化となりユーザが要求され
る軽薄短小のＥＦＲＯＭ内蔵マイクロコンピュータ搭載
ノ集積回路を提供することができない大きな問題がある
。

更に第１２図および第１３図で示したＥＰＲＯＭ内蔵マ
イクロコンピュータ実装構造では、上述した様にシステ
ム全体が大型化になると共にＥＰＲＯＭ内蔵マイクロコ
ンピュータおよびその周辺の回路素子を互いに接続する
導電パターンが露出されているため信頼性が低下する問
題がある。

更に第１２図および第１３図で示したＥＰＲＯＭ内蔵マ
イクロコンピュータ実装構造ではＥＰＲＯＭ内蔵マイク
ロコンピュータと、その周辺のＩＣ，ＬＳＩ等の回路素
子が露出されているため、基板上面に凹凸が生じて取扱
いにくく作業性が低下する問題がある。

〈二〉課題を解決するための手段 本発明は上述した課題に鑑みて為されたものであり、一
方の基板の外側に露出した主面の所望位置にヘッダーを
設け、そのヘッダー上にＥＰＲＯＭ内蔵マイクロコンピ
ュータチップを固着し、そのＥＰＲＯＭ内蔵マイクロコ
ンピュータチップの電極と所望の導電路に接続された導
出リードとをボンディングワイヤで接続し、他の全ての
回路素子を二枚の基板とケース材とで形成された封止仝
間に封止する構造を特徴とする。

従ってＥＰＲＯＭ内蔵マイクロコンピュータチップを搭
載した混成集積回路を極めて小型化でしかも二枚の基板
上に回路素子を実装でき高密度実装のＥＦＲＯＭ内蔵マ
イ内蔵マイクロコンピユーブチ載の混成集積回路装置を
提供することができる。

（ホ〉作用 この様に本発明に依れば、一方の基板の外側に露出した
主面の所望位置にヘッダーを設け、そのヘッダー上に不
揮発性メモリーチップを固着し、そのメモリーチップの
電極と所望の導電路に接続された導出リードとをボンデ
ィングワイヤで接続しているため、ＥＰＲＯＭ内蔵マイ
クロコンピュータチップの載置位置を任意に設定できる
ので、もっとも関連する回路素子との電気的接続を考慮
して、効率良＜ＥＰＲＯＭ内蔵マイクロコンピュータチ
ップともっとも関連する回路素子とを接続することがで
き、信号線即ち導電路の引回し線を不要にすることがで
きる。

更に本発明ではＥＰＲＯＭ内蔵マイクロコンピユータチ
ップ以外の全ての１回路素子はチップで二枚の基板のい
ずれか一方の基板上に搭載され且つ、二枚の基板とケー
ス材で形成された封止杢間内に収納されるため小型化で
しかも高密度実装ができ取扱い性の優れた混成集積回路
装置を提供することができる。

（へ）実施例 以下に第１図乃至第１１図に示した実施例に基ついて本
発明の混成集積回路装置を詳細に説明する。

第１図および第２図には、本発明の一実施例の混成集積
回路装置く１〉が示されている。この混成集積回路装置
（１）は独立した電子部品として用いられインバータエ
アコン等の幅広いインバータモータの分野で機能を独立
して有する集積回路として用いられる。

この混成集積回路装置（１）は第１図および第２図に示
す様に二枚の集積回路基板（２）（３）と、二枚の集積
回路基板（２）（３）の一方の基板（２）の外側に露出
した主面の所望位置に設けられたヘッダー（４〉と、二
枚の集積回路基板（２）（３）上に形成された所望形状
の導電路（５）と、ヘッダー（４〉上に固着されたＥＰ
ＲＯＭ内蔵マイクロコンピュータチップ（６）（以下Ｅ
Ｐマイコンチップという）と、そのＥＰマイコンチップ
〈６〉からデータを供給され二枚の基板（２）＜３）上
の導電路（５）と接続された周辺の回路素子（８）と、
二枚の基板（２）（３）を離間して一体化するケース材
（９）とから構成される。

二枚の集積回路基板（２）（３）はセラミックス、ガラ
スエポキシあるいは金属等の硬質基板が用いられ、本実
施例では放熱性および機械的強度に優れた金属基板を用
いるものとする。

金属基板としては例えば０．５〜１．０ＴＩＩＩＩ厚の
アルミニウム基板を用いる。その二枚の基板（２）（３
）の表面には第４図に示す如く、周知の陽極酸化により
酸化アルミニウム膜（９’）（アルマイト層）が形成さ
れ、その−主面側に１０〜７０μ厚のポリイミド等のフ
レキシブル性を有した絶縁樹脂層（１０）が貼着される
。更に絶縁樹脂層（１０）上には１０〜７０μ厚の銅箔
（１１〉が絶縁樹脂層（１ｏ）と同時にローラーあるい
はホットプレス等の手段により貼着されている。

ところで、二枚の基板＜２）（３）はプレキシプル性を
有する絶縁樹脂層（１０）によって所定の間隔離間され
て連結された状態となっている。本実施例でＣまフィル
ムを用いて夫々の基板（２）（３）を接続するがフィル
ムを用いらずに夫々の基板（２）（３）を独立させてあ
とで金属製リードで接続することも可能である。

二枚の基板（２）（３）の−主面上に設けられた銅箔（
１１）表面上にはスクリーン印刷によって所望形状の導
電路を露出してレジストでマスクされ、ｊｌ金属（金、
銀、白金）メツキ層が銅箔（１１〉表面にメツキされる
。然る後、レジストを除去して貴金属メツキ層をマスク
として銅箔（１１〉のエツチングを行い所望の導電路（
５）が形成される。ここでスクリーン印刷による導電路
（５〉の細さはｏ、ｓｍｎが限界であるため、極細配線
パターンを必要とするときは周知の写真蝕刻技術に依り
約２μまでの極細導電路（５）の形成が可能となる。

他方の基板〈３〉上に形成された導電路（５〉は図示さ
れないが、大信号用のパワー系の太い導電路が形成され
、一方の基板（２〉上には小信号用の比較的細い導電路
が形成されている。

ところで、一方の基板（２）の外側に露出した主面には
ヘッダー（４〉が設けられ、そのヘッダー（４）上には
ＥＰマイコンチップ（６）が搭載されている。そのＥＰ
マイコンチップ（６）からデータを供給されるもっとも
関連深い回路素子（８）は選択的に一方の基板（２〉上
に搭載され、一方の基板（２）および他方の基板（３〉
上の導電路（５〉にその周辺の回路素子（８）が搭載さ
れている。また両基板（２）（３）の−側辺（あるいは
対向する側辺周端部）に導電路（５〉が延在され外部リ
ード端子（１２）（１３）を固着するための複数のパッ
ドが形成されている。このパッドには外部リード端子（
１２）＜１３）が半田によって固着され、水平に導出さ
れるか、あるいはその中央部分で略直角に折曲げられて
いる。また両基板（２）＜３）上に形成されている導電
路（５）はフレキシブル樹脂層（１０）上に形成されて
いるので二枚の基板（２）（３）を股がる様にパターニ
ングされ両基板（２）（３）の接続が所定の位置でしか
も任意に行えることができる。

ＥＰマイコンチップ（６）は周知の如く、プログラムプ
ロセッサ（ＣＰＵ）を中心にプログラムメモリにＲＡＭ
、ＥＦＲＯＭ、周辺装置に入出力インターフェイスを組
合せている素子である。ＥＰマイコンチップ（６）は市
販されているものであり、ここではＥＰマイコンチップ
（６）の説明を省略する。

一方、本発明ではＥＰマイコンチップ（６）ヲ基板上に
搭載する場合、上述した様にヘッダー（４〉を介して固
着されている。更に詳述すると、そのヘッダー（４）は
一方の基板〈２）の外側に露出した主面の所望位置に設
けられ、ＥＰマイコンチップ（６）の電極は導電路（５
〉に接続された導出リード（５ｂ）とボンディングワイ
ヤで接続されている。

更に本実施例ではＥＰマイコンチップ（６〉が固着され
るヘッダー（４）は一方の基板（２〉上に直接搭載され
ず、ヘッダー載置体（４ａ〉を介して一方の基板（２）
上に搭載されている。

ヘッダー載置体（４ａ〉はセラミックス、ガラスエポキ
シあるいは絶縁樹脂等の絶縁体によって第２図に示す如
く、凸型状に形成されている。ヘッダー（４）は凸型に
形成された載置体（４ａ）の底面部に金属層によって形
成されており、その金属層として例えば銅箔、金、銀等
の金属層が用いられる。また載置体（４ａ）には基板〈
２〉の−主面（内面側）上に形成された導電路（５〉と
ＥＰマイコンチップ（６）との電極を接続するための金
属製の導出リード（５ｂ〉が内部に埋設する様にして一
体化形成されている。

斯るヘッダー載置体（４ａ）は一方の基板（２〉にあら
かじめ設けられていた孔（５ｃ）に嵌合されて基板（２
）と一体止される。この結果、載置体（４ａ）上に形成
されたヘッダー（４）は一方の基板（２）の外側に露出
することになる。一方の基板（２）の孔（５ｃ〉と嵌合
された載置体〈４ａ〉に埋設された導出リード（５ｂ）
の一端は一方の基板（２）上に形成れた導電路（５）と
半田（あるいはワイヤ線）によって接続され、その導出
リード〈５ｂ〉の他端はヘッダー（４〉上に固着されて
いるＥＰマイコンチップ（６〉の電極とボンディングワ
イヤで接続されている。

更にヘッダー載置体（４ａ〉の上面には、ヘッダー（４
）およびワイヤ線を取り囲む補助枠（４ｂ）が載置体（
４ａ）と一体形成されている。補助枠（４ｂ）で囲まれ
た空間には紫外線を透過する紫外線透過性樹脂が充填さ
れヘッダー〈４〉上に固着されたＥＰマイコンチップ（
６）を被覆保護する。ＥＰマイコンチップ〈６）上に直
接被覆される第１層目の樹脂はＥＰマイコンチップ（６
〉のデータを消去する際に紫外線を透過する必要がある
ために紫外線透過性樹脂（２１ａ）が用いられる。紫外
線透過性樹脂（２１ａ）は非芳香族系であれば限定され
ず、例えばメチル系シリコンゴムあるいはシリコンゲル
が用いられる。

本実施例では第１層目の樹脂層（２１ａ）上に第２層目
の樹脂層（２１ｂ＞が充填されている。第２層目の樹脂
層は第１層目とは異なりＥＰマイコンチップ（６〉の誤
消去を防止するために紫外線を遮断する紫外線不透過性
樹脂（２１ｂ）が用いられる。この樹脂層（２１ｂ）は
芳香環（ベンゼン環）を含んだ樹脂であれば限定されず
、例えばエポキシ系あるいはポリイミド系の樹脂が用い
られる。

−ｉ、ＥＰマイコンチップ〈６）のプログラム・データ
を選択して供給されるその周辺の回路素子（８）のＩＣ
，トランジスタ、チップ抵抗およびチップコンデンサー
等はチップ部品で所望の導電路（５）上に半田付けある
いはＡｇペースト等のろう材によって付着され、ＥＰマ
イコンチップ〈６〉ともっとも関連深い回路素子（８）
は近傍の導電路（５〉にボンディング接続されている。

更に導電路＜５〉間にはスクリーン印刷によるカーボン
抵抗体あるいはニッケルメッキによるニッケルメッキ抵
抗体が抵抗素子として形成されている。更に詳述すると
ＥＰマイコンチップ（６）が搭載されヘッダー（４〉が
載置されているヘッダー載置体（４ａ〉とＥＰマイコン
チップ（６〉ともっとも関連深い回路素子（８）は一方
の基板（２）上の導電路り５）と接続され、その他の全
ての回路素子（８）は両基板（２）（３）の所定位置の
導電路（５）上に付着されている。

二枚の基板（２）（３）４ｉケース材（９）によって所
定の間隔離間して固着一体止される。

ケース材（９〉は絶縁部材の熱可塑性樹脂から形成され
、第３図に示す如く、二枚の基板（２）（３）を所定間
隔離間して封止空間を形成するために枠状に形成されて
いる。その枠状に形成されたケース材（９）の−側辺に
は両基板（２）（３）を配置したときに両基板（２）（
３）を連結する樹脂層（１０）が容易に折曲できる様に
円弧状に形成されている。

ケース材（９〉と二枚の基板（２）（３）との固着は接
着シートによって行われ、フィルム樹脂層（１０）によ
って連結された両基板（２）（３）でケース材り９）を
挾む様に且つ搭載された回路素子を対向させる様にして
固着される。このとき、両基板（２）（３）を連結する
フィルム樹脂層（１０〉は上述したケース材（９〉に設
けられた円弧状部と当接されて折曲げされるため折曲げ
部分の導電路（５）が折曲時に切断する恐れＣ士ない。

ケース材（９）と両基板（２）（３）とを一体止したの
ち、連結部の樹脂層（１０〉が露出されるため、本実施
例では蓋体〈２０〉で露出した連結部分を完全に封止す
るものとする。尚、蓋体（２０）はケース材（９）と同
一材料で形成され、その接着は上述した接着シート等の
所定の手段によって行われている。

ところで、ヘッダー（４）が形成された載置体（４ａ）
を一方の基板（２）に設けられた孔に嵌合させた際、一
方の基板（２）の孔の周辺には導電路（５〉の−端が延
在され、その導電路（５）と載置体〈４ａ）の導出リー
ド（５ｂ〉とが半田等によって接続される。導出リード
（５ｂ〉と接続された導電路（５）の他端の一部はＥＰ
マイコンチップ（６）ともっとも関連深い回路素子（８
）の近傍に延在されチップ状のその回路素子（８）とボ
ンディングワイヤで電気的に接続されている。

ここでＥＰマイコンチップ（６）とそのチップ（６）と
もっとも関連深い回路素子〈８）との位置関係について
述べる。ＥＰマイコンチップ（６）を載置するヘッダー
〈４〉即ち、ヘッダー載置体（４ａ）ともっとも関連す
る回路素子（８）とは図示されないが多数本の導電路（
５）を介して接続されるため、その導電路（５）の引回
しを短くするためにＥＰマイコンチップ（６）を載置す
るヘッダー載置体（４ａ〉ともっとも関連する回路素子
（８）は夫々、隣接する位置かあるいはできるだけ近傍
に位置する様に配置される。従ってＥＰマイコンチップ
（６）ともっとも関連する回路素子（８）との導電路（
５）の引回しは最短距離で形成でき基板上の実装面積を
有効に使用することができる。ＥＰマイコンチップ（６
）とその近傍あるいは隣接した位置に配置されたもっと
も関連する回路素子（８）は、回路素子（８）の近傍に
延在された導電路〈５）の先端部とＡ（ワイヤ線によっ
て超音波ボンディング接続されＥＰマイコンチップ（６
〉と電気的に接続される。

ところで、ＥＰマイコンチップ（６）は一方の基板（２
）の外側に露出した主面にヘッダー（４）を介して搭載
されているのでＥＰマイコンチップ（６）だけが基板外
に搭載されることになり、ＥＰマイコンチップクロ）以
外の全ての周辺回路素子（８）は二枚の基板（２）　（
３’）とケース材（９）とで形成された封止空間（２１
’）内に配置されることになる。

上述の如く、ＥＰマイコンチップ（６）と接続される全
ての周辺の回路素子（８）は二枚の基板（２）（３）と
ケース材（９）で形成された封止空間部（２Ｆ）に配置
する様に設定されている。更に述べると、チップ状の電
子部品および印刷抵抗、メツキ抵抗等の抵抗素子の全て
の素子が封止空間部（２Ｆ）内に設けられている。

本実施例でＥＰマイコンチップ（６）のデータ消去を行
う場合は紫外線不透過性樹脂（２１ｂ）を剥離して紫外
線を照射し、再書き込みをする場合はＥＰマイコンテッ
プ（６）上の紫外線透過性樹脂（２１ａ）も剥してボン
ディングされている近傍の導出リード（５ｂ）にプロー
ブ等の端子を当接させ、書き込み装置よりデータを書き
込む。このとき、紫外線透過性樹脂（２１ａ）を剥す場
合、樹脂（２１ａ）はあまり接着力が強くないためにワ
イヤ線が切断することはない。

以下に本発明を用いたモータ駆動用のインバータの混成
集積回路装置の具体例を示す。

モータ駆動用インバータとは、一般的に直流電源から任
意の交流電源を作り、例えば三相モータの回転数を任意
にコントロールするものである。

即ち、商用交流電源を整流回路を用いて整流した直流電
源を電源として用いる。その入力直流電源をインバータ
主回路と呼び、三相ブリッジ構成されたスイッチ素子を
用いて所定のコントロール信号のもとでチョッピングし
て擬似交流を負荷に出力する。コントロール信号を変化
させることにより出力交流の電圧、周波数を可変にする
ことができモータの回転数やトルクを可変に調整するこ
とができる。

第５図に示したブロック図に基づいてモータ駆動用イン
バータを簡単に説明する。

第５図は集積回路基板（２）（３）上にモータ駆動用イ
ンバータを搭載したときのブロック図である。

モータ駆動用インバータは、交流電源を入力し直流に変
換する整流回路（２１）と、その整流回路（２１）から
出力された直流電源を所定の間隔でチョッピングし負荷
（モータ）に擬似交流を供給するインバータ主回路（２
２〉と、インバータ主回路（２２）を所定間隔でチョッ
ピングさせる出力信号および他の装置の動作を行わせる
出力信号を供給するＥＦＲＯＭ内蔵マイクロコンピュー
タ（６）（以下ＥＰマイコンチップと称する）と、ＥＰ
マイコンチップ（６）から出力された出力信号を所望に
増幅させるバッファ〈２３〉と、バッファ（２３）によ
り増幅された信号を電位の異なるベースアンプ（２５）
に伝達する第１のインターフェイス〈２４〉と、第１の
インターフェイス（２４）から伝達された信号をインバ
ータ主回路（２２）に増幅して供給するベースアンプ（
２５）と、整流回路（２１）からインバータ主回路〈２
２）に供給される電流を検出すると共にインバータ主回
路（２２）の発熱を検出して第１のインターフェイス（
２４）を介してＥＰマイコンチップ（６）に所定の信号
をフィードバックさせてインバータ主回路（２２）およ
び周辺回路を保護する保護回路（２６〉と、マイコン（
６）に電位の異なる信号を入出力する第２のインターフ
ェイス（２７〉と、ＥＰマイコンチップ（６〉から出力
される出力信号を外部装置に供給するために増幅させる
出力バッファ（２８）とから構成されている。以下に上
述した各構成について簡単に説明する。

先ずｔｉ回路は周知のダイオードのブリッジ回路で構成
され、商用交流を直流に順変換するものである。本実施
例において、整流回路は基板上にチップ部品で構成され
ているが、整流回路のみを外付によって構成する場合も
使用目的によって発生するが本発明には何んら支障はな
い。

次にインバータ主回路＜２２）？ま第６図に示す如く、
直列接続された２個のスイッチング素子（２２ａ〉（ト
ランジスタ、ＭＯＳＦＥＴ、ＩＧＢＴ等）を夫々並列接
続（ブリッジ接続）されている。本実施例においてはト
ランジスタ素子を用いて説明するものとする。以下に説
明をつうける。主回路＜２２）の夫々のトランジスタの
コレクターエミッタ間にはフライホイル用のダイオード
が接続されると共に夫々の直列接続された各トランジス
タ間と負荷とを結ぶための出力端子（Ｕ、Ｖ、Ｗ）が設
けられている。また、（２２ｂ）は入力用の入力端子で
ある。

次にＥＰマイコンチップ（６）は例えば、ＬＭ８０５１
Ｐ（三洋製）のＩＣチップ化されたものが用いられてい
る。

第７図はマイコンの基本構成を示すブロック図であり、
命令の取出しと実行を行うＣＰ　Ｕ　（４ａ）と、所定
のプログラム・データが記憶されているメモリ一部（４
ｂ〉と外部装置とのデータの入出力を行うためのＩ１０
ポート部（４Ｃ）から構成されている。ＥＰマイコンチ
ップ（６）自体には新規なところがないため、ここでは
詳細に説明しないものとする。このＥＰマイコンチップ
（６）によってインバータ回路（２２）および所望の外
部装置はコントロールされる。

次にバッファ（２３）はＬＣ４０４９Ｂ（三洋製）等の
ＩＣチップ化されたものが用いられる。このバッファ（
２３〉はＥＰマイコンチップ（６〉からの出力信号を所
定に増幅させるものである。

次に第１のインターフェイス（２４〉は複数のフォトカ
プラから構成され、例えば、ＰＣＢ１７（シャープ製）
等のＩＣチップにより構成されている。第１のインター
フエイスフ２４）は上述した如く、バッファ（２３〉か
ら出力された出力信号を光でベースアンプ（２５〉に伝
達させるものである。

次にベースアンプ（２５）は第８図に示す如く、第１の
インターフェイス（２４）から出力された信号が入力さ
れる信号入力端子＜２５ａ）と、入力端子（２５ａ）か
ら入力された信号が供給されＯＮ、ＯＦＦされる第１お
よび第３のトランジスタ（ｒｒ、　）（ｒｒ、　）と、
第３のトランジスタ（Ｔｒ、）のコレクタとそのベース
が接続された第１のトランジスタ（Ｔｒ、）とマイナス
ライン間に接続された第２のトランジスタ（Ｉｒｔ＞と
、電源ライン間に接続された抵抗およびダイオードと、
ダイオードと並列に接続されたコンデンサーとから構成
されている。また、第１および第２のトランジスタ間と
インバータ主回路の各トランジスタのベースとエミッタ
とを接続する出力端子（２５ｂ）が設けられている。例
えば、ベースアンプ〈２５）の信号入力端子（２５ａ）
にＯＮ信号が入力されると第１のトランジスタ（Ｉｒｅ
）と第３のトランジスタ（Ｔｒ、）がＯＮし、第２のト
ランジスタ（ＴｒりがＯＦＦする。すると、を源Ｖゎか
ら第１のトランジスタ（ｒｒ、）、制御抵抗Ｒ０を介し
てインバータ主回路（２２）のベースに所望の電流が供
給される。また、信号ＯＦＦ時には第１のトランジスタ
（Ｔｒ、　）および第３のトランジスタ（Ｔｒ、）がＯ
ＦＦし、第２のトランジスタ（Ｉｒｅ＞をＯＮさせる。

そしてダイオードとコンデンサーより作られた電源から
インバータ主回路（２２）のオフを早くさせるものであ
る。

次に保護回路（２６〉は第９図に示す如く、インバータ
主回路（２２）の近傍に設けられインバータ主回路〈２
２）の発熱による温度上昇を検出するダイオード等より
構成される温度検出部（２６ａ）と、整流回路（２１）
からインバータ主回路（２２〉に供給される電流を検出
する抵抗より構成される電流検出部（２６ｂ　）と、内
部基準電圧を形成する基準電圧部（２６Ｃ）と、夫々の
検出部（２６ａ）（２６ｂ）からの出力信号と基準電圧
部（２６ｃ）から出力される信号を比較する電圧比較部
（２６ｄ）と、電圧比較部（２６ｄ　）からの信号をＥ
Ｐマイコンチップ（６）にフィードバックさせる保護、
制御信号出力部（２６ｅ）とから構成されている。

次に第２のインターフェイス（２７）は第１のインター
フェイス〈２４）と同様に複数個のフォトカプラから構
成され、ＥＰマイコンチップ（６）と入力端子Ｓ、、Ｓ
、から入出力される信号をＥＰマイコンチップ（６）に
伝達するものである。

最後に出力バッファ（２８）はバッファ（２３〉と同様
にＬＣ４０４９Ｂ（三洋製）等のＩＣチップ化されたも
のが用いられ、ＥＰマイコンチップ（６）からの信号を
増幅し、出力端子ＰＯ０〜ＰＯｓに信号を出力するもの
である。

以下にモータ駆動用インバータの動作について簡単に説
明する。

商用交流が端子（２１Ｘ）から入力されると、上述した
様に整流回路（２１）によって直流に変換される。その
変換された直流電流はインバータ主回路〈２２）に供給
される。インバータ主回路（２２）の出力端子（Ｕ、Ｖ
、Ｗ）は負荷（モータ）に接続され負荷に所望の電流を
供給する。

入出力端子Ｓ、、Ｓ、、デジタル入力端子Ｄ０〜Ｄ６、
アナログ入力端子Ａ０〜Ａ、の各入力端子から所定の制
御あるいは指令信号が入力されるとＥＰマイコンチップ
（６）はその入力信号に基づいて動作する。即ち、入力
信号に基づいて、ＥＰマイコンチップ（６〉内に記憶さ
れているメモリー内のプログラム・データに基づいた所
定の処理が実行されるコントロール信号を出力する。そ
のコントロール信号はバッファ（２３）により増幅され
第１のインターフェイス（２４）を介してベースアンプ
（２５）に供給される。

ベースアンプ（２５）に供給された信号はインバータ主
回路（２２〉の各トランジスタ素子のベースに供給され
、インバータ主回路（２２）の各トランジスタ素子をＯ
Ｎ、ＯＦＦさせて直流をチョッピングして擬似交流を形
成し、出力端子（Ｕ、Ｖ、Ｗ）を介して負荷へ交流を供
給させて負荷を所定の回転数で回転させる。

即ち、ＥＰマイコンチップ（６）内の所定のブロダラム
・データに基づいてインバータ主回路〈２２）で直流を
チョッピングして交流に変換されている。また、ヘース
アンブ（２５〉には別電源がＶＤｌ〜ＶＤ４端子を介し
て常時印加されている。

上述したＥＰマイコンチップ（６）内のプログラム・デ
ータを変換すると、即ち別のマイコンに変換すればその
ＥＰマイコンチップ内に内蔵されたプログラム・データ
に応じた回転にコントロールすることができる。

出力端子ＰＯ，〜ＰＯ９から出力される信号はＥＰマイ
コンチップ（６〉に入力される入力指令に基づいてＥＰ
マイコンチップ（６）が所定の信号処理を行った結果に
基づいた信号を出力する。出力端子ＰＯ，〜ＰＯ，から
出力される出力信号は外部の機器あるいは装置をコント
ロールする。例えばインバータエアコンであれば電磁リ
レー、冷媒調整する弁等を室内の温度変化に対応して所
定にコントロールする。

上述したインバータ動作を行っている際にはインバータ
システム、即ち、基板（２）（３）上の温度は定格最大
温度以下になる様に設計されているが、システム自体を
異常な環境下（高温、高湿下）での使用、あるいは放熱
が正常に行われない場合にはインバータ主回路（２２）
や周辺の温度が異常に上昇し、システムあるいはセット
を破壊する恐れはあるが、本実施例では保護回路（２６
）の温度検出部（２６ａ）によって異常温度を検出して
インバータの動作を止めてインバータの発熱をおさえて
セットあるいはシステムを保護するものである。また、
インバータ主回路〈２２〉には負荷が接続されているが
、この負荷内部の配線の異常による短絡、出力端子（Ｕ
、Ｖ、Ｗ）の短絡、あるいは外部ノイズによるＥＰマイ
コンチップ（６）の誤動作でインバータ主回路（２２）
の直列された素子が同時ＯＮしたりすると異常な大電流
がインバータ主回路（２２）に流れるが、この場合にお
いても、保護回路（２６〉内の電流検出部（２６ｂ）で
その大電流を検出しただちに動作を停止させて保護する
。

上述した動作を行うことでモータ駆動用イン／Ｓ−夕の
動作が行われて負荷（モータ）の回転コントロールおよ
び外部機器の動作を所定にコントロールして例えば、イ
ンバータエアコン等の制御を正常に動作させる。

第１０図は第５図で示したモータ駆動用インバータ回路
を本実施例の一方の基板（２）上に実装した場合を示す
平面図であり、実装される各回路素子の符号は第６図の
ブロック図で示した符号と同一にしである。尚、複数の
各回路素子を接続する導電路は煩雑となるため矢印にて
示すものとする。

第１１図に示す如く、一方の基板（２）の周端部には外
部リード端子（１２〉が固着される複数の固着用パッド
（３８）が設けられている。固着パッド（３８）から延
在される導電路（５〉上所定位置には複数の回路素子お
よびＥＰマイコンチップ（６）を搭載するヘッダー〈４
〉が載置された載置体（４ａ）が嵌合されている。即ち
、斯る一方の基板（２〉上にはＥＰマイコンチップ（６
）以外の複数の回路素子り８）が固着されており、（２
５）はヘースアンブ、（２３〉はバッファ、り２４〉は
第１のインターフェイス、（２７）は第２のインターフ
ェイス、（２８）は出力バッファ、〈２６）は保護回路
である。なお、他方の基板（３）にはポリイミド等のフ
ィルム樹脂層（ｌＯ）を介して一方の基板（２〉より複
数の導電路（５〉が延在されており、他方の基板〈３〉
上にはインバータ主回路（２２）および整流回路（２１
）等のインバータに必要な一部の回路あるいはオプショ
ン用回路が配置されている。

第１０図から明らかな如く、ＥＰマイコンチップ（６）
と一番関連深い回路素子の近傍（ここではバッファ、出
力バッファ）に隣接する位置にＥＰマイコンチップ（６
）を搭載するヘッダー（４）が固着された載置体（４ａ
〉が配置される。

ＥＰマイコンチップ（６〉ともっとも関連する回路素子
（８）をＥＰマイコンチップ（６）が載置されるヘッダ
ー載置体（４ａ〉の近傍に配置することにより、両者を
接続させる導電路（５）の引回し線の距離を最短でしか
も最小で配置形成でき、その結果、他の実装パターンを
有効に使用できると共に高密度実装が行える。また、−
点鎖線で囲まれた領域は接着シートでケース材（９）が
固着される固着領域であることを示す。

第１１図は第１０図で示した一方の基板（２〉上にケー
ス材り９〉を介して他方の基板（３）を固着したときの
インバータ用の混成集積回路装置の完成品の平面図であ
り、一方の基板（２）の上面からはＥＰマイコンチップ
（６〉を搭載したヘッダー（４）のヘッダー載置体（４
ａ）と補助枠（４ｂ）内に充填された第２の樹脂層（２
１ｂ）の上面のみが露出された状態となる。即ち、ＥＰ
マイコンチップ（６）以外の他の素子は全てケース材（
９）と両基板（２）（３）とで形成された封止空間（２
Ｆ〉内に封止される。

斯る本発明に依れば、一方の基板（２）の外側に露出し
た主面の所望位置にヘッダー（４）を設け、そのヘッダ
ー（４）上にＥＰマイコンチップ（６）を固着し、ＥＰ
マイコンチップ（６）の電極と導電路に接続された導出
リードとをボンディングワイヤで接続し二枚の基板（２
）（３）とケース材（９〉とで形成された封止空間（２
１’　）に全ての回路素子（８）を配置することにより
、混成集積回路とＥＰマイコンチップとが一体化し且つ
極めて小型化となるシステムが提供できる。

（ト）発明の効果 以上に詳述した如く、本発明に依れば、第１に一方の基
板（２）の外側に露出した主面に設けたヘッダー〈４）
上にＥＰマイコンチップ（６〉を固着し、ＥＰマイコン
チップ（６）の電極と導電路と接続された導出リードと
をボンディングワイヤで接続しているので、ＥＰマイコ
ンチップ〈６）の載置位置を任意に選定できる利点を有
する。それにより、ＥＰマイコンチップ（６〉の隣接す
る位置に最も関連の深い回路素子（８）を配置でき、そ
の結果ＥＰマイコンチップ（６）ともっとも関連深い回
路素子（８）間のデータのやりとりを行うデータ線を最
短距離ある−いは最も設計容易なレイアウトで実現でき
、データ線の引回しによる実装密度のロスを最小限に抑
制できる。更に二枚の基板（２）（３）より形成されて
いるため高密度で且つ小型化の混成集積回路装置を提供
することができる。

第２に二枚の集積回路基板（２）（３）上の組み込むそ
の周辺回路素子の実装密度を向上することにより、従来
必要とされたプリント基板を廃止でき、極めて小型化の
ＥＰマイコンチップ（６〉を内蔵する混成集積回路装置
を実現できる。

第３に集積回路基板（２）（３）として金属基板を用い
ることにより、その放熱効果をプリント基板に比べて大
幅に向上でき、より実装密度の向上に寄与できる。また
導電路（５）として銅箔（１１）を用いることにより、
導電路（５）の抵抗値を導電ペーストより大幅に低減で
き、実装される回路をプリント基板と同等以上に拡張で
きる。

第４にＥＰマイコンチップ（６）と接続されるその周辺
回路素子（８）はケース材〈９）と二枚の集積回路基板
（２）（３）とで形成される封止空間（２１’　）にダ
イ形状あるいはチップ形状で組み込まれるので、従来の
プリント基板の様に樹脂モールドしたものに比較して極
めて占有面積が小さくなり、実装密度の大幅に向上でき
る利点を有する。

第５にケース材（９〉と二枚の集積回路基板＜２〉〈３
）の周端を実質的に一致させることにより、集積回路基
板（２）（３）のほぼ全面を封止空間（２１’）として
利用でき、実装密度の向上と相まって極めてコンパクト
な混成集積回路装置を実現できる。

第６にＥＰマイコンチップ（６）上には遮光用の樹脂層
（２１ｂ＞が設けられているため、ＥＰマイコンチップ
（６〉を保護することができると共にＥＰマイコンチッ
プ（６）への遮光ができる。

第７に二枚の集積回路基板（２）（３）の同−側辺ある
いは相対向する辺から外部リード（１２）（１３）を導
出でき、極めて多ビンの混成集積回路装置を実現できる
利点を有する。

【図面の簡単な説明】

第１図は本実施例を示す斜視図、第２図は第１図のＩ−
１断面図、第３図は本実施例で用いられるケース材を示
す斜視図、第４図は本実施例で用いる基板の断面図、第
５図は本実施例で用いたモータ駆動用インバータを示す
ブロック図、第６図は第５図で示したインバータの主回
路を示す回路図、第７図は第５図で示したインバータの
マイコンを示すブロック図、第８図は第５図で示したイ
ンバータのベースアンプを示す回路図、第９図は第５図
で示したインバータの保護回路を示すブロック図、第１
０図は第５図で示したブロック図を基板上に実装したと
きの平面図、第１１図は第１０図に示した基板上にケー
ス材を固着したときの平面図、第１２図および第１３図
は従来のマイコン実装構造を示す斜視図である。 （１）・・・混成集積回路装置、　（２）（３）・・・
集積回路基板、　〈５〉・・・導電路、　（６）・・・
ＥＰマイコンチップ、　（８）・・・回路素子、　（４
〉・・・ヘッダー　　（４ａ〉・・・ヘッダー載置体、
　（９）・・・ケース材、　（２１ａ）・・・紫外線透
過性樹脂、　（２１ｂ）・・・紫外線不透過性樹脂。

Claims (8)

【特許請求の範囲】
1. （１）二枚の相対向して配置された集積回路基板と 前記基板の対向する主面に形成された所望のパターンを
   有する導電路と 前記導電路に接続され且つ所望のプログラム・データを
   内蔵したＥＰＲＯＭ内蔵マイクロコンピュータチップと 前記ＥＰＲＯＭ内蔵マイクロコンピュータチップの前記
   データが供給され且つ前記基板上の導電路と接続された
   その周辺回路素子と 前記基板に一体化されたケース材とを具備し、前記一方
   の基板の外側に露出した主面の所望位置にヘッダーを設
   け、前記ヘッダー上に前記マイクロコンピュータチップ
   を固着し、前記ＥＰＲＯＭ内蔵マイクロコンピュータチ
   ップの電極と所望の前記導電路に接続された導出リード
   とをボンディングワイヤで接続し前記両基板と前記ケー
   スで形成された封止空間に前記周辺回路素子を配置した
   ことを特徴とする混成集積回路装置。
2. （２）前記集積回路基板として表面を絶縁した金属基板
   を用いたことを特徴とする請求項１記載の混成集積回路
   装置。
3. （３）前記導電路として銅箔を用いたことを特徴とする
   請求項１記載の混成集積回路装置。
4. （４）前記ヘッダーを取り囲む補助枠を設け、前記補助
   枠に紫外線を透過する樹脂を注入した封止樹脂層で前記
   ＥＰＲＯＭ内蔵マイクロコンピュータチップを封止する
   ことを特徴とする請求項１記載の混成集積回路装置。
5. （５）前記ヘッダー内の封止樹脂層上に紫外線を遮断す
   るシール樹脂層を設けたことを特徴とする請求項４記載
   の混成集積回路装置。
6. （６）前記シール樹脂層の上面と前記一方の基板の上面
   とを実質的に一致させたことを特徴とする請求項５記載
   の混成集積回路装置。
7. （７）前記周辺回路素子としてチップ抵抗、チップコン
   デンサーを用いていることを特徴とする請求項１記載の
   混成集積回路装置。
8. （８）前記ケース材を前記両基板の周端部とほぼ一致さ
   せた一定の厚みを有する枠体を有することを特徴とする
   請求項１記載の混成集積回路装置。