JPH03222353A - 混成集積回路装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 くイ）産業上の利用分野 本発明は集積回路基板にチップ型のＥＰＲＯＭ内蔵マイ
クロコンピュータを実装してなるＥＦＲＯＭ内蔵型マイ
クロコンピュータ搭載の混成集積回路装置に関する。

く口）従来の技術 紫外線を照射することによって既に書込まれた記憶情報
を消去し、再書込みが可能な紫外線照射窓を有するＥＦ
ＲＯＭ内蔵のマイクロコンピュータ素子は各種電子機器
に好んで用いられている。

このＥＰＲＯＭ内蔵マイクロコンピュータは、制御用あ
るいは駆動用集積回路と共に現在、その殆んどがプリン
ト配線板に実装されている。各種電子機器で小型軽量化
が要求される機器は、チップ・オン・ボードと称される
技法によってプリント配線板に半導体集積回路（ＩＣ）
チップが直接搭載され、所要の配線が施された後この配
線部分を含んで前記ＩＣチップが合成樹脂によって被覆
され、極めて小型軽量化が達成されている。

斯る従来のＥＰＲＯＭ内蔵マイクロコンピュータの実装
構造を第１２図に従って説明すると、第１２図は従来の
ＥＰＲＯＭ内蔵マイクロコンピュータの一部断面を有す
る斜視図であって、主表面上に導電性配線パターン（４
１）が形成されたガラス・エポキシ樹脂などから構成さ
れた絶縁性基板＜４２＞（７）スルーホール（４３）に
サーデイツプ型パッケージに組込まれたＥＰＲＯＭ内蔵
マイクロコンピュータ〈４４〉が搭載されている。この
ＥＰＲＯＭ内蔵マイクロコンピュータ（４４〉はヘッダ
ー（４５）およびキャップ（４６）を有し、前記ヘッダ
ー（４５）はセラミック基材〈４７〉に外部導出リード
（４８〉か低融点ガラス材で接着されている。またこの
ヘッダー（４５）はガラスに金粉が多量に混入したいわ
ゆる金ペーストを焼結した素子搭載部（５０）が前記低
融点ガラス材上あるいはセラミック基材（４７）上に接
着されており、この素子搭載部（５０〉にＥＰＲＯＭ内
蔵マイクロコンピュータチップ（５１〉が装着され、こ
のチップ（５１）の電極と前記外部導出リード〈４８）
とが金属細１（５２）によって接続されている。このキ
ャップ（４６）は低融点ガラスによってヘッダー〈４５
）に配置されたＥＰＲＯＭ内蔵マイクロコンピュータチ
ップ（５１）を密封している。この様にＥＰＲＯＭ内蔵
マイクロコンピュータチップ（５１）を密封したＥＰＲ
ＯＭ内蔵マイクロコンピュータ（４４）は、前記絶縁性
基板（４２）のスルーホール（４３）に外部導出リード
（４８）を挿通させ半田によって固定される。このスル
ーホール（４３）は導電性配線パターン（４１）によっ
て所要の配線引回しが施され、前記絶縁性基板の端部に
設けられた雄型コネクタ端子部（５５）から図示しない
雌型コネクタへと接続される。

さて、斯る従来のＥＰＲＯＭ内蔵マイクロコンピュータ
素子の実装構造は、ＥＰＲＯＭ内蔵マイクロコンピュー
タチップ（５１）に比ベパッケージ外形が極めて大きく
、平面占有率もさることながら三次元、つまり高さもチ
ップの高さの数倍となり、薄型化に極めて不利である。

更にスルーホール（４３）に外部導出リードを挿通した
後、半田などで固定する必要も生ずる。更に特筆すべき
大きな欠点は、絶縁性基板への実装に先立ってＥＰＲＯ
Ｍ内蔵マイクロコンピュータ素子を一部パッケージに組
立てることである。

ここではサーデイツプパッケージタイプのＥＰＲＯＭ内
蔵マイクロコンピュータ素子について述べたが樹脂封止
型パッケージについても上述した問題は発生する。

斯る問題を解決するために第１３図に示した実装構造が
既に使用されている。

以下に第１３図に示したＥＰＲＯＭ内蔵マイクロコンピ
ュータ実装構造について説明する。

主表面（６０ａ）に導電性配線パターン（６０ｂ）が形
成されたガラス・エポキシ樹脂板などの絶縁性基板（６
０〉上には、ＥＰＲＯＭ内蔵マイクロコンピュータチッ
プ（６１〉を載置するチップ搭載エリア（６０ｃ）を有
し、前記配線パターン（６０ｂ）は、このエリア近傍か
ら主表面（６０ａ）上を引回されて図示しない雄型コネ
クタ端子部に接続されている。前記エリア（６０ｃ）に
は、ＥＰＲＯＭ内蔵マイクロコンピュータチップ（６１
〉が搭載され、このチップ（６１）の表面電極と前記配
線パターン（６０ｂ）とが金属細線（６２）により接続
されている。勿論金属細線（６２〉の１木は前記チップ
（６１）のサブストレートと接続する為に、このチップ
（６１〉が搭載された配線パターン（６０ｂ）とワイヤ
リングされている。

上述した様にＥＰＲＯＭ内蔵マイクロコンピュータチッ
プを直接基板上に搭載することが既に周知技術として知
られている。

〈ハ〉発明が解決しようとする課題 第１３図で示したＥＰＲＯＭ内蔵マイクロコンピュータ
実装構造ではＥＰＲＯＭ内蔵マイクロコンピュータのチ
ップをプリント基板上にグイボンディングしているため
、小型化となることはいうまでもない。しかしながら、
ここでいう小型化はあくまでＥＰＲＯＭ内蔵マイクロコ
ンピュータ自体の小型化である。即ち、第１３図からは
明らかにされていないがＥＰＲＯＭ内蔵マイクロコンピ
ュータの周辺に固着されているその周辺回路素子はディ
スクリート等の電子部品で構成されているために、ＥＰ
ＲＯＭ内蔵マイクロコンピュータを搭載したプリント基
板用の集積回路としてのシステム全体を見た場合例んら
小型化とはならず従来通りプリント基板の大型化、即ち
システム全体が大型化になる問題がある。

また、第１２図に示した実装構造においても第１３図と
同様にＥＰＲＯＭ内蔵マイクロコンピュータの周辺の回
路、即ちＬＳＩ、ＩＣ等の回路素子がディスクリート等
の電子部品で構成されているため、プリント基板の大型
化、即ちシステム全体が大型化となりユーザが要求され
る軽薄短小のＥＰＲＯＭ内蔵マイクロコンピュータ搭載
の集積回路を提供することができない大きな問題がある
。

更に第１２図および第１３図で示したＥＰＲＯＭ内蔵マ
イクロコンピュータ実装構造では、上述した様にシステ
ム全体が大型化になると共にＥＰＲＯＭ内蔵マイクロコ
ンピュータおよびその周辺の回路素子を互いに接続する
導電パターンが露出されているため信頼性が低下する問
題がある。

更に第１２図および第１３図で示したＥＰＲＯＭ内蔵マ
イクロコンピュータ実装構造ではＥＰＲＯＭ内蔵マイク
ロコンピュータと、その周辺のＩＣ、ＬＳ　Ｉ等の回路
素子が露出されているため、基板上面に凹凸が生じて取
扱いにくく作業性が低下する問題がある。

〈二）課題を解決するための手段 本発明は上述した課題に鑑みて為されたものであり、基
板の外側に露出した主面の所望位置にヘッダーを設け、
そのヘッダー上にＥＰＲＯＭ内ｊｌフィクロコンピュー
タチップを固着し、そのＥＰＲＯＭ内蔵型マイクロコン
ピュータチップの電極と所望の導電路に接続された導出
リードとをボンディングワイヤで接続し、他の全ての回
路素子を基板とケース材とで形成された封止空間に封止
する構造を特徴とする。

従ってＥＰＲＯＭ内蔵型マイクロコンピュータチップを
搭載した混成集積回路を極めて小型化に行える。

（ネ〉作用 この様に本発明に依れば、基板の外側に露出した主面の
所望位置にヘッダーを設け、そのヘッダー上にＥＰＲＯ
Ｍ内蔵型マイクロコンピュータチップを搭載し、そのＥ
ＰＲＯＭ内蔵型マイクロコンピュータチップの電極と所
望の導電路と接続された導出リードとをボンディングワ
イヤで接続しているため、隣接する導電路とワイヤ線で
接続しているのでＥＰＲＯＭ内蔵マイクロコンピュータ
チップの載置位置を任意に設定でき、もつとも関連深い
回路素子との電気的接続を考慮して、効率良＜ＥＰＲＯ
Ｍ内蔵マイクロコンピュータともっとも関連深い回路素
子とを接続することができ、信号線即ち導電路の引回し
線を不要にすることができる。

更にＥＰＲＯＭ内蔵マイクロコンピュータの隣接する位
置にもっとも関連の深い周辺回路素子を配置でき、ＥＰ
ＲＯＭ内蔵マイクロコンピュータと周辺回路素子との間
のデータのやりとりを行うデータ線を最短距離あるいは
最小距離で実現でき、データ線の引回しによる実装密度
のロスを最小限に抑制することになり、高密度の実装が
行える。

更に本発明ではＥＦＲＯＭ内蔵マイクロコンピュータチ
ップ以外の全ての素子がチップ状でケース材と基板で形
成された封止仝間内に収納されるため小型化でしかも取
扱い性の優れた混成集積回路装置を提供することができ
る。

（へ）実施例 以下に第１図乃至第１１図に示した実施例に基づいて本
発明の混成集積回路装置を詳細に説明する。

第１図および第２図には、本発明の一実施例の混成集積
回路装置＜１）が示されている。この混成集積回路装置
（１）は独立した電子部品として用いられインバータエ
アコン等の幅広いインバータモータの分野で機能を独立
して有する集積回路として用いられる。

この混成集積回路装置（１）は第１図および第２図に示
す様に、集積回路基板（２）と、集積回路基板（２）の
外側に露出した主面の所望位置に設けられたヘッダー（
４）と、集積回路基板（２〉上に形成された所望形状の
導電路（５〉と、ヘッダー（４〉上に搭載され且つ、導
電路＜５〉と接続されたＥＦＲＯＭ内蔵マイクロコンピ
ュータチップ＜６）（以下ＥＰマイコンチップという）
と、ＥＰマイコンチップ（６）から制御出力信号を供給
され且つ基板＜２）上の導電路（５〉と接続されたその
周辺回路素子り８）と、基板（２〉に固着一体化さ′れ
周端辺の所定位置にくぼみ〈３〉が設けられたケース材
（７〉とから構成されている。

集積回路基板（２〉はセラミックス、ガラス・エポキシ
あるいは金属等の硬質基板が用いられ、本実施例では放
熱性および機械的強度に優れた金属基板を用いるものと
する。

金属基板としては例えば０．５〜１　、０　ｍｍ厚のア
ルミニウム基板を用いる。その基板（２）の表面には第
３図に示す如く、周知の陽極酸化により酸化アルミニウ
ム膜（９）（アルマイト層）が形成され、その−主面側
に１０〜７０μ厚のエポキシあるいはポリイミド等の絶
縁樹脂層（１０）が貼着される。更に絶縁樹脂層（１０
〉上には１０〜７０μ厚の銅箔（１１〉が絶縁樹脂層（
１０）と同時にローラーあるいはホットプレス等の手段
により貼着されている。

基板〈２）の−主面上に設けられた鋼箔（１１）表面上
にはスクリーン印刷によって所望形状の導電路を露出し
てレジストでマスクされ、貴金属（金、銀、白金）メツ
キ層が銅箔（１１）表面にメツキされる。然る後、レジ
ストを除去して貴金属メツキ層をマスクとして銅箔（１
１〉のエツチングを行い所望の導電路（５）が形成され
る。ここでスクリーン印刷による導電路（５〉の細さは
０　、５　ｍｍが限界であるため、極細配線パターンを
必要とするときは周知の写真蝕刻技術に依り約２μまで
の極細導電路〈５）の形成が可能となる。

基板（２）上に形成された導電路（５）は図示されない
が、大信号用のパワー系の太い導電路と小信号用の細い
導電路が形成されている。

導電路（５）の所定位置にはＥＰマイコンチップ（６）
トそのＥＰマイコンチップからデータを供給される複数
の回路素子（８）が搭載されている。また基板（２）の
−側辺あるいは対向する側辺周端部に導電路（５）が延
在され大信号用および小信号用の外部リード端子（１２
）（１３）を固着するための複数のパッドが形成されて
いる。このパッドには外部ノード端子（１２）（１３）
が半田によって固着されている。

ところで基板（２）の所望位置にはＥＰマイコンチップ
（６）を搭載するためのヘッダー（４）を嵌合するため
の孔（５Ｃ〉が形成されている。

ＥＰマイコンチップ（６）は周知の如く、プログラムプ
ロセッサ（ＣＰＵ）を中心にプログラムメモリにＲＡＭ
、ＥＦＲＯＭ、周辺装置に入出力インターフェイスを組
合せている素子である。ＥＰマイコンチップ（６）は市
販されているものであり、ここではＥＰマイコンチップ
クロ〉の説明を省略する。

ＥＰマイコンチップ（６）を基板上に搭載する場合、上
述した様にヘッダー（４）上に固着することで搭載され
る。更に詳述すると、そのヘッダー（４）は基板（２）
の外側に露出した主面の所望位置に設けられ、ＥＰマイ
コンチップ（６）の電極は導電路（５）に接続された導
出リード（５ｂ〉とボンディングワイヤで接続されてい
る。

更に本実施例ではＥＰマイコンチップ（６）が固着され
るヘッダー（４）は基板（２〉上に直接載置されず、ヘ
ッダー載置体（４ａ）を介して基板（２〉上に搭載され
ている。

ヘッダー載置体（４ａ〉はセラミックス、ガラス・エポ
キシあるいは絶縁樹脂等の絶縁体によって第２図に示す
如く、凸型状に形成されている。ヘッダー〈４）は凸型
に形成された載置体（４ａ〉の底面部に金属層によって
形成されており、その金属層として例えば銅箔、金、銀
等の金属層が用いられる。また載置体（４ａ）には基板
（２〉の−主面（内面側）上に形成された導電路（５）
とＥＰマイコンチップ（６）との電極を接続するための
金属製の導出リード（５ｂ〉が内部に埋設する様にして
一体化形成されている。

斯るヘッダー載置体（４ａ）は基板（２〉にあらかじめ
設けられていた孔（５ｃ）に嵌合されて基板（２〉と一
体化される。この結果、載置体（４ａ）上に形成された
ヘッダー（４）は基板（２）の外側に露出することにな
る。基板（２〉の孔（５ｃ〉と嵌合された載置体（４ａ
）に埋設された導出リード（５ｂ）の一端は基板（２）
上に形成された導電路（５）と半田（あるいはワイヤ線
）によって接続され、その導出リード（５ｂ〉の他端は
ヘッダー（４〉上に固着されているＥＰマイコンチップ
（６）の電極とボンディングワイヤで接続されている。

更にヘッダー載置体（４ａ）の上面には、ヘッダー（４
）およびワイヤ線を取り囲む補助枠（４ｂ）が載置体（
４ａ〉と一体形成されている。補助枠（４ｂ〉で囲まれ
た空間には紫外線を透過する紫外線透過性樹脂が充填さ
れヘッダー（４）上に固着されたＥＰマイコンチップ（
６）を被覆保護する。ＥＰマイコンチップ（６）上に直
接被覆される第１層目の樹脂はＥＰマイコンチップ（６
）のデータを消去する際に紫外線を透過する必要がある
ために紫外線透過性樹脂（２１ａ）が用いられる。紫外
線透過性樹脂（２１ａ）は非芳香族系であれば限定され
ず、例えばメチル系シリコンゴムあるいはシリコンゲル
が用いられる。

本実施例では第１層目の樹脂層（２１ａ）上に第２層目
の樹脂層（２１ｂ）が充填されている。第２層目の樹脂
層は第１層目とは異なりＥＰマイコンチップ（６）の誤
消去を防止するために紫外線を遮断する紫外線不透過性
樹脂（２１ｂ＞が用いられる。この樹脂層（２１ｂ）は
芳香環（ベンゼン環）を含んだ樹脂であれば限定されず
、例えばエポキシ系あるいはポリイミド系の樹脂が用い
られる。

一方、ＥＰマイコンチップ（６）のプログラム・データ
を選択して供給される周辺の回路素子〈８〉のＩＣ、ト
ランジスタ、チップ抵抗およびチップコンデンサー等は
チップ部品で所望の導電路（５）上に半田付けあるいは
Ａｇペースト等のろう材によって付着され、回路素子（
８〉は近傍の導電路り５）にボンディング接続されてい
る。更に導電路（５〉間にはスクリーン印刷によるカー
ボン抵抗体あるいはニッケルメッキによるニッケルメッ
キ抵抗体が抵抗素子として形成されている。

斯る基板（２〉はケース材（７）と固着一体化される。

ケース材（７）は絶縁部材としての熱可塑性樹脂から形
成され、第２図に示す如く、基板（２）と固着した際空
間部が形成される様に箱状に形成されている。その箱状
のケース材（７〉の周端部は基板（２）の略周端部に配
置されて接着性を有したシール材（Ｊシート：商品名）
によって基板（２）と強固に固着一体化される。この結
果、基板（２〉とケース材（７）間に所定の封止空間部
（２１’）が形成されることになる。

ところで、ヘッダー（４〉が形成された載置体（４ａ）
を基板＜２〉に設けられた孔（４ｃ）に嵌合させた際、
基板（２〉の孔（４Ｃ）の周辺には導電路〈５〉の一端
が延在され、その導電路（５）と載置体（４ａ）の導出
リード（５ｂ〉とが半田等によって接続される。導出リ
ード（５ｂ）と接続された導電路（５）の他端の一部は
もっとも関連深い回路素子〈８）の近傍に延在されチッ
プ状の回路素子とボンディングワイヤで電気的に接、Ｉ
！されている。

ここでＥＰマイコンチップ〈６）とそのＥＰマイコンチ
ップ（６）ともっとも関連深い回路素子（８）との位置
関係について述べる。ＥＰマイコンチップ〈６）がヘッ
ダー〈４）を介して載置された載置体（４ａ）ともっと
も関連深い回路素子（８）とは、多数本の導電路（５）
を介して接続されるため、その導電路（５〉の引回しを
短くするためにＥＰマイコンチップ（６）を搭載するヘ
ッダー（４）、即ち、ヘッダー載置体（４ａ）ともっと
も関連深い回路素子（８〉と社夫々、隣接する位置かあ
るいはできるだけ近傍に位置する様に配置される。従っ
てＥＰマイコンチップ（６）ともっとも関連深い回路素
子（８）との導電路〈５）の引回しは最短距離で形成で
き基板上の実装面積を有効に使用することができる。Ｅ
Ｐマイコンチップ（６）を搭載するヘッダー（４）が載
置された載置体（４ａ）とその近傍あるいは隣接した位
置に配置されたチップ状の回路素子〈８）は、その近傍
に延在された導電路（５）先端部とワイヤ線によってボ
ンディング接続されＥＰマイコンチップ（６）と電気的
に接続される。

ところで、ＥＰマイコンチップ（６）は基板り２〉の外
側に露出した主面に設けられたヘッダー〈４〉を介して
搭載されているので、ＥＰマイコンチップ（６）だけが
基板外に搭載されることになり、ＥＰマイコンチップ（
６）以外の全ての周辺回路素子（８）は基板（２）とケ
ース材（７〉とで形成された封止空間部（２１’）内に
配置されることになる。

上述の如く、ＥＰマイコンチップ（６）と接続されるも
っとも関連深い回路素子（８〉およびその他の周辺の回
路素子（８〉は基板（２）とケース材（７）で形成され
た封止空間部（２１’　）に配置する様に設定されてい
る。更に述べると、チップ状の電子部品および印刷抵抗
、メツキ抵抗等の抵抗素子の全ての素子が封止空間部（
２１’）内に設けられている。

本実施例でＥＰマイコンチップ＜６）のデータ消去を行
う場合は紫外線不透過性樹脂（２１ｂ）を剥離して紫外
線を照射し、再書込みをする場合はＥＰマイコンチップ
（６）上の紫外線透過性樹脂（２１ａ）も剥してボンデ
ィングされている近傍の導出リード（５ｂ）にプローブ
等の端子を当接させ、書込み装置よりデータを書込む。

このとき、紫外線透過性樹脂（２１ａ）を剥す場合、樹
脂（２１ａ）ｔあまり接着力が強くないためにワイヤ線
が切断することはない。

以下に本発明を用いたモータ駆動用のインバータの混成
集積回路装置の具体例を示す。

モータ駆動用インバータとは、一般的に直流電源から任
意の交流電源を作り、例えば三相モータの回転数を任意
にコントロールするものである。

即ち、商用交流電源を整流回路を用いて整流した直流を
源をｔ源として用いる。その入力直流電源をイン／ベー
タ主回路と呼び、三相ブリッジ構成されたスイッチ素子
を用いて所定のコントロール信号のもとでチョッピング
して疑似交流を負荷に出力する。コントロール信号を変
化させることにより出力交流の電圧、周波数を可変にす
ることができモータの回転数やトルクを可変に調整する
ことができる。

第５図に示したブロック図に基づいてモータ駆動用イン
バータを簡単に説明する。

第５図は集積回路基板（２）上にモータ駆動用インバー
タを搭載したときのブロック図である。

モータ駆動用インバータは、交流電源を入力し直流に変
換する整流回路（２１）と、その整流回路く２１）から
出力された直流電源を所定の間隔でチョッピングし負荷
（モータ）に疑似交流を供給するインバータ主回路（２
２）と、インバータ主回路〈２２）を所定間隔でチョッ
ピングさせる出力信号および他の装置の動作を行わせる
出力信号を供給するＥＰＲＯＭ内蔵マイクロコンピュー
タ（６）（以下ＥＰマイコンチップと称する）と、ＥＰ
マイコンチップ（６）から出力された出力信号を所望に
増幅させるバッファ（２３〉と、バッファ（２３〉によ
り増幅された信号を電位の異なるベースアンプ（２５）
に伝達する第１のインターフェイス（２４）と、第１の
インターフェイス（２４〉から伝達された信号をインバ
ータ主回路（２２〉に増幅して供給するベースアンプ〈
２５）と、整流回路（２１〉からインバータ主回路（２
２〉に供給される電流を検出すると共にインバータ主回
路（２２）の発熱を検出して第１のインターフェイス（
２４〉を介してＥＰマイコンチップ（６）に所定の信号
をフィードバックさせてインバータ主回路（２２〉およ
び周辺回路を保護する保護回路（２６）と、ＥＰマイコ
ンチップ（６）に電位の異なる信号を入出力する第２の
インターフェイス（２７）と、ＥＰマイコンチップ（６
）から出力される出力信号を外部装置に供給するために
増幅させる出力バッファ（２８）とから構成されている
。以下に上述した各構成について簡単に説明する。

先ず整流回路は周知のダイオードのブリッジ回路で構成
され、商用交流を直流に順変換するものである。本実施
例において、整流回路は基板上にチップ部品で構成され
ているが、整流回路のみを外付によって構成する場合も
使用目的によって発生するが本発明には何んら支障はな
い。

次にインバータ主回路（２２）は第６図に示す如く、直
列接続された２個のスイッチング素子＜２２ａ）（トラ
ンジスタ、ＭＯＳＦＥＴ、ＩＧＥＴ等）を夫々並列接続
（ブリッジ接続）されている。本実施例においてはトラ
ンジスタ素子を用いて説明するものとする。以下に説明
をつづける。インバータ主回路（２２）の夫々のトラン
ジスタのコレクターエミッタ間にはフライホイル用のダ
イオードが接続されると共に夫々の直列接続された各ト
ランジスタ間と負荷とを結ぶための出力端子（Ｕ。

Ｖ、Ｗ）が設けられている。また、（２２ｂ）は入力用
の入力端子である。

次にＥＰマイコンチップ（６）は例えば、ＬＭ８０５１
Ｐ（三洋製）のＩＣチップ化されたものが用いられてい
る。

第７図はマイコンの基本構成を示すブロック図であり、
命令の取出しと実行を行うＣＰＵと、所定のプログラム
・データが記憶されているメモノ一部（４ｂ〉と外部装
置とのデータの入出力を行うためのＩ１０ボート部（４
ｃ）から構成されている。

ＥＰマイコンチップ（６）自体には新規なところがない
ため、ここでは詳細に説明しないものとする。このＥＰ
マイコンチップ（６）によってインバータ主回路（２２
）および所望の外部装置はコントロールされる。

次にバッファ（２３）はＬＣ４０４９Ｂ（三洋製）等の
ＩＣチップ化されたものが用いられる。このバッファ（
２３）はＥＰマイコンチップ〈６）からの出力信号を所
定に増幅させるものである。

次に第１のインターフェイス（２４〉は複数のフォトカ
プラから構成され、例えば、ＰＣＢ１７（シャープ製）
等のＩＣチップにより構成されている。第１のインター
フェイス〈２４〉は上述した如く、バッファ（２３〉か
ら出力された出力信号を光でベースアンプ（２５〉に伝
達させるものである。

次にベースアンプ（２５〉は第８図に示す如く、第１の
インターフェイス（２４〉から出力された信号が入力さ
れる信号入力端子（２５ａ）と、入力端子（２５ａ）か
ら入力された信号が供給されＯＮ、ＯＦＦされる第１お
よび第３のトランジスタ（Ｉｒ、　）（Ｔｒｓ　）と、
第３のトランジスタ（Ｔｒｓ　）のコレクタとそのベー
スが接続された第１のトランジスタ（Ｉｒ□）とマイナ
スライン間に接続された第２のトランジスタ（Ｔｒｍ）
と、電源ライン間に接続された抵抗およびダイオードと
、ダイオードと並列に接続されたコンデンサーとから構
成されている。また、第１および第２のトランジスタ間
とインバータ主回路の各トランジスタのベースとエミッ
タとを接続する出力端子（２５ｂ）が設けられている。

例えば、ベースアンプ（２５）の信号入力端子（２５ａ
）にＯＮ信号が入力されると第１のトランジスタ（ｒｒ
□〉と第３のトランジスタ（Ｔｒｓ）がＯＮし、第２の
トランジスタ（Ｔｒｔ）がＯＦＦする。すると、電源Ｖ
Ｄから第１のトランジスタ（ｒｒｌ）、制御抵抗Ｒ，を
介してインバータ主回路（２２〉のベースに所望の電流
が供給される。また、信号ＯＦＦ時には第１のトランジ
スタ（工ｒｔ）および第３のトランジスタ（工ｒｓ＞が
ＯＦＦし、第２のトランジスタ（Ｉｒｅ）をＯＮさせる
。そしてダイオードとコンデンサーより作られた電源か
らインバータ主回路（２２〉のオフを早くさせるもので
ある。

次に保護回路（２６）は第９図に示す如く、インバータ
主回路（２２）の近傍に設けられインバータ主回路（２
２）の発熱による温度上昇を検出するダイオード等より
構成される温度検出部（２６ａ）と、整流回路（２１）
からインバータ主回路（２２〉に供給される’を流を検
出する抵抗より構成される電流検出部（２６ｂ）と、内
部基準電圧を形成する基準電圧部（２６Ｃ）と、夫々の
検出！（２６ａ）（２６ｂ）からの出力信号と基準電圧
部（２６ｃ　）から出力される信号を比較する電圧比較
部（２６ｄ）と、電圧比較部＜２６ｄ）からの信号をＥ
Ｐマイコンチップ（６）にフィードバックさせる保護、
制御信号出力部（２６ｅ）とから構成されている。

次に第２のインターフェイス〈２７）は第１のインター
フェイス（２４〉と同様に複数個のフォトカブラから構
成され、ＥＰマイコンチップ〈６）と入出力端子Ｓ、、
Ｓ、から入出力される信号をＥＰマイコンチップ〈６）
に伝達するものである。

最後に出力バッファ（２８〉はバッファ（２３）と同様
にＬＣ４０４９Ｂ（三洋製）等のＩＣチップ化されたも
のが用いられ、ＥＰマイコンチップ〈６）からの信号を
増幅し、出力端子ＰＯ，〜ＰＯ９に信号を出力するもの
である。

以下にモータ駆動用インバータの動作について簡単に説
明する。

商用交流が端子（２１Ｘ）から入力されると、上述した
様に整流回路（２１）によって直流に変換される。その
変換された直流電流はインバータ主回路（２２）に供給
される。インバータ主回路（２２）の出力端子（Ｕ、Ｖ
、Ｗ）は負荷（モータ）に接続され負荷に所望の電流を
供給する。

入出力端子Ｓ　＠　ｒ　８１％デジタル入力端子り、〜
Ｄ６、アナログ入力端子Ａ、〜Ａ８の各入力端子から所
定の制御あるいは指令信号が入力されるとＥＰマイコン
チップ（６）はその入力信号に基づいて動作する。即ち
、入力信号に基づいて、ＥＰマイコンチップ（６）内に
記憶されているメモリー内のプログラム・データに基づ
いた所定の処理が実行されるコントロール信号を出力す
る。そのコントロール信号はバッファ（２３〉により増
幅され第１のインターフェイス（２４）を介してベース
アンプ（２５）に供給される。

ベースアンプ〈２５〉に供給された信号はインバータ主
回路〈２２）の各トランジスタ素子のベースに供給され
、インバータ主回路（２２）の各トランジスタ素子をＯ
Ｎ、ＯＦＦさせて直流をチョッピングして疑似交流を形
成し、出力端子（Ｕ、Ｖ、Ｗ）を介して負荷へ交流を供
給させて負荷を所定の回転数で回転させる。

即ち、ＥＰマイコンチップ（６）内の所定のプログラム
・データに基づいてインバータ主回路〈２２〉で直流を
チョッピングして交流に変換されている。また、ベース
アンプ（２５）に社別電源がＶ□〜ＶＤ４端子を介して
常時印加されている。

上述したＥＰマイコンチップ〈６）内のプログラム・デ
ータを変換すると、即ち別のマイフン番こ変換すればそ
のＥＰマイコンチップ内に内蔵されたプログラム・デー
タに応じた回転にコントロールすることができる。

出力端子ＰＯ，〜Ｐ　Ｏｓから出力される信号はＥＰマ
イコンチップ（６）に入力される入力指令に基づいてＥ
Ｐマイコンチップ（６）が所定の信号あ理を行った結果
に基づいた信号を出力する。出力端子ＰＯａ〜ＰＯ，か
ら出力される出力信号は外部の機器あるいは装置をコン
トロールする。例えばインバータエアコンであれば電磁
リレー、冷媒調整する弁等を室内の温度変化に対応して
所定にコントロールする。

上述したインバータ動作を行っている際にはインバータ
システム、即ち、基板（２）上の温度は定格最大温度以
下になる様に設計されているが、システム自体を異常な
環境下（高温、高湿下）での使用、あるいは放熱が正常
に行われない場合にはインバータ主回路（２２〉や周辺
の温度が異常に上昇し、システムあるいはセットを破壊
する恐れはあるが、本実施例では保護回路（２６）の温
度検出部〈２６ａ）によって異常温度を検出してインバ
ータの動作を止めてインバータの発熱をおさえてセット
あるいはシステムを保護するものである。また、インバ
ータ主回路（２２〉には負荷が接続されているが、この
負荷内部の配線の異常による短絡、出力端子（Ｕ、Ｖ、
Ｗ）の短絡、あるいは外部ノイズによるＥＰマイコンチ
ップ（６）の誤動作でインバータ主回路（２２）の直列
された素子が同時ＯＮｔ。

たりすると異常な大電流がインバータ主回路（２２）に
流れるが、この場合においても、保護回路（２６）内の
電流検出部（２６ｂ）でその大電流を検出しただちに動
作を停止させて保護する。

上述した動作を行うことでモータ駆動用インバータの動
作が行われて負荷（モータ）の回転コントロールおよび
外部機器の動作を所定にコントロールして例えば、イン
バータエアコン等の制御を正常に動作させる。

第１０図は第５図で示したモータ駆動用インバータ回路
を本実施例の基板（２）上に実装した場合を示す平面図
であり、実装される各回路素子の符号は第５図のブロッ
ク図で示した符号と同一にしである。尚、複数の各回路
素子を接続する導電路は煩雑となるため矢印にて示すも
のとする。

第１０図に示す如く、基板（２〉の対向する周端部には
外部リード端子（１２）（１３）が固着される複数の固
着用パッド＜３ａ）が設けられている。固着パッド（３
ａ）から延在される導電路（５〉上清定位置には複数の
回路素子およびＥＰマイコンチップ（６）が固着されて
いる。ヘッダー（４〉の載置体（４ａ〉が嵌合されてい
る。即ち、斯る基板（２）上にはＥＰマイコンチップ（
６）以外の複数の回路素子（８）が固着されており、（
２１〉は整流回路、（２２）はインバータ主回路、（２
５〉はベースアンプ、（２３）はバッファ、〈２４〉は
第１のインターフェイス、（２７）は第２のインターフ
ェイス、（２８＞は出力バッファ、（２６）は保護回路
である。

第１０図から明らかな如く、ＥＰマイコンチップ（６）
と一番関連深い回路素子の近傍（ここではバッファ、出
力バッファ）に隣接する位置にＥＰマイコンチップ（６
）が固着される。ヘッダー（４）の載置体（４ａ〉が配
置されている。また、−点鎖線で囲まれた領域ζ士接着
シートでケース材り７〉が固着される固着領域であるこ
とを示す。

第１１図は第１０図で示した基板（２）上にケース材（
７）を固着したときのインバータ用の混成集積回路装置
の完成品の平面図であり、ケース材（７）からはＥＰマ
イコンチップ（６）を搭載したヘッダー〈４〉のヘッダ
ー載置体（４ａ〉と補助枠（４ｂ）内に充填された第２
の樹脂層＜２１ｂ）の上面のみが露出された状態となる
。即ち、ＥＰマイコンチップ（６）以外の他の素子は全
てケース材（７〉と基板（２〉とで形成された封止空間
部（２１’）内に封止される。

即ち、本実施例では第１０図および第１１図に示す如く
、基板（２〉上にはインバータ制御に必要な全ての周辺
回路だけが形成されていることになる。

斯る本発明に依れば、基板（２）の外側に露出した主面
の所望位置にヘッダー（４〉を設け、そのヘッダー（４
〉上にＥＰマイコンチップ（６）を固着し、ＥＰマイコ
ンチップ（６）の電極と導電路〈５〉に接続された導出
リード（５ｂ）とをポンディングワイヤで接続し、基板
（２）とケース材（７）とで形成された封止空間部（２
１’　）に他の回路素子（８〉を固着することにより、
混成集積回路とＥＰマイコンチップ（６）との一体止し
た装置が極めて小型化に行える大きな特徴を有する。

従ってＥＰマイコンチップ（６）を搭載したままの状態
でＥＰマイコンチップ（６）内のプログラム・データの
消去および書込みが可能となり、ユーザ側で専用のプロ
グラム・データを書込みすることができる。

（ト）発明の効果 以上に詳述した如く、本発明に依れば、第１に基板（２
）の外側に露出した主面に設けたヘッダー（４〉上にＥ
Ｐマイコンチップ（６）を固着し、ＥＰマイコンチップ
（６）の電極と導電路（５）と接続された導出リード（
５ｂ〉とをボンディングワイヤで接続ししているので、
ＥＰマイコンチップ（６）の載置位置を任意に選定でき
る利点を有する。従ってＥＰマイコンチップ（６）の隣
接する位置にもっとも関連深い回路素子（８〉を配置す
ることができ、その結果ＥＰマイコンチップ（６）と回
路素子とのデータのやりとりを行うデータ線を最短距離
あるいはもっとも設計容易なレイアウトで実現でき、デ
ータ線の引回しによる実装密度のロスを最小限に抑制で
きる。

第２に集積回路基板（２）上の組込むその周辺回路素子
の実装密度を向上することにより、従来必要とされたプ
リント基板を廃止でき、極めて小型化のＥＰマイコンチ
ップ（６）を内蔵する混成集積回路装置を実現できる。

第３に集積回路基板（２〉として金属基板を用いること
により、その放熱効果をプリント基板に比べて大幅に向
上でき、より実装密度の向上に寄与できる。また導電路
〈５）として銅１！１（１１）を用いることにより、導
電路（５）の抵抗値を導電ペーストより大幅に低減でき
、実装される回路をプリント基板と同等以上に拡張でき
る。

第４にＥＰマイコンチップ（６）と接続されるその周辺
回路素子（８〉はケース材（７〉と集積回路基板＜２）
とで形成される封止空間部（２１’　）にグイ形状ある
いはチップ形状で組込まれるので、従来のプリント基板
の様に樹脂モールドしたものに比較して極めて占有面積
が小さくなり、実装密度の大幅に向上できる利点を有す
る。

第５にケース材（７）と集積回路基板〈２）の周端を実
質的に一致させることにより、集積回路基板（２）の略
全面を封止空間部〈２Ｆ〉として利用でき、実装密度の
向上と相まって極めてフンバクトな混成集積回路装置を
実現できる。

第６に集積回路基板（２）の−辺あるいは相対向する辺
から外部リード（１２）（１３）を導出でき、極めて多
ビンの混成集積回路装置を実現できる利点を有する。

【図面の簡単な説明】

第１１１５０は本実施例を示す斜視図、第２図は第１図
のＩ−Ｉ断面図、第３図は本実施例で用いる基板の断面
図、第４図は本実施例で用いたモータ駆動用インバータ
を示すブロック図、第５図は第４図で示したインバータ
の主回路を示す回路図、第６図は第４図で示したインバ
ータのマイコンヲ示すブロック図、第７図は第４図で示
したインバータのベースアンプを示す回路図、第８図は
第４図で示したインバータの保護回路を示すブロック図
、第９図は第４図で示したブロック図を基板上に実装し
たときの平面図、第１０図は第９図に示した基板上にケ
ース材を固着したときの平面図、第１１図および第１２
図は従来のマイコン実装構造を示す斜視図である。 （１〉・・・混成集積回路装置、　（２〉・・・集積回
路基板、（５）・・・導電路、（６）・・・ＥＰマイコ
ンチップ、　（８）・・・回路素子、　（７〉・・・ケ
ース材、　（２１ａ）・・・紫外線透過性樹脂、　（２
１ｂ）・・・紫外線不透過性樹脂、　（４〉・・・ヘッ
ダー　　（４ａ）・・・ヘッダー載置体。

Claims (8)

【特許請求の範囲】
1. （１）集積回路基板と 前記基板上に形成された所望のパターンを有する導電路
   と 前記導電路に接続され且つ所望のプログラム・データを
   内蔵したＥＰＲＯＭ内蔵マイクロコンピュータチップと 前記ＥＰＲＯＭ内蔵マイクロコンピュータチップの前記
   データが供給され且つ前記基板上の導電路と接続された
   その周辺回路素子と 前記基板に一体化されたケース材とを具備し、前記基板
   の外側に露出した主面の所望位置にヘッダーを設け、前
   記ヘッダー上に前記マイクロコンピュータチップを固着
   し、前記ＥＰＲＯＭ内蔵マイクロコンピュータチップの
   電極と所望の前記導電路に接続された導出リードとをボ
   ンディングワイヤで接続し前記基板と前記ケースで形成
   された封止空間に前記周辺回路素子を配置したことを特
   徴とする混成集積回路装置。
2. （２）前記集積回路基板として表面を絶縁した金属基板
   を用いたことを特徴とする請求項１記載の混成集積回路
   装置。
3. （３）前記導電路として銅箔を用いたことを特徴とする
   請求項１記載の混成集積回路装置。
4. （４）前記ヘッダーを取り囲む補助枠を設け、前記補助
   枠に紫外線を透過する樹脂を注入した封止樹脂層で前記
   ＥＰＲＯＭ内蔵マイクロコンピュータチップを封止する
   ことを特徴とする請求項１記載の混成集積回路装置。
5. （５）前記ヘッダー内の封止樹脂層上に紫外線を遮断す
   るシール樹脂層を設けたことを特徴とする請求項４記載
   の混成集積回路装置。
6. （６）前記シール樹脂層の上面と前記基板の上面とを実
   質的に一致させたことを特徴とする請求項５記載の混成
   集積回路装置。
7. （７）前記周辺回路素子としてチップ抵抗、チップコン
   デンサーを用いていることを特徴とする請求項１記載の
   混成集積回路装置。
8. （８）前記ケース材の周端部と前記基板の周端部とを実
   質的に一致させたことを特徴とする請求項１記載の混成
   集積回路装置。