JPH0371662A - 混成集積回路装置 - Google Patents

混成集積回路装置

Info

Publication number
JPH0371662A
JPH0371662A JP1208134A JP20813489A JPH0371662A JP H0371662 A JPH0371662 A JP H0371662A JP 1208134 A JP1208134 A JP 1208134A JP 20813489 A JP20813489 A JP 20813489A JP H0371662 A JPH0371662 A JP H0371662A
Authority
JP
Japan
Prior art keywords
microcomputer
integrated circuit
hybrid integrated
circuit device
conductive path
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1208134A
Other languages
English (en)
Inventor
Katsumi Okawa
克実 大川
Akira Kazami
風見 明
Hisashi Shimizu
清水 永
Osamu Nakamoto
中本 修
Koji Nagahama
長浜 浩二
Yasuhiro Koike
保広 小池
Masao Kaneko
正雄 金子
Seiwa Ueno
上野 聖和
Yasuo Saito
保雄 斉藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP1208134A priority Critical patent/JPH0371662A/ja
Publication of JPH0371662A publication Critical patent/JPH0371662A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49171Fan-out arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/14Structural association of two or more printed circuits
    • H05K1/144Stacked arrangements of planar printed circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/182Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]

Landscapes

  • Combinations Of Printed Boards (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (イ〉産業上の利用分野 本発明は集積回路基板に樹脂封止型のマイクロコンピュ
ータを実装してなるマイクロコンピュータ内蔵型の混成
集積回路装置に関する。
(ロ)従来の技術 既にマスクROMにより書込まれた記憶情報が内蔵すれ
たマイクロコンピュータは各種電子機器に好んで用いら
れている。このマイクロコンピュータは、制御用あるい
は駆動用集積回路と共に現在、その殆んどがプリント配
線板に実装されている。各種電子機器で小型軽量化が要
求される機器Cよ、チップ・オン・ボードと称される技
法によってプリント配線板に半導体集積回路c、 I 
C)チップが直接搭載され、所要の配線が施された後こ
の配線部分を含んで前記ICチ・ノブが合成樹脂によっ
て被覆され、極めて小型軽量化が達成されている。
かかる従来のマイクロコンピュータの実装構造を第19
図に従って説明すると、第19図は従来のマイクロコン
ピュータの一部断面を有する斜視図であって、主表面上
に導電性配線パターン(41)が形成されたガラス・エ
ポキシ樹脂などから構成された絶縁性基板(42)のス
ルーホール(43〉にサーデイツプ型パッケージに組込
まれた一マイクロコンピュータ(44)が搭載されてい
る。このマイクロフンピユータ(44)はヘッダー(4
5)及びキャップ(46)を有し、前記ヘッダー(45
〉はセラミック基材(47)に外部導出リード(48)
か低融点ガラス材で接着されている。又このヘッダー(
45)はガラスに金粉が多量に混入したいわゆる金ペー
ストを焼結した素子搭載部(50)が前記低融点ガラス
材上或はセラミック基材(47)上に接着されており、
この素子搭載部(50)にマイクロコンピュータチップ
〈51)が装着され、このチップ(51)の電極と前記
外部導出リード(48)とが金属細線り52)によって
接続されている。このキャップ(46)は低融点ガラス
によってヘッダー(45)に配置されたマイクロコンピ
ュータチップ(51)を密封している。この様にマイク
ロコンピュータチップ(51)を密封したマイクロコン
ピュータ(44)は、前記絶縁性基板(42)のスルー
ホール(43)に外部導出リード(48)を挿通させ半
田によって固定される。このスルーホール(43)は導
電性配線パターン(41)によって所要の配線引回しが
施され、前記絶縁性基板の端部に設けられた雄型コネク
タ端子部〈55〉から図示しない雌型コネクタへと接続
される。
さて、かかる従来のマイクロコンピュータ素子の実装構
造は、マイクロコンピュータチップ(51)に比ベパッ
ケージ外形が極めて大きく、平面占有率もさることなが
ら三次元、つまり高さもチップの高さの数倍となり、薄
型化に極めて不利である。更にスルーホール(43)に
外部導出リードを挿通した後、半田などで固定する必要
も生ずる。更に特筆すべき大きな欠点は、絶縁性基板へ
の実装に先立ってマイクロコンピュータ素子を一部パッ
ケージに組立てることである。
ここではサーデイツプパッケージタイプのマイクロコン
ピュータ素子について述べたが樹脂封止型パッケージに
ついても上述した問題は発生ずる。
斯る問題を解決するために第20図に示した実装構造が
既に使用されている。
以下に第20図に示したマイクロフンピユータ実装構造
について説明する。
主表面(60a)に導電性配線パターン(60b)が形
成されたガラス・エポキシ樹脂板などの絶縁製基板(6
0〉上には、マイクロコンピュータチップ(61)を載
置するチップ搭載エリア(60c)を有し、前記配線パ
ターン(60b)は、このエリア近傍から主表面(60
a)上を引回されて図示しない雄型コネクタ端子部に接
続されている。前記エリア(60c)には、マイクロコ
ンピュータチップ(61)が搭載され、このチップ(6
1)の表面電極と前記配線パターン(60b)とが金属
細線(62)により接続されている。勿論金属細線(6
2)の1本は前記チップ(61)のサブストレートと接
続する為に、このチップ(61)が搭載された配線パタ
ーン(60b)とワイヤリングされている。
上述した様にマイクロコンピュータチップを直接基板上
に搭載することが既に周知技術として知られている。
上述した第19図及び第20図に示したマイコン搭載の
プリント基板集積回路に多種のマイフン、例えば3種類
のマイコンを実装して第18図に示す如く、(A) 、
 (B) 、 (C)の夫々異なるモータの立上り波形
を有するプリント基板集積回路を実現するためには、当
然のことながら、夫々の(A〉。
(B) 、 (C)の立上り波形用のデータを内蔵した
マイコンを用いて夫々の3種類のマイフンに対応する3
枚のプリント基板を用いて夫々別々の開発でプリント基
板上に集積化しなければならなかった。
ここで第18図はモータを回転フントロールする際の立
上り時の回転数の制御方式のパターンを示すものであり
、(A)は初期に大きな回転数を与えその後、安定した
回転した回転を得るもの、(B)は初期はゆっくり回し
その後大きく回転数を上げその後安定させるもの、(C
)は徐々に回転数を上げ安定化させるものである。
(ハ〉発明が解決しようとする課題 第20図で示したマイクロコンピュータ実装構造ではマ
イクロコンピュータのチップをプリント基板上にダイボ
ンディングしているため、小型化となることはいうまで
もない。しかしながら、ここでいう小型化はあくまでマ
イクロコンピュータ自体の小型化である。即ち、第20
図からは明らかにされていないがマイクロコンピュータ
の周辺に固着されているその周辺回路素子はディスクリ
ート等の電子部品で構成されているために、マイクロコ
ンピュータを搭載したプリント基板用の集積回路として
のシステム全体を見た場合なんら小型化とはならず従来
通りプリント基板の大型化、即ちシステム全体が大型化
になる問題がある。更に第20図で示したマイコン実装
構造で上述した如く、3種類のマイコンを実装(搭載)
する場合には1枚のプリント基板を兼用して用いること
はほぼ不可能であり、上述した様に3種類のマイコンに
対応した3枚のプリント基板を必要となり、夫々別々の
開発を行わなければならず開発時間の大きなロスとなり
コスト高等の多数の問題が発生する。
更に第20図で示す実装構造では、上述した様にインバ
ータモータを制御するマイクロコンピュータチップの取
はすしがほぼ不可能であるために、マイクロコンピュー
タで制御するモータの規格があらかじめ設定された規格
よりも微妙にズしている際にモータの回転ムラによる振
動が発生する問題がある。
即ち、インバータ用に使用するモータに限らず、モータ
を製造する際にはあらかじめある規格が設定されるが、
実際にはモータを製造した場合にその設定された規格に
対して微妙に誤差が生じて製造される。この微妙な誤差
によってインバータから出力される正常な出力信号が結
果的に不具合な信号となりモータの回転を一定に保つこ
とができない問題となっている。従って第20図で示す
構造では上述した様にマイクロコンピュータの取はすし
が行えないためにモータ自体に誤差を生じるものでユニ
ットを形成した場合に回転ムラ等の不具合が発生しても
そのまま使用するか、あるいは交換する場合においても
ユニット全体の交換となるためコスト的にも作業的にも
ロスが大きくなる問題がある。
また、第19図に示した実装構造では上述したマイクロ
コンピュータの取はすしという点ではプリント基板から
着脱することが可能であるために、上述した異種のマイ
クロコンピュータの交換が行える点では比較的に容易に
行える。しかしながら、第20図に示した実装構造にお
いても第19図と同様にマイクロコンピュータの周辺の
回路、即ちLSI、IC等の回路素子がディスクノート
等の電子部品で構成されているため、プリント基板の大
型化、即ちシステム全体が大型化となりユーザが要求さ
れる軽薄短小のマイクロコンピュータ搭載の集積回路を
提供することができない大きな問題がある。
更に第19図および第20図に示した実装構造では固着
および搭載するマイクロコンピュータの周辺回路が1枚
の大型プリント基板上に使用する電子機器に対応した回
路構成あるいは電子部品が固着されているために1つの
電子機器にしかマイクロコンピュータ搭載のプリント基
板が使用できなかった。即ち、インバータエアコンのモ
ータ制御に用いられるものについては、プリント基板上
の周辺回路はインバータエアコンに関する周辺回路が構
成されるため、インバータ用ヱアコンにしか使用できず
他分野の電子機器例えば、ミシン、洗濯機、ブロー7等
に用いることができない問題がある。
更に第19図および第20図で示したマイクロコンピュ
ータ実装構造では、上述した様にシステム全体が大型化
になると共にマイクロコンピュータおよびその周辺の回
路素子を互いに接続する導電パターンが露出されている
ため信頼性が低下する問題がある。
更に19図および第20図で示したマイクロコンピュー
タ実装構造ではマイクロコンピュータと、その周辺のI
C,LSI等の回路素子が露出されているため、基板上
面に凹凸が生じて取扱いにくく作業性が低下する問題が
ある。
(ニ)課題を解決するための手段 本発明は上述した課題に鑑みて為されたものであり、二
枚の基板の一方の基板の所定位置に孔を設け、その孔内
に基板上に形成された導電路と接続されたソケットを固
着し、そのソケットにマイクロコンビコータを挿入して
マイクロコンピュータだけを露出する様に、他の全ての
回路素子を二枚の基板とケース材とで形成された封止空
間に封止する構造を特徴とする。
従ってマイクロコンピュータを搭載した混成集積回路を
小型化でしかも二枚の基板上に回路素子を実装でき高密
度実装のマイクロコンピュータ内蔵の混成集積回路装置
を提供することができる。
また、マイクロコンピュータは孔が設けられた一方の基
板の露出面の孔内に固着されたソケットに挿入されて実
装されているためマイクロコンピュータの挿脱が容易に
且つ自由自在に行える。
(ホ〉作用 この様に本発明に依れば、二枚の基板の一方の基板の所
定位置に孔を設け、その孔に固着させ基板上に形成され
た導電路と接続されたソケットにマイクロコンビコータ
を挿入して導電路との接続を行っているため、マイクロ
コンピュータの載置位置を任意に設定でき、内蔵する周
辺の回路素子との電気的接続を考慮して、効率良くマイ
クロコンピュータともっとも関連深い回路素子とを接続
することができ、信号線即ち導電路の引回し線を不要に
することができる。
更にマイクロコンピュータの隣接する位置に最も関連の
深い周辺の回路素子を配置でき、マイクロコンピュータ
と周辺回路素子との間のデータのやりとりを行うデータ
線を最短距離あるいは最小距離で実現でき、データ線の
引回しによる実装密度のロスを最小限に抑制することに
なり、高密度の実装が行える。
更に本発明ではマイクロコンピュータだけが基板の所定
位置に設けた孔に固着されたソケットに挿入されて外部
に露出されており、他の全ての回路素子は二枚の基板と
ケース材で形成された封止空間内に収納されているため
小型化で高密度実装の混成集積回路装置を提供すること
ができる。
更に本発明では上述した如く、マイクロコンピュータの
みが外部に突出した状態で配置されているためにマイク
ロコンピュータの着脱が容易に行うことができ、1つの
集積回路で多種のマイクロコンピュータを選択して搭載
することができる。
(へ)実施例 以下に第1図乃至第18図に示した実施例に基づいて本
発明の混成集積回路装置を詳細に説明する。
第1図および第2図には、本発明の一実施例の混成集積
回路装置(1)が示されている。この混成集積回路装置
(1)は独立した電子部品として用いられインバータエ
アコン等の幅広いインバータモータの分野で機能を独立
して有する集積回路として用いられる。
この混成集積回路装置(1)は第1図ないし第3図に示
す様に二枚の集積回路基板(2)(3)と、二枚の集積
回路基板(2)(3)の一方の基板(2)の所定位置に
設けられた孔(4)と、二枚の集積回路基板(2)(3
)上に形成された所望形状の導電路(5)と、孔(4)
に固着され導電路〈5)と接続されたソケット(16)
と、ソケット(16)に挿入され導電路(5)と接続さ
れたマイクロコンピュータ(6)(以下マイコンという
)と、そのマイコン(6)から出力制御信号を供給され
二枚の基板(2)(3>上の導電路(5)と接続された
複数の周辺の回路素子(8〉と、二枚の基板(2)(3
)を離間して一体化するケース材(7)とをから構成さ
れる。
二枚の集積回路基板(2>(3>はセラミックス、ガラ
スエポキシあるいは金属等の硬質基板が用いられ、本実
施例では放熱性および機械的強度に優れた金属基板を用
いるものとする。
金属基板としては例えば0.5〜1.0nll厚のアル
ミニウム基板を用いる。その二枚の基板(2)(3)の
表面には第4図に示す如く、周知の陽極酸化により酸化
アルミニウム膜(9)(アルマイト層)が形成され、そ
の−主面側に10〜70μ厚のエポキシあるいはポリイ
ミド等の絶縁樹脂層〈10〉が貼着される。更に絶縁樹
脂層(10〉上には10〜70μ厚の銅箔(11)が絶
縁樹脂層(10〉と同時にローラーあるいはホットプレ
ス等の手段により貼着されている。ところで、二枚の基
板(2)(3)はフレキシブル性を有する絶縁樹脂層(
lO)によって所定の間隔離間されて連結された状態と
なっている。本実施例ではフィルムを用いて夫々の基板
(2)(3)を接続するがフィルムを用いらずに夫々の
基板(2)〈3〉を独立させてあとで金属製リードで接
続することも可能である。
二枚の基板<2)(3)の−主面上に設けられた銅箔(
11)表面上にはスクリーン印刷によって所望形状の導
電路を露出してレジストでマスクされ、貴金属(金、銀
、白金)メツキ層が銅箔(11)表面にメツキされる。
然る後、レジストを除去して貴金属メツキ層をマスクと
して銅箔〈11)のエツチングを行い所望の導電路(5
〉が形成される。ここでスクリーン印刷による導電路(
5)の細さは0.5mが限界であるため、極細配線パタ
ーンを必要とするときは周知の写真蝕刻技術に依り約2
μまでの極細導電路(5)の形成が可能となる。
一方の基板(2)上に形成された導電路(5〉は図示さ
れないが、小信号用の比較的細い導電路が形成され、他
方の基板(3〉上には大信号用の比較的太い導電路が形
成されている。
一方の基板(2)上の導電路(5)にはマイコン(6)
が挿入されるソケット(16)とマイコン(6)からデ
ータを供給される複数の回路素子(8)が搭載され、一
方の基板(2)及び他方の基板(3)上の導電路(5〉
にその周辺の全ての回路素子〈8〉が搭載されている。
また両基板(2)(3)の−側辺あるいは対向する側辺
周端部に導電路(5〉が延在され外部リード端子(12
)(13)を固着するための複数のパッドが形成されて
いる。このパッドには外部リード端子(12)(13)
が半田によって固着されている。また両基板(2)(3
)上に形成されている導電路〈5〉はフレキシブル樹脂
層(10)上に形成されているので二枚の基板(2)(
3)を股がる様にパターニングされ両基板(2)(3)
の接続が所定の位置でしかも任意に行えることができる
マイコン(6)辻周知の如く、プログラムプロセッサ(
CPU)を中心にプログラムメモリにRAM、ROM、
周辺装置に入出力インターフェイスを組合わせている素
子である。
一般的なマイコン(6)の構造は第5図および第6図に
示す如く、DIP(デュアル・イン・ライン)型であり
、大別すると樹脂モールド型パッケージタイプとセラミ
ックス型パッケージタイプとがある。DIP型のマイコ
ン(6)であれば樹脂モールド型あるいはセラミックス
型のどちらのタイプのパッケージを用いてもよい、この
様なりIP型のマイコンは既に周知であるため、詳細な
説明は省略する。マイコン(6)の型は基本的には任意
であり、例えばセラミックス型あるいは樹脂モールド型
のLCC型、PLCC型あるいはQIP型のパッケージ
でも用いることが可能である。
LCCおよびPLCC夫々のタイプのEFROM装置は
その底面の四側辺に接続用の電極が設けられた構造であ
る。また、QIP型パッケージは第7図および第8図に
示す如く、夫々の四辺からノード端子(4a〉が導出さ
れ且つ下方向に略直角に折曲げられている。
本発明においてマイコン(6)のパッケージ社DIP型
、LCC型、PLCC型およびQIP型のいずれのパッ
ケージを有するマイコンを使用することが可能であるが
、本実施例では小型のシステムを要求するためにQIP
型パッケージを用いたマイコン(6)を用いた実施例に
ついて説明するものとする。
本実施例で用いるマイコン(6)にはあらかじめ所定の
プログラム・データ(ROM)がマスク化されたマスク
ROM型のマイコンを用いて説明する。
一方、本発明では、二枚の基板(2)(3)の一方の基
板り2)の所定位置に孔(4)が設けられている。この
孔(4)は第1図および第2図から明らかな如く、マイ
コン(6)のリードピンの導出数と同じ数だけの孔(4
)が設けられている。即ち、本実施例で用いるマイコン
(6)はQIP型タイプのために、一方の基板(2)に
は口字状の孔(4)が形成されている。
この孔(4)は上述で説明した導電路(5)の形成前の
基板ブレス打抜工程によって形成されているものとする
0本実施例で使用するマイコン(6)は上述した様にQ
IP型であるがLCC型、DIPあるいはPLCC型の
マイコンを使用する場合には基板に形成する孔は図示し
ないがそのマイコンにあわせて所定の孔を形成すればよ
い。
−貫孔(4)には後述するソケッ) (16)の一部分
が嵌合されて一方の基板(2)と一体化される。斯る孔
(4)の周端部には一方の基板(2)上に形成された一
部分の導電路(5)の先端部が延在して形成されており
、その導電路(5〉の先端部とソケット(16)の電極
は所定の半田リフロー工程により半田(17)で固着接
続されている。
ソケット(16)は第2図に示す如く、その断面が下駄
状に成る様に形成されており、その下駄状の突出した突
出部(18〉が孔(4)内に嵌合されすき間ができるこ
と無く完全シールされている。そのソケット(16)の
接続用電極は孔(4)の周端部に延在形成された導電路
(5)と半田(17)で接続される。
孔(4)内にソケット(16)を嵌合するとソケット(
16)の下駄状の突出部(18〉の上面は基板(2)の
上面と同一面かあるいは若干突出する様に配置設定され
ている。マイコン(6)は斯るソケット(16)の突出
部(18〉に挿入されて導電路(5)と接続されること
になる。
一方、マイコン(6)の制御出力信号が供給される周辺
の回路素子(8〉のIC,トランジスタ、チップ抵抗お
よびチップコンデンサー等はチップ部品で所望の導電路
(5〉上に半田付けあるいはAgペース1−等のろう材
によって付着され、マイコン(6)が挿入されるソケッ
ト(16)および回路素子(8)同志が近傍の導電路(
5〉にボンディング接続されている。更に導電路(5〉
間にはスクリーン印刷によるカーボン抵抗体あるいはニ
ッケルメッキによるニッケルメッキ抵抗体が抵抗素子と
して形成されている。
二枚の基板(2)(3)はケース材(7)によって所定
の間隔離間して固着一体化される。
ケース材(7)は絶縁部材の熱可塑性樹脂から形成され
、第4図に示す如く、二枚の基板(2)(3)を所定間
隔離間して封止空間を形成するために枠状に形成されて
いる。その枠状に形成されたケース材(7)の−側辺に
は両基板(2)(3)を配置したときに両基板(2)(
3)を連結する樹脂層(10〉が容易に折曲できる様に
円弧状に形成されている。
ケース材(7)と二枚の基板(2)(3)との固着は接
着シートによって行われ、フィルム樹脂層(10)によ
って連結された両基板(2)(3)でケース材(7)を
挾む様に且つ搭載された回路素子を対向させる様にして
固着される。このとき、両基板(2)(3)を連結する
フィルム樹脂層(10)は上述したケース材(7)に設
けられた円弧状部と当接されて折曲げされるため折曲げ
部分の導電路(5〉が折曲時に切断する恐れはない、ケ
ース材(7)と両基板(2)(3)とを一体止したのち
、連結部の樹脂層(10〉が露出されるため、本実施例
では蓋体〈20〉で露出した連結部分を完全に封止する
ものとする。尚、蓋体(20〉はケース材(7)と同一
材料で形成され、その接着は上述した接着シート等の所
定の手段によって行われている。
ところで、孔(4)の周端部には上述した様に複数の導
電路(5〉の一端が延在され、その導電路(5)と孔(
4)内に嵌合されたマイコン(6)が挿入されるソケッ
ト(16)が固着される。ソケット(16)が固着され
た導電路(5〉の他端はマイコン(6)ともっとも関連
深い回路素子(8〉の近傍に最小の距離で延在されボン
ディングワイヤで電気的に接続されている。
ここでマイコン(6)と隣接して配置されるもっとも関
連深い回路素子(8)との位置関係について述べる。第
10図はマイコン(6)が挿入されるソケット(16)
とその周辺の回路素子(8)とを一方の基板(2)上に
配置したときの要部拡大図であり、マイコン(6)が挿
入されるソケット(16)とチップ状のLSI、IC等
の複数の回路素子←8〉とは第10図に示す如く、多数
本の導電路(5〉を介して接続されるため、その導電路
(5〉の引回しを短くするためにマイコン(6)を挿入
するソケット(16)ともっとも関連深い回路素子(8
)は夫々、隣接する位置かあるいはできるだけ近傍に位
置する様に配置される。従ってマイコン(6)を挿入す
るソケット(16)ともっとも関連深い回路素子(8)
との導電路(5〉の引回しは最短距離で形成でき基板上
の実装面積を有効に使用することができる。マイコン(
6)とその近傍あるいは隣接した位置に配置されたチッ
プ状の回路素子(8)は第9図の如く、回路素子(8〉
の近傍に延在された導電路(5〉先端部とワイヤ線によ
ってボンディング接続されマイコン(6)を挿入するソ
ケット(16)と電気的に接続される。
ところで、マイコン〈6)はソケット(16)に挿入さ
れて一方の基板(2)の露出面上に搭載されることにな
り、マイコン(6)の全体が外部に露出することになる
。即ち、マイコン(6)だけが基板外に搭載されること
になり、マイコン(6)以外の全ての周辺回路素子(8
〉は二枚の基板(2)(3)とケース材(7)とで形成
された封止空間(21)内に配置されることになる。
上述の如く、マイコン(6)と接続されるもっとも関連
深いその周辺の回路素子(8〉は二枚の基板(2)(3
)とケース材(7)で形成された封止空間部(21)に
配置する様に設定されている。更に述べると、チップ状
の電子部品および印刷抵抗、メツキ抵抗等の抵抗素子の
全ての素子が封止空間部(21)内に設けられている。
本実施例においてマイコン(6)を交換する場合には、
混成集積回路自体を取付は基板に取付けた(固着接続し
た)状態でマイコン〈6)を混成集積回路から離脱し、
別のROMを内蔵するマイコン(6)を挿入することで
容易に交換を行うことができる。
以下に本発明を用いたモータ駆動用のインバータの混成
集積回路装置の具体例を示す。
モータ駆動用インバータとは、−船釣に直流電源から任
意の交流電源を作り、例えば三相モータの回転数を任意
にコントロールするものである。
即ち、商用交流電源を整流回路を用いてI!流した直流
電源を電源として用いる。その入力直流電源をインバー
タ主回路と呼び、三相ブリッジ構成されたスイッチ素子
を用いて所定のコントロール信号のもとでチョッピング
して擬似交流を負荷に出力する。コントロール信号を変
化させることにより出力交流の電圧、周波数を可変にす
ることができモータの回転数やトルクを可変に調整する
ととができる。
第11図に示したブl]ツク図に基づいてモータ駆動用
インバータを簡単に説明する。
第11図は集積回路基板(2)<3)上にモータ駆動用
インバータを搭載したときのブロック図である。
モータ駆動用インバータは、交流電源を入力し直流に変
換する整流回路(21)と、その整流回路(21)から
出力された直流電源を所定の間隔でチョッピングし負荷
(モータ)に擬似交流を供給するインバータ主回路(2
2)と、インバータ主回路(22)を所定間隔でチョッ
ピングさせる出力信号および他の装置の動作を行わせる
出力信号を供給するマイクロコンピュータ(6)(以下
マイコンと称する)と、マイコン(6)から出力された
出力信号を所望に増幅させるバッファ(23〉と、バッ
ファ(23)により増幅された信号を電位の異なるベー
スアンプ(25)に伝達する第1のインターフェイス(
24)と、第1のインターフェイス(20から伝達され
た信号をインバータ主回路(22)に増幅して供給する
ベースアンプ(25〉と、整流回路(21)からインバ
ータ主回路<22)に供給される電流を検出すると共に
インバータ主回路(22)の発熱を検出して第1のイン
ターフェイス(24)を介してマイコンクロ〉に所定の
信号をフィードバックさせてインバータ主回路(22)
および周辺回路を保護する保護回路(26)と、マイコ
ン(6)に電位の異なる信号を入出力する第2のインタ
ーフェイス(27)と、マイコン(6)から出力される
出力信号を外部装置に供給するために増幅させる出力バ
ッファ(28)とから構成されている。以下に上述した
各構成について簡単に説明する。
先ず整流回路は周知のダイオードのブリッジ回路で構成
され、商用交流を直流に順変換するものである0本実施
例において、整流回路は基板上にチップ部品で構成され
ているが、整流回路のみを外付によって構成する場合も
使用目的によって発生するが本発明には何んら支障はな
い。
次にインバータ主回路(22)は第12図に示す如く、
直列接続された2個のスイッチング素子(22a)()
−ランジスタ、MOSFET、IGBT等)を夫々並列
接続(ブリッジ接続)されている0本実施例においては
トランジスタ素子を用いて説明するものとする。以下に
説明をつづける。主回路(22)の夫々のトランジスタ
のコレクターエミッタ間にはフライホ、イル用のダイオ
ードが接続されると共に夫々の直列接続された各トラン
ジスタ間と負荷とを結ぶための出力端子(U、V、W)
が設けられている。また、(22b)は入力用の入力端
子である。
次にマイコン(6)は例えば、LM8051F(三洋製
)のICチップ化されたものが用いられている。
第13図はマイコンの基本構成を示すブロック図であり
、命令の取出しと実行を行うCP U、(4a)と、所
定のプログラムデータが記憶されているメモリ一部(4
b)と外部装置とのデータの入出力を行うためのI10
ボート部(4c〉から構成されている。マイコン(6)
自体には新規なところがないため、ここでは詳細に説明
しないものとする。このマイコン(6)によってインバ
ータ主回路り22)および所望の外部装置はフントロー
ルされる。
次にバッファ(23)はLC4049B(三洋製)等の
ICチップ化されたものが用いられる。このバッファ(
23)はマイコン(6)からの出力信号を所定に増幅さ
せるものである。
次に第1のインターフェイス(24)は複数のフォトカ
ブラから構成され、例えば、PC817(シャープ製)
等のICチップにより構成されている。第1のインター
フェイス〈24)は上述した如く、バッファ(23〉か
ら出力された出力信号を光でベースアンプ(25)に伝
達させるものである。
次にベースアンプ(25)は第14図に示す如く、第1
のインターフェイス(24)から出力された信号が入力
される信号入力端子(25a)と、入力端子(25a)
から入力された信号が供給されON、OFFされる第1
および第3のトランジスタ(Tr、 )(Tr、)と、
第3のトランジスタ(工ri)のコレクタとそのベース
が接続された第1のトランジスタ(工rt)とマイナス
ライン間に接続された第2のトランジスタ(Trt)と
、電源ライン間に接続された抵抗およびダイオードと、
ダイオードと並列に接続されたコンデンサーとから構成
されている。また、第1および第2のトランジスタ間と
イン/く一夕主回路の各トランジスタのベースとエミ・
ノタとを接続する出力端子(25b)が設けられている
。例え番f1ベースアンプ(25)の信号入力端子<2
5a)4こON信号が入力されると第1のトランジスタ
(Try)と第3のトランジスタ(Ir、)がONL、
第2のトランジスタ(Trt)がOFFする。すると、
電源Va力)ら第1のトランジスタ(τr、〉、制御抵
抗RIG介してインバータ主回路(22)のベースに所
望の電流力(供給される。また、信号OFF時には第1
のトランジスタ(1:rt)および第3のトランジスタ
(Tr、)力(OFFL、第2のトランジスタ(τr、
)をONさせる。モしてダイオードとコンデンサーより
作られた電源からインバータ主回路(22)の才)を早
くさせるものである。
次に保護回路(26)は第15図に示す如く、インバー
タ主回路(22)の近傍に設けられイン/<−夕主回路
(22)の発熱による温度上昇を検出するダイオード等
より構成される温度検出部(26a)と、整流回路〈2
1)からインバータ主回路(22)に供給される電流を
検出する抵抗より構成される電流検出部(26b)と、
内部基準電圧を形成する基準電圧部(26C)と、夫々
の検出部(26g)(26b)からの出力信号と基準電
圧部(26c)から出力される信号を比較する電圧比較
部(26d)と、電圧比較部(26d)からの信号をマ
イコン(6)にフィードバックさせる保護、制御信号出
力部(26e)とから構成されている。
次に第2のインターフェイス(27)は第1のインター
フェイス(24)と同様に複数個のフォトカプラから構
成され、マイコン(6)と入力端子So、Stから入出
力される信号をマイコン(6)に伝達するものである。
最後に出力バッファ(28〉はバッファ(23)と同様
にLC4049B(三洋製)等のICチップ化されたも
のが用いられ、マイコン(6)からの信号を増幅し、出
力端子PO1〜P Otに信号を出力するものである。
以下にモータ駆動用インバータの動作について簡単に説
明する。
商用交流が端子(21a)から入力されると、上述した
様に整流回路(21)によって直流に変換される。その
変換された直流電流はインバータ主回路(22)に供給
される。インバータ主回路(22)の出力端子(U、V
、W)は負荷(モータ)に接続され負荷に所望のt流を
供給する。
入出力端子So、St、デジタル入力端子り、〜D5、
アナログ入力端子A、〜A、の各入力端子から所定の制
御あるいは指令信号が入力されるとマイコン(6)はそ
の入力信号に基づいて動作する。
即ち、入力信号に基づいて、マイコン(6)内に記憶さ
れているメモリー内のプログラム・データに基づいた所
定の処理が実行されるコントロール信号を出力する。そ
のコントロール信号はバ・yフン〈23)により増幅さ
れ第1のインターフェイス(24)を介してベースアン
プ(25)に供給される。
ベースアンプ(25)に供給された信号はインバータ主
回路(22)の各トランジスタ素子のベースに供給され
、インバータ主回路(22)の各トランジスタ素子をO
N、OFFさせて直流をチョッピングして擬似交流を形
成し、出力端子(U、V、W)を介して負荷へ交流を供
給させて負荷を所定の回転数で回転させる。
即ち、マイコン(6)内の所定のプログラム・データに
基づいてインバータ主回路〈22)で直流をチョッピン
グして交流に変換されている。また、ベースアンプ(2
5〉には別電源がVDI〜V D4端子を介して常時印
加されている。
上述したマイコン(6)内のプログラム・データを変換
すると、即ち別のマイフンに変換すればそのマイコン内
に内蔵されたプログラム・データに応じた回転にコント
ロールすることができる。
出力端子PO,〜PO9から出力される信号はマイコン
(6)に入力される入力指令に基づいてマイコン(6)
が所定の信号処理を行った結果に基づいた信号を出力す
る。出力端子PO0〜PO9から出力される出力信号は
外部の機器あるいは装置をコントロールする0例えばイ
ンバータエアコンであれば電磁リレー、冷媒調整する弁
等を室内の温度変化に対応して所定にコントロールする
上述したインバータ動作を行っている際にはインバータ
システム、即ち、基板(2)(3)上の温度は定格最大
温度以下になる様に設計されているが、システム自体を
異常な環境下(高温、高湿下)での使用、あるいは放熱
が正常に行われない場合にはインバータ主回路(22)
や周辺の温度が異常に上昇し、システムあるいはセット
を破壊する恐れはあるが、本実施例では保護回路(26
)の温度検出部(26a)によって異常温度を検出して
インバータの動作を止めてインバータの発熱をおさえて
セットあるいはシステムを保護するものである。また、
インバータ主回路〈22)には負荷が接続されているが
、この負荷内部の配線の異常による短絡、出力端子(U
、V、W)の短絡、あるいは外部ノイズによるマイコン
(6)の誤動作でインバータ主回路(22)の直列され
た素子が同時ONt、たりすると異常な大電流がインバ
ータ主回路(22)に流れるが、この場合においても、
保護回路〈26)内の電流検出部(26b)でその大電
流を検出しただちに動作を停止させて保護する。
上述した動作を行うことでモータ駆動用インバータの動
作が行われて負荷(モータ)の回転コントロールおよび
外部機器の動作を所定にコントロールして例えば、イン
バータエアコン等の制御を正常に動作させる。
第16図は第11図で示したモータ駆動用インバータ回
路を本実施例の一方の基板(2)上に実装した場合を示
す平面図であり、実装される各回路素子の符号は第10
図のプロ・yり図で示した符号と同一にしである。尚、
複数の各回路素子を接続する導電路は煩雑となるため矢
印にて示すものとする。
第16図に示す如く、一方の基板(2)の−側辺周端部
には外部リード端子(12)が固着される複数の固着用
パッド(3a)が設けられている。固着/< ・yド(
3a〉から延在される導電路(5〉上回定位置旧家複数
の回路素子およびマイコン(6)を搭載するソケット(
16)が固着される。斯る一方の基板(2)上にはマイ
コン(6)以外の複数の回路素子が固着されており、(
21)は整流回路、(25)はベースアンプ、(23)
はバッファ、(24)は第1のインターフェイス、り2
7)は第2のインターフェイス、(2g)は出カバップ
ア、(26)は保護回路である。なお、一方の基板り2
)にはポリイミド等のフィルム樹脂層(10)を介して
基板(3)より複数の導電路(5)が延在されており、
基板(2)上にインバータ主回路(22)等のインバー
タに必要な一部の回路あるいはオプション用回路が配置
されている。
第16図から明らかな如く、マイコン(6)と−番関連
深い回路素子の近傍(ここでCま/く・ノブア、出力バ
ッファ)に隣接する位置にマイコンクロ)力(搭載され
るソケットク16)が基板(2)に設けた孔(4)に嵌
合且つ、導電路(5)と接続されて0る。また、−点鎖
線で囲まれた領域は接着シートでケース材(7)が固着
される固着領域であることを示す。
第17図は第16図で示した一方の基板(2)上にケー
ス材(7)を介して他方の基板(3〉を固着したときの
インバータ用の混成集積回路装置の完成品の平面図であ
り、一方の基板(2)の上面からはマイコン(6)のみ
が露出された状態となる。即ち、マイコン(6)以外の
他の素子は全てケース材(7)と二枚の基板(2)(3
)とで形成された封止空間り21)内に封止され且つマ
イコン(6)のみが外部に露出されるのでマイコン(6
)の挿脱が必要に応じて自由自在に行うことができる。
即ち、本実施例では第16図および第17図に示す如く
、二枚の基板(2)(3)上にはインノく一夕制御に必
要な全ての周辺回路だけが形成されていることになる。
即ち、基板(2)(3)上に4インバータ制御に必要な
周辺回路のみが形成されていることになり、ソケットク
16)に挿入されたマスクROM型のマイコン(6)を
取り替えるだけで二枚基板から構成される1つの混成集
積回路装置で異なるマイコン(6)を瞬時に搭載するこ
とが可能となる。
更に詳述すれば第18図で示す、モータの立上り波形の
(A>を有したマイコン(6)が既にソケ・7ト(16
)に挿入されているとする。モしてこの混戒集積回路装
置で(B)の波形でモータを回転させる場合には(B)
用のマイコン(6)を挿入すれば同一混成集積回路装置
で異なる立上り波形即ち、モータの回転数を任意に且つ
瞬時に変えることができる。
また、当然のことながら、(C〉の波形を有するマイコ
ン(6)も同様に取り替えられる。
上述した様に本実施例では二枚の基板(2)(3)上に
インバータ制御に必要な最低限の周辺回路が形成され、
ソケット〈16)を介して異なるマイコン(6)の着脱
(取り替え)が可能となることにより、二枚基板(2)
(3)を有した1つの混成集積回路装置でデータの異な
るマイコンの実装が実現できる。その結果、高密度の1
つの混成集積回路装置で異なるモータの立上り波形を有
した装置を瞬時に実現することができる。
以上に詳述したモータ駆動用インバータの混成集積回路
装置のマイコン(6)には製品仕様の多様化に備え、仕
向地、OEM、自社販売等セットメーカ(ユーザ)が要
望する仕様変更あるいは駆動させるモータ自体の微妙な
設計誤差による回転ムラ等の不具合が発生したときに対
して容易に対応することができる。即ち、マイコン(6
)以外の回路構成はあらかじめ各種の仕様変更に対応す
る様に設計されていたが、特定のユーザあるいは特定の
モータの仕様に基づいて混成集積回路を設計すると、他
のユーザあるいはモータ自体の誤差による仕様と一致し
ないことがあった場合、従来では混成集積回路自体の設
計を見なおす必要があった。
しかし本発明の混成集積回路装置ではマイコン(6)が
ソケット(16)を介して一方の基板(2)の露出面側
に搭載されマイコン(6)のみが露出された状態である
ため、マイコン(6)の離脱が行えるのでユーザ側であ
るいは実装後にマイコンを選択して実装するだけで1つ
の混成集積回路装置で多種のマイコン搭載用の混成集積
回路装置の実現が行える。
斯る本発明に依れば、一方の基板(2)の所望位置に孔
(4)を設け、導電路(5)と接続すると共に孔(4)
内にリードピン挿入部が外側方向になる様にソケット(
16)を嵌合し、そのソケット(16)にマイコン<6
)を挿入して二枚の基板(2)(3)とケース材〈9)
とで形成された封止空間(21)に全ての回路素子(8
〉を配置することにより、混成集積回路とマイコンとが
一体化し且つ小型化となるシステムが提供できると共に
マイコン(6)の挿脱が自由自在に行える。
従って1つの混成集積回路装置であらかじめ準備された
異種あるいは同種のマイコン(6)の着脱が自在に行え
、例えば第18図に示す如く、異′なるモータの立上り
波形A、B、Cの夫々のデータを有する夫々のマイコン
(6)の実装が1つの混成集積回路装置、しかも新たに
開発することなく実現できそのメリットは大である。
(ト〉発明の効果 以上に詳述した如く、本発明に依れば、第1に一方の基
板〈2)の所望位置に孔(4)を設け、孔(4)で露出
した他方の基板(3)上の導電路(5)にマイコン(6
)を接続しているので、マイコン(6)の載置位置を任
意に選定できる利点を有する。従ってマイフン(6)の
隣接する位置に最も関連深い回路素子を配置することが
でき、その結果マイコン(6)と回路素子とのデータの
やりとりを行うデータ線を最短距離あるいは最も設計容
易なレイアウトで実現でき、データ線の引回しによる実
装密度のロスを最小限に抑制できる。更に二枚の基板(
2)(3)より形成されているため高密度で且つ小型の
混成集積回路装置を提供することができる。
第2に一方の基板(2)の所望位置に設けられた孔(4
)に嵌合されたソケット(16)にマイコン(6)を配
置しているので、市販のモールド型のマイコン(6)を
用いているにも拘らず一体化した小型の混成集積回路装
置として取り扱える利点を有する。
更に二枚の集積回路基板(2)(3)上の組込むその周
辺回路素子の実装密度を向上することにより、従来必要
とされたプリント基板を廃止でき、1つの小型化された
マイコン(6)を着脱自在に内蔵する混成集積回路装置
を実現できる。更にマイコン〈6)のみが基板外に突出
して露出された状態となるためにマイコン(6)の着脱
が容易に行える。
第3に一方の集積回路基板(2)にソケッl−(16)
を嵌合させマイコン(6)のみを外部に突出した状態で
露出させていることにより、第19図で示す実装構造で
は最初に搭載したマイコンの機能のみのプリント基板集
積回路しか実現できなかったが、本発明ではソケット(
16)に挿入するマイコン(6)を取り替えすることが
でき1つの混成集積回路装置で異種あるいは同種のマイ
コン〈6)の搭載が可能となる。その結果、1つの混成
集積回路装置で異なる制御の装置を瞬時に提供すること
ができる。
第4に集積回路基板(2)(3)として金属基板を用い
ることにより、その放熱効果をプリント基板に比べて大
幅に向上でき、より実装密度の向上に寄与できる。また
導電路(5)として銅箔(11)を用いることにより、
導電路り5)の抵抗値を導電ペーストより大幅に低減で
き、実装される回路をプリント基板と同等以上に拡張で
きる。
第5にマイコンとして市販されているデュアルインライ
ン型、LCC型あるいはQIP型を用いることかできる
ので、混成集積回路装置へのマイコン(6)の実装が極
めて容易に実現できる利点を有する。
第6にマイコン(6)と接続されるその周辺回路素子(
8)はケース材(7)と二枚の集積回路基板(2)(3
)とで形成される封止空間(21)にグイ形状あるいは
チップ形状で組込まれるので、従来のプリント基板の様
に樹脂モールドしたものに比較して極めて占有面積が小
さくなり、実装密度の大幅に向上できる利点を有する。
第7にケース材〈7)と二枚の集積回路基板〈2)(3
)の周端を実質的に一致させることにより、集積回路基
板(2)(3)のほぼ全面を封止空間(21)として利
用でき、実装密度の向上と相まって極めてコンパクトな
混成集積回路装置を実現できる。
第8に基板(2)に嵌合されたソケ・yト(16)にマ
イコン(6)を挿入することにより、その結果、マイコ
ン(6)のみが基板(2)の露出面上に配置された構造
となり、混成集積回路を取付体に取付た状態でマイコン
(6)の着脱が行える。
【図面の簡単な説明】
第1図は本実施例を示す斜視図、第2図は第1図のI−
I断面図、第3図は第1図のト]断面図、第4図はケー
ス材の斜視図、第5図は本実施例で用いる基板断面図、
第6図ないし第9図は本実施例で用いる樹脂モールドさ
れたマイコンを示す断面図および斜視図、第10図は基
板上のマイコン周辺を示す要部拡大斜視図、第11図は
本実施例で用いたモータ駆動用インバータを示すブロッ
ク図、第12図は第11図で示したインバータの主回路
を示す回路図、第13図は第11図で示したインバータ
のマイコンを示すブロック図、第14図は第11図で示
したインバータのベースアンプを示す回路図、第15図
は第11図で示したインバータの保護回路を示すブロッ
ク図、第16図は第11図で示したブロック図を一方の
基板上に実装したときの平面図、第17図は第16図に
示した一方の基板上にケース材を介して他方の基板を固
着したときの平面図、第18図はモータの立上り波形を
示す特性図、第19図および第20図は従来のマイコン
実装構造を示す斜視図である。 (1)・・・混成集積回路装置、 (2>(3>・・・
集積回路基板、 (4)・・・孔、 (5)・・・導電
路、 (6)・・・マイコン、 (7)・・・ケース材
、(8)・・・回路素子、 (16)・・・ソケット。

Claims (11)

    【特許請求の範囲】
  1. (1) 二枚の相対向して配置された集積回路基板と 前記基板の対向する主面に形成された所望のパターンを
    有する導電路と 前記導電路に接続され且つ所望のプログラム・データを
    内蔵した樹脂封止型のマイクロコンピュータと 前記マイクロコンピュータから所定の制御出力信号が供
    給され且つ前記基板上の導電路と接続されたその周辺回
    路素子と 前記基板間に一体化されたケース材とを具備し、前記一
    方の基板の所望位置に孔を設け、前記孔に固着し前記両
    基板の所望の前記導電路に接続されたソケットに前記マ
    イクロコンピュータを挿入し、前記両基板と前記ケース
    で形成された封止空間に前記周辺回路素子を配置したこ
    とを特徴とする混成集積回路装置。
  2. (2) 前記集積回路基板として表面を絶縁した金属基
    板を用いたことを特徴とする請求項1記載の混成集積回
    路装置。
  3. (3) 前記両基板の形状を実質的に同一形状とするこ
    とを特徴とする請求項1記載の混成集積回路装置。
  4. (4) 前記導電路として銅箔を用いたことを特徴とす
    る請求項1記載の混成集積回路装置。
  5. (5) 前記マイクロコンピュータはデュアルインライ
    ン型、LCC型あるいはQIP型樹脂モールドされてい
    ることを特徴とする請求項1記載の混成集積回路装置。
  6. (6) 前記孔と前記ソケットはハメチックシールされ
    ていることを特徴とする請求項1記載の混成集積回路装
    置。
  7. (7) 前記周辺回路素子としてチップ抵抗、チップコ
    ンデンサーを用いていることを特徴とする請求項1記載
    の混成集積回路装置。
  8. (8) 前記ケース材を前記両基板の周端部とほぼ一致
    させた一定の厚みを有する枠体を有することを特徴とす
    る請求項1記載の混成集積回路装置。
  9. (9) 前記ソケットは前記一方の基板の導電路と接続
    されていることを特徴とする請求項1記載の混成集積回
    路装置。
  10. (10) 前記マイクロコンピュータはあらかじめ複数
    個準備されており、準備された前記マイクロコンピュー
    タを選択且つ任意に前記ソケットに挿入することを特徴
    とする請求項1記載の混成集積回路装置。
  11. (11) 前記ソケットに挿入された前記マイクロコン
    ピュータを離脱させ、前記ケース材に異種あるいは同種
    のマイクロコンピュータを挿入することを特徴とする請
    求項1記載の混成集積回路装置。
JP1208134A 1989-08-10 1989-08-10 混成集積回路装置 Pending JPH0371662A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1208134A JPH0371662A (ja) 1989-08-10 1989-08-10 混成集積回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1208134A JPH0371662A (ja) 1989-08-10 1989-08-10 混成集積回路装置

Publications (1)

Publication Number Publication Date
JPH0371662A true JPH0371662A (ja) 1991-03-27

Family

ID=16551197

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1208134A Pending JPH0371662A (ja) 1989-08-10 1989-08-10 混成集積回路装置

Country Status (1)

Country Link
JP (1) JPH0371662A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6428554A (en) * 1987-07-24 1989-01-31 Terumo Corp Ion sensor and manufacture thereof

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61198769A (ja) * 1985-02-28 1986-09-03 Nec Corp 混成集積回路
JPS6314492A (ja) * 1986-07-04 1988-01-21 富士通株式会社 プリント基板への部品実装構造

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61198769A (ja) * 1985-02-28 1986-09-03 Nec Corp 混成集積回路
JPS6314492A (ja) * 1986-07-04 1988-01-21 富士通株式会社 プリント基板への部品実装構造

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6428554A (en) * 1987-07-24 1989-01-31 Terumo Corp Ion sensor and manufacture thereof
JPH0569464B2 (ja) * 1987-07-24 1993-10-01 Terumo Corp

Similar Documents

Publication Publication Date Title
JP2001250911A (ja) 樹脂封止形電力用半導体装置
JPH0371662A (ja) 混成集積回路装置
JPH0397256A (ja) 混成集積回路装置
JPH0371663A (ja) 混成集積回路装置
JPH03129758A (ja) 混成集積回路装置
JPH0371664A (ja) 混成集積回路装置
JPH04174552A (ja) 混成集積回路装置
JPH0370167A (ja) 混成集積回路装置
JPH0391951A (ja) 混成集積回路装置
JPH0370168A (ja) 混成集積回路装置
JPH03174762A (ja) 混成集積回路装置
JPH0391950A (ja) 混成集積回路装置
CN217789992U (zh) 转接板及具有其的电路板
JPH03222354A (ja) 混成集積回路装置
JPH03242964A (ja) 混成集積回路装置
JPH03174756A (ja) 混成集積回路装置
JPH03242965A (ja) 混成集積回路装置
JP3172292B2 (ja) 混成集積回路装置
JPH03174761A (ja) 混成集積回路装置
JPH03222353A (ja) 混成集積回路装置
JPH03218058A (ja) 混成集積回路装置
JPH03174760A (ja) 混成集積回路装置
JPH03174753A (ja) 混成集積回路装置
JPH03104152A (ja) 混成集積回路装置
JPH0397255A (ja) 混成集積回路装置