JPH03174756A - 混成集積回路装置 - Google Patents

混成集積回路装置

Info

Publication number
JPH03174756A
JPH03174756A JP2077937A JP7793790A JPH03174756A JP H03174756 A JPH03174756 A JP H03174756A JP 2077937 A JP2077937 A JP 2077937A JP 7793790 A JP7793790 A JP 7793790A JP H03174756 A JPH03174756 A JP H03174756A
Authority
JP
Japan
Prior art keywords
integrated circuit
wiring board
microcomputer
board
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2077937A
Other languages
English (en)
Inventor
Hideshi Saito
秀史 西塔
Hisashi Shimizu
清水　永
Katsumi Okawa
克実 大川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2077937A priority Critical patent/JPH03174756A/ja
Publication of JPH03174756A publication Critical patent/JPH03174756A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0284—Details of three-dimensional rigid printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/325—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by abutting or pinching, i.e. without alloying process; mechanical auxiliary parts therefor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （イ）産業上の利用分野 本発明は集積回路基板にマイクロコンピュータを接続し
てなる混成集積回路装置に関し、特にＥＰＲＯＭ内蔵型
マイクロコンピュータ搭載の混成集積回路装置に関する
。
（ロ）従来の技術 紫外線を照射することによって既に書込まれた記憶情報
を消去し、再書込みが可能な紫外線照射窓を有するＥＰ
ＲＯＭ内蔵のマイクロコンピュータ素子は各種電子機器
に好んで用いられている。
このＥＰＲＯＭ内蔵マイクロコンピュータは、制御用あ
るいは駆動用集積回路と共に現在、その殆んどがプリン
ト配線板に実装されている。各種電子機器で小型軽量化
が要求される機器は、チップ・オン・ボードと称される
技法によってプリント配線板に半導体集積回路（ＩＣ）
チップが直接搭載され、所要の配線が施された後この配
線部分を含んで前記ＩＣチップが合成樹脂によって被覆
され、極めて小型軽量化が達成されている。
かかる従来のＥＰＲＯＭ内蔵マイクロコンピュータの実
装構造を第１２図に従って説明すると、第１２図は従来
のＥＰＲＯＭ内蔵マイクロコンピュータの一部断面を有
する斜視図であって、主表面上に導電性配線パターン（
４１）が形成されたガラス・エポキシ樹脂などから構成
された絶縁性基板（４２〉のスルーホール（４３）にサ
ーデイツプ型パッケージに組込まれたＥＦＲＯＭ内蔵マ
イ内蔵マイクロコンピユータボ４４されている。このＥ
ＰＲＯＭ内蔵マイクロコンピュータ（４４）はヘッダー
（４５）及びキャップ（４６）を有し、前記ヘッダ＝（
４５）はセラミック基材（４７）に外部導出リード（４
８〉が低融点ガラス材で接着されている。又このヘッダ
ー（４５）はガラスに金粉が多量に混入したいわゆる金
ペーストを焼結した素子搭載部（５０〉が前記低融点ガ
ラス材上あるいはセラミック基材（４７）上に接着され
ており、この素子搭載部（５０）にＥＰＲＯＭ内蔵マイ
クロコンピュータチップ（５１）が装着され、このチッ
プ（５１〉の電極と前記外部導出リード（４８）とが金
属細線（５２）によって接続されている。このキャップ
（４６）は低融点ガラスによってヘッダー（４５〉に配
置されたＥＰＲＯＭ内蔵マイクロコンピュータチップ（
５１）を密封している。この様にＥＰＲＯＭ内蔵マイク
ロコンピュータチップ〈５１〉を密封したＥＰＲＯＭ内
蔵マイクロコンピュータ（４４）は、前記絶縁性基板（
４２〉のスルーホール（４３）に外部導出リード（４８
）を挿通させ半田によって固定される。このスルーホー
ル（４３）は導電性配線パターン（４１）によって所要
の配線引回しが施され、前記絶縁性基板の端部に設けら
れた雄型コネクタ４ 端子部（５５）から図示しない雌型コネクタへと接続さ
れる。
さて、かかる従来のＥＰＲＯＭ内蔵マイクロコンピュー
タ素子の実装構造は、ＥＰＲＯＭ内蔵マイクロコンピュ
ータチップ（５１）に比ベパッケージ外形が極めて大き
く、平面占有率もさることながら三次元、つまり高さも
チップの高さの数倍となり、薄型化に極めて不利である
。更に゛スルーホール（４３）に外部導出リードを挿通
した後、半田などで固定する必要も生ずる。更に特筆す
べき大きな欠点は、絶縁性基板への実装に先立ってＥＰ
ＲＯＭ内蔵マイクロコンピュータ素子を一部パッケージ
に組立てることである。
ここではサーデイツプパッケージタイプのＥＰＲＯＭ内
蔵マイクロコンピュータ素子について述べたが樹脂封止
型パッケージについても上述した問題は発生する。
斯る問題を解決するために第１３図に示した実装構造が
既に使用されている。
以下に第１３図に示したＥＦＲＯＭ内蔵マイクロコンピ
ュータ実装構造について説明する。
主表面（６０ａ）に導電性配線パターン（６０ｂ）が形
成されたガラス・エポキシ樹脂板などの絶縁性基板（６
０）上には、ＥＰＲＯＭ内蔵マイクロコンピュータチッ
プ（６１）を載置するチップ搭載エリア（６ｏｃ〉を有
し、前記配線パターン（６０ｂ）は、このエリア近傍か
ら主表面（６０ａ）１を引回されて図示しない雄型コネ
クタ端子部に接続されている。前記エリア＜６０ｃ）に
は、ＥＰＲＯＭ内蔵マイクロコンピュータチップ（６１
）が搭載され、このチップ（６１）の表面電極と前記配
線パターン（６０ｂ）とが金属細線（６２）により接続
されている。勿論金属細線（６２）の１本は前記チップ
（６１）のサブストレートと接続する為に、このチップ
（６１）が搭載された配線パターン（６０ｂ）とワイヤ
リングされている。
上述した様にＥＰＲＯＭ内蔵マイクロコンピュータチッ
プを直接基板上に搭載することが既に周知技術として知
られている。
（ハ）発明が解決しようとする課題 第１３図で示したＥＰＲＯＭ内蔵マイクロコンピュータ
実装構造でｉｔ　Ｅ　Ｆ　ＲＯＭ内蔵マイクロコンピュ
ータのチップをプリント基板上にグイポンディングして
いるため、小型化となることはいうまでもない。しかし
ながら、ここでいう小型化はあくまでＥＰＲＯＭ内蔵マ
イクロコンピュータ自体の小型化である。即ち、第１３
図からは明らかにされていないがＥＰＲＯＭ内蔵マイク
ロコンピュータの周辺に固着されているその周辺回路素
子はディスクリート等の電子部品で構成されているため
に、ＥＰＲＯＭ内蔵マイクロコンピュータを搭載したプ
リント基板用の集積回路としてのシステム全体を見た場
合なんら小型化とはならず従来通りプリント基板の大型
化、即ちシステム全体が大型化になる問題がある。
また、第１２図に示した実装構造においても第１３図と
同様にＥＰＲＯＭ内蔵マイクロコンピュータの周辺の回
路、即ちＬＳＩ、ＩＣ等の回路素子がディスクリート等
の電子部品で構成されているため、プリント基板の大型
化、即ちシステム全体が大型化となりユーザが要求され
る軽薄短小のＥＦＲＯＭ内蔵マイ内蔵マイクロコンピュ
ータ搭載結集積回路ることができない大きな問題がある
。
更に第１２図および第１３図で示したＥＰＲＯＭ内蔵マ
イクロコンピュータ実装構造では、上述した様にシステ
ム全体が大型化になると共にＥＰＲＯＭ内蔵マイクロコ
ンピュータおよびその周辺の回路素子を互いに接続する
導電パターンが露出されているため信頼性が低下する問
題がある。
更に第１２図および第１３図で示したＥＰＲＯＭ内蔵マ
イクロコンピュータ実装構造ではＥＰＲＯＭ内蔵マイク
ロコンピュータと、その周辺のＩＣ，ＬＳＩ等の回路素
子が露出されているため、基板上面に凹凸が生じて取扱
いにくく作業性が低下する問題がある。
更に特質すべき問題点は、従来のＥＰＲＯＭ内蔵マイク
ロコンピュータ実装構造ではプリント基板上のＥＰＲＯ
Ｍ内蔵マイクロコンピュータの挿脱が困難であるという
大きな問題があった。
（ニ）課題を解決するための手段 本発明は上述した課題に鑑みて為されたものであり、配
線基板上にマイクロコンピュータのみを搭載し、基板と
一体化されるケース材の所望位置に孔あるいはくぼみを
設け、その孔あるいはくぼみによって形成された空間に
前記配線基板を収納し、前記配線基板と基板上の導電路
との接続は導電性シートを介して且つ配線基板を加圧手
段を用いて加圧することにより行い、他の回路素子は基
板とケース材とで形成された封止空間内に封止した構造
とすることを特徴とする。
従ってマイクロコンピュータを搭載した混成集積回路装
置を極めて小型で且つ、混成集積回路装置からマイクロ
コンピュータを自由自在に着脱することができるマイク
ロコンピュータ搭載の混成集積回路装置を提供すること
ができる。
（ホ）作用 この様に本発明に依れば、ケース材の所定位置に設けた
孔あるいはくぼみによって形成された空間内でマイクロ
コンピュータを搭載した配線基板を基板上の導電路と導
電性シートを介して加圧接続し、もっとも関連深い回路
素子との電気的接続を考慮して、効率良くマイクロコン
ピュータともっとも関連深い回路素子とを接続すること
ができ、信号線即ち導電路の引回し線を不要にすること
ができる。更にマイクロコンピュータの隣接する位置に
最も関連の深い周辺回路素子を配置でき、マイクロコン
ピュータと周辺回路素子との間のデータのやりとりを行
うデータ線を最短距離あるいは最小距離で実現でき、デ
ータ線の引回しによる実装密度のロスを最小限に抑制す
ることになり、高密度の実装が行える。
更に本発明では基板上に搭載された全ての素子がケース
材と基板で形成された封止空間内に収納されるため小型
化でしかも取扱い性の優れた混成集積回路装置を提供す
ることができる。
更に本発明では上述したようにマイクロコンピュータが
基板上に直接搭載されず配線基板上に搭載される構造で
あるためにマイクロコンピュータの挿脱を容易に行える
。その結果、基板上に形成される所望の回路機能を共通
化でき、例えばマイクロコンピュータを搭載した配線基
板を異ならしめることにより異種の装置を極めて容易に
提供できる。
更に本発明では基板上の導電路と配線基板との接続を導
電性シートを介して且つ加圧によって行うため、従来の
半田付接続を行わずにその接続が行えるので上述した如
く、マイクロコンピュータの挿脱を容易に行える。
（へ）実施例 以下に第１図乃至第１１図に示した実施例に基づいて本
発明の混成集積回路装置を詳細に説明する。
第１図は本発明を示すための分解斜視図、第２図は第１
図に示した分解斜視図を組立てたときのＩ−Ｉ断面であ
る。
この混成集積回路装置（１〉は独立した電子部品として
用いられインバータエアコン等の幅広いインバータモー
タの分野で機能を独立して有する集積回路として用いら
れる。
この混成集積回路装置（１）は第１図および第２１ 図に示す様に、集積回路基板（２〉と、その基板（２〉
上に形成された所望形状の導電路（３〉と、導電路（３
）に接続され基板（２）上に搭載された複数の回路素子
（４）と、基板（１）と固着一体化され、その上面の所
望位置に孔（あるいはくぼみ）（５〉が設けられたケー
ス材（６）と、ケース材（６）の孔（あるいはくぼみ）
（５）によって形成された空間内に収納されたマイクロ
コンピュータ（７）を搭載した配線基板（８〉とから構
成される。
集積回路基板（２）はセラミックス、ガラスエポキシあ
るいは金属等の硬質基板が用いられ、本実施例では放熱
性および機械的強度に優れた金属基板を用いるものとす
る。
金属基板としては例えば０．５〜２．０１１１１１１厚
のアルミニウム基板を用いる。その基板（２）の表面に
は第３図に示す如く、周知の陽極酸化により酸化アルミ
ニウム膜（９）（アルマイト層）が形成され、その−主
面側に１０〜７０μ厚のエポキシあるいはポリイミド等
の絶縁樹脂層〈１０〉が貼着される。更に絶縁樹脂層（
１０）上には１０〜７０μ厚の＝１２ 銅箔（１１）が前述した絶縁樹脂層（１０）と同時にロ
ーラーあるいはホットプレス等の手段により貼着されて
いる。即ち、銅箔（１１）と絶縁樹脂層（１０）とはあ
らかじめ一体化された状態であるものを使用している。
基板（２）の−主面上に設けられた銅箔（１１）表面上
にはスクリーン印刷によって所望形状の導電路を露出し
てレジストでマスクされ、貴金属（金、銀、白金）メツ
キ層が銅箔（１１）表面にメツキされる。然る後、レジ
ストを除去して貴金属メツキ層をマスクとして銅箔（１
１）のエツチングを行い所望の導電路（３〉が形成され
る。ここでスクリーン印刷による導電路（３）の細さは
０．５１１ＩＴｌが限界であるため、極細配線パターン
を必要とするときは周知の写真蝕刻技術に依り約２μル
ールの極細導電路パターン（３〉の形成が可能となる。
基板（２）上に形成された導電路（３〉は、略基板（２
）の全面にわたって形成され、基板（２〉の相対向する
周端辺に延在された導電路（３）の先端部には外部リー
ド端子〈１２〉を固着するための複数の外部ノード固着
パッド（３ａ）　（以下パッドという）が形成される。
また、基板（２〉上にはパッド（３ａ）以外に他の複数
の接続用パッド（３ｂ）が形成される。この接続用バッ
ド（３ｂ）には回路素子は搭載せず後述する配線基板（
８〉の電極部分が搭載され、配線基板（８）と導電路（
３）との接続が行われる。
配線基板（８）と接続される接続用バッド（３ｂ〉から
延在される導電路（３）の一部は外部リード固着パッド
（３ａ）と連続する様に所望のパターンで引回して形成
される。
ところで、基板（２）上に形成された導電路（３）上に
はパワートランジスタ、小信号用トランジスタ、ＩＣ，
チップ抵抗、チップコンデンサ等の複数の回路素子（４
）とアルミ電解コンデンサ等の大型（背の高い）の電子
部品（１３）が所望のろう材によって固着接続される。
パワートランジスタ、１〜ランジスタ、ＩＣ等の素子は
近傍の導電路（３〉あるいは近傍の回路素子（４）とＡ
ｊ２ワイヤ線等の金属細線を用いて例えば超音波ボンデ
ィング接続が行われている。超音波ボンディングが行わ
れる導電路（３〉上にはＡＮワイヤ線と導電路（３）と
のボンディング強度を高めるためにＮｉメツキ等のメツ
キ処理が施されている。
基板（２〉と一体化されるケース材（６）は熱可塑性樹
脂から形成され、基板（２）と固着一体化したとき基板
（２）とケース材（６）とで封止空間（１４）が形成さ
れる様に略箱状に形成されている。その箱状のケース材
（６）の周端部は基板（２）の略周端部に配置された接
着性を有したシール剤（Ｊシート：商品名）によって基
板（２）と強固に固着一体化される。この結果、基板（
２）とケース材（６）との間に所望の封止空間（１４〉
が形成されることになる。
本発明のケース材（６）に辻その上面に所望形状の孔（
あるいはくぼみ）（５〉が設けられる。この孔（あるい
はくぼみ）（５〉は後述する配線基板（８）を収納配置
できるスペースを考慮した大きさで形成される。
孔（あるいはくぼみ）（５〉内にはケース材（６）に５ 一体形成され且つ後述する配線基板（８）と基板（２）
との接触を防止するために基板（２）から所定間隔離間
するところに仕切台〈６ｂ〉が設けられている。
この仕切台（６ｂ）は略全面がフラット面で形成され、
その両端部はテーパ面を有し、孔（あるいはくぼみ）（
５〉を形成する壁体（６ａ）とテーパ状の先端部の仕切
台（６ｂ）とで基板（２〉表面を露出するスリット（６
ｃ）が形成される。即ち、孔（あるいはくぼみ）（５）
内で基板（２）を露出するスリット（６ｃ〉が相対して
形成されることになる。
孔（あるいはくぼみ）（５）内に形成された基板（２）
表面を露出するスリット（６Ｃ）は基板（２）上に形成
された配線基板（８〉と接続される複数の接続用バッド
（３ｂ〉のみを露出する。
更に詳述すると本発明において、ケース材（６）と基板
（２〉とを固着一体化すると、ケース材〈６）の孔（あ
るいはくぼみ）（５〉内のスリット（６Ｃ）から配線基
板（８）と接続するための複数の接続用バッド（３ｂ〉
のみが露出された構造となる。なお、スノット（６ｃ）
を形成する壁体（６ａ）、テーパ先端部の１６− 仕切台（６ｂ）との夫々の基板（２）間には上述した接
着性シートが配置され強固に固着されている。
一方、壁体（６ａ〉の側面には凹部（６ｄ）が形成され
ており、この凹部（６ｄ〉は後述する加圧手段の加圧板
（１６）の一部と係止されるために設けられている。加
圧板（１６）については後で説明する。
基板（２）とケース材（６）とを一体化し、ケース材（
６）に設けた孔（あるいはくぼみ）（５）で形成された
空間にマイクロコンピュータ（７）が搭載された配線基
板（８）を収納し配線基板（８）の接続電極と接続パッ
ド（３ｂ〉とを接続する。
配線基板（８〉として番よ、第４図Ａ、Ｈに示すフレキ
シブル性を有したポリイミド樹脂からなる樹脂基板と、
第５図Ａ、Ｂに示す金属をベースとした金属基板を用い
ることが可能である。
樹脂基板としては上述した様にポリイミド樹脂等のフィ
ルム性のものを使用し、その上面には第４図Ａ、Ｂに示
す様に銅回路（８ａ）が形成され、その銅回路（８ａ〉
にはマイクロコンピュータ（７）が搭載されている。銅
回路（８ａ）としては周知の銅ベースト印刷あるいは銅
箔のエツチングにより所望形状に形成される。配線基板
（８）の周端辺には接続用電極（８ｂ）が形成され前述
した様に基板（２）上の接続用パッド（３ｂ）と接続さ
れる。また、配線基板（８）上にはマイクロコンピュー
タ（７）と接続される銅回路（８ａ）の他にループ用の
パターン（８ｃ）も配線基板（８〉上に形成することも
可能である。
配線基板（８）上に搭載されるマイクロコンピュータ（
７）としてはデータを内蔵したＥＦＲＯＭ内蔵型マイク
ロフンピユータ、ＲＯＭ内蔵マイクロコンピュータある
い吐データを内蔵しないマイクロコンピュータが用いら
れ、本実施例ではＥＦＲＯＭ内蔵マイクロコンピュータ
（以下マイコンという）を用いた場合についての説明を
する。
マイコン（７）は周知の如く、プログラムプロセッサ（
ＣＰＵ）を中心にプログラムメモリにＲＡＭ、ＥＰＲＯ
Ｍ、周辺装置に入出力インターフェイスを組合せている
素子である。マイコン（７）は市販されているものであ
り、ここではマイコン（７）の説明を省略する。
マイコン（７）はＰＬＣＣ型、ＱＦＰ型等の樹脂モール
ド型、チップ型のものが用いられる。本実施例ではチッ
プ型のものを用いるものとする。
配線基板（８〉は例えばＴＡＢ方式によって供給され第
４図の如く折り曲げ加工が施されている。
金属基板をベースとした配線基板（８）は第５図Ａ、Ｈ
に示す如く、金属基板（８Ａ〉上にポリイミド樹脂（８
Ｂ〉が貼着されており、その上面に銅回路（８Ｃ）が形
成されている。この配線基板（８）も上述した樹脂ベー
スの基板（８）と同様に折り曲げ加工が施されている。
その折り曲げ部分となる領域の金属基板（８Ａ）上には
スリット孔（８Ｄ）が設けられていて折り曲げが容易に
行える様に設計されている。
更にスリット孔（８Ｄ）の両端部では金属基板（８Ａ）
が連続して残されており、基板（２〉を折り曲げたとき
にその連結部（８Ａ’）で折り曲げの角度が固定される
。この金属基板をベースとする配線基板（８）ではフィ
ルムが金属基板（８Ａ〉によって支持されるために接続
用電極（８Ｅ）部分が上述した樹脂性の配線基板（８）
よりも均一的にフラット面に形成する９ ことができ、接続用パッド（３ｂ〉との接触をより高め
ることになる。また、マイコン（７）も金属基板（８Ａ
〉上に搭載されるのでマイコン（７）から発せられるわ
ずかな熱も瞬時に放散することができる。
従って本実施例では金属基板（８Ａ）を用いた配線基板
（８）を用いるものとして、以下の説明をつづける。
ところで、配線基板（８〉の接続用電極（８Ｅ）は導電
性シート（１５〉を介して基板（２〉上の接続用パッド
（３ｂ〉と接続されている。
導電性シート（１５）はゴム又は合成樹脂等から成る絶
縁状シートの垂直方向に複数の線状導体（１５ａ）が埋
め込みされている。この線状導体（１５ａ）の先端部は
シート（１５）の表面から若干突出されており、且つ、
隣接する線状導体（１５ａ）とは絶縁されている。
斯る導電性シートは特開昭６２−２９７１４号公報、特
開昭５９−５８７０９号公報に記載されている。
この導電性シート（１５）を基板（２〉の接続用バラ０
− ド（３ｂ）上に配置すると、導電性シート（１５）はケ
ース材（６）の壁体（６ａ）と仕切台（６ｂ〉とによっ
て位置決めされ、確実に接続用パッド（３ｂ〉上に導電
性シート（１５〉が配置されることになる。
配線基板（８〉と接続用パッド（３ｂ〉との接続は前述
した導電性シート（１５〉を介してその部分、即ち、配
線基板（８）の接続用電極（８Ｅ）部分を加圧すること
によって行われる。
加圧手段として社、金属あるいはゴム性の加圧板（１６
）を用いて上述した様に配線基板（８〉の接続用電極（
８Ｅ）上を加圧することによって配線基板（８）と接続
用パッド（３ｂ〉との接続が行われる。本実施例におい
ては金属性の加圧板（１６）を用いるものとする。
金属性の加圧板（１６）は第１図および第２図に示す如
く、配線基板（８）の接続用電極（８Ｅ）部分を加圧す
る先端部は折り曲げ加工が施されている。金属性加圧板
（１６）はステンレスばね鋼（ＳＵＳ３０４）等のばね
性を有した厚さ０．１〜１ｍｍの鋼板を使用する。その
鋼板の先端部分は湾曲状（弓状）となる様に加工が施さ
れている。
この加圧板〈１６）で配線基板（８〉の接続用電極（８
Ｅ）部を加圧する場合には加圧板（１６）の先端部、即
ち、湾曲状に形成されたその先端部がケース材（６）の
壁体く６ａ）に形成された凹部（６ｄ）に係止されるこ
とで加圧接続が行われている。このとき、加圧板（１６
）の湾曲状に形成されたその湾曲面（配線基板（８）と
の接地面）には約６ｋｇ／ｃＩＴ１２以上の圧力が加圧
されることが確認された。配線基板（８）と導電路（３
）の接続用パッド〈３ｂ〉との間に配置された導電性シ
ート（１５）４ｔ　２　、５　ｋｇ　／　ｃｍ　”以上
の圧力で導通が保証されていることから配線基板〈８）
と接続用パッド（８ｂ）とは十分に接続が行える。前述
したようにこの加圧板（１６）を用いた構造にすれば配
線基板（８）と接続用パッド（３ｂ）との接続は十分に
保証できるが更にその接続効果を期待する場合には、接
続用パッド（３ｂ）上にあらかじめ半田ペーストを付着
させておき、導電性シート（１５）と接続用パッド（３
ｂ）とをあらかじめ一体化させておけば更にその接続力
は増加する。
また、この加圧板（１６）の構造では湾曲状に形成され
た部分のみで加圧状態が形成されるために配線基板（８
）上に搭載したマイコン（７）を加圧し、マイコン（７
）を破損させる様な恐れはない。
斯る金属性の加圧板（１６）の他にゴム性の加圧板（１
６）を用いることも可能である。ゴム性の加圧板（１６
）を用いる場合にはシリコンゴム等の所定の厚みを有し
たゴムを用いて配線基板（８）の接続用電極（８Ｅ）上
に配置しく図示しない）、後述する蓋体（１７）を用い
て接続用電極（８Ｅ）部分を加圧して配線基板（８）と
接続用パッド（３ｂ〉との接続を行うことも可能である
。
ところで、ケース材（６）の孔（あるいはくぼみ）（５
）は蓋体（１７）によって密接されて、その空間部が完
全に密封される。蓋体り１７）はエポキシ樹脂等の絶縁
性樹脂で板状に形成され、孔（あるいはくぼみ）（５）
の周端辺に嵌合あるいはネジ止めによってケース材（６
）と一体化される。本実施例では、ケース材（６）にネ
ジ止めする蓋体（１７）を用いるものとし、その蓋体（
１７）の両端部にはネジ止２３ め用の係止部（１７ａ）が形成されている。一方、上述
したゴム性の加圧板（図示しない）を用いる場合には、
蓋体（１７）裏面の両端側辺にはゴム性の加圧板（図示
しない）と当接する凸部（図示しない）を設け、蓋体を
ケース材（６）にネジ止めする際に凸部（図示しない）
によってゴム性の加圧板が加圧されて蓋体の係止と同時
に配線基板と接続用パッドとの接続が行われる。
ところで、本発明の混成集積回路装置では、基板（２）
上に搭載される複数の回路素子〈４〉および電子部品（
１３）の搭載位置は所定設計に考慮されている。
即ち、配線基板（８）と重畳する基板（２〉上には発熱
を有するパワー素子の回路素子（４）が主に搭載され、
比較的高さを有しないＩＣ，）ランジスタ、チップ抵抗
、チップコンデンサ等の複数の回路素子（４）は略基板
（２）の全領域にわたって搭載されている。しかし、本
発明の混成集積回路装置のケース材〈６）には、孔（あ
るいはくぼみ）（５）が形成され、配線基板（８）がケ
ース材（６）内に収納され４− る構造となり、ケース材（６）内で高さの異なる部分が
発生する。そのために高さを有した、例えばアルミ電解
コンデンサ等の高さを有した電子部品（１３〉は基板（
２）の周端部に搭載され、基板（２）とケース材（６）
とを一体化したときに形成される封止空間（１４）を有
効に利用することができる。
また、マイコン（７）が搭載された配線基板（８）と接
続される接続用パッド（３ｂ）の近傍にはマイコン（７
）ともっとも関連深い回路素子（４）が配置する様に設
計されている。即ち、この構造にすることによって、マ
イコン（７）とそのもっとも関連する回路素子（４）と
の接続配線用の引回し線を最少限にできるメリットを有
する。
基板（２）上に搭載された複数の回路素子（４〉および
電子部品（１３）はケース材（６）と基板（２〉とで形
成された封止空間（１４〉内に密封封止され、マイコン
（７）を搭載した配線基板（８〉のみがケース材（６）
と蓋体（１７）とで密封封止される構造となる。
本発明の混成集積回路装置でマイコン（７）のデータ消
去をする場合には、ケース材（６）の孔（あるいはくぼ
み）〈５）内に収納配置された配線基板（８）を取り出
して、紫外線を照射して行い、データの再書込みを行う
場合には、マイコン（７）と接続されている配線基板（
８〉上の導電路〈８Ｃ〉あるいは（８Ｅ）にプローブ等
の書込み用端子を当接させ、一般的な書込み装置よりデ
ータを書込む。
ケース材（６）の孔（あるいはくぼみ）（５）内に収納
された配線基板（８〉を取り出す際にはケース材〈６）
の凹部（６ｄ）と係止された加圧板（１６）を取りはず
せば極めて容易にその作業が行える。
以下に本発明を用いたモータ駆動用のインバータの混成
集積回路装置の具体例を示す。
モータ駆動用インバータとは、一般的に直流電源から任
意の交流電源を作り、例えば三相モータの回転数を任意
にコントロールするものである。
即ち、商用交流電源を整流回路を用いて整流した直流電
源を電源として用いる。その入力直流電源をインバータ
主回路と呼び、三相ブリッジ構成されたスイッチ素子を
用いて所定のコントロール信号のもとでチョッピングし
て擬似交流を負荷に出力する。コントロール信号を変化
させることにより出力交流の電圧、周波数を可変にする
ことができモータの回転数やトルクを可変に調整するこ
とができる。
第６図に示したブロック図に基づいてモータ駆動用イン
バータを簡単に説明する。
第６図は集積回路基板（２）上にモータ駆動用インバー
タを搭載したときのブロック図である。
モータ駆動用インバータは、交流電源を入力し直流に変
換する整流回路（２１〉と、その整流回路（２１）から
出力された直流電源を所定の間隔でチョッピングし負荷
（モータ）に擬似交流を供給するインバータ主回路（２
２〉と、インバータ主回路〈２２）を所定間隔でチョッ
ピングさせる出力信号および他の装置の動作を行わせる
出力信号を供給するＥＰＲＯＭ内Ｒマイクロコンピュー
タ（７）（以下マイコンと称する）と、マイコン（７）
から出力された出力信号を所望に増幅させるバッファ（
２３）と、バッファ（２３）により増幅された信号を電
位の異なるベースアンプ（２５〉に伝達する第１のイン
ター７ フェイス（２４）と、第１のインターフェイス（２４）
から伝達された信号をインバータ主回路（２２）に増幅
して供給するベースアンプ（２５）と、整流回路（２１
）からインバータ主回路（２２）に供給される電流を検
出すると共にインバータ主回路（２２〉の発熱を検出し
て第１のインターフェイス（２４〉を介してマイコン（
７）に所定の信号をフィードバックさせてインバータ主
回路（２２）および周辺回路を保護する保護回路（２６
）と、マイコン（７）に電位の異なる信号を入出力する
第２のインターフェイス（２７）と、マイコン（７）か
ら出力される出力信号を外部装置に供給するために増幅
させる出力バッファ（２８）とから構成されている。以
下に上述した各構成について簡単に説明する。
先ず整流回路は周知のダイオードのブリッジ回路で構成
され、商用交流を直流に順変換するものである。本実施
例において、整流回路は基板上にチップ部品で構成され
ているが、整流回路のみを外付によって構成する場合も
使用目的によって発生するが本発明には何んら支障はな
い。
８− 次にインバータ主回路（２２）４ｆ第７図に示す如く、
直列接続された２個のスイッチング素子（２２ａ〉（ト
ランジスタ、ＭＯＳＦＥＴ、ＩＧＢＴ等）を夫々並列接
続（ブリッジ接続）されている。本実施例においてはト
ランジスタ素子を用いて説明するものとする。以下に説
明をつづける。主回路（２２）の夫々のトランジスタの
コレクターエミッタ間にはフライホイル用のダイオード
が接続されると共に夫々の直列接続された各トランジス
タ間と負荷とを結ぶための出力端子（Ｕ、Ｖ、Ｗ）が設
けられている。また、（２２ｂ）は入力用の入力端子で
ある。
次にマイコン（７）は例えば、ＬＭ８０５１Ｐ（三洋製
）のＩＣチップ化されたものが用いられている。
第８図はマイコンの基本構成を示すブロック図であり、
命令の取り出しと実行を行うＣＰ　Ｕ　（４ａ）と、所
定のプログラム・データが記憶されているメモリ一部（
４ｂ〉と外部装置とのデータの入出力を行うためのＩ１
０ボート部（４Ｃ〉から構成される装る。マイコン（７
）自体には新規なところがないため、ここでは詳細に説
明しないものとする。このマイコン（７）によってイン
バータ主回路（２２）および所望の外部装置はコントロ
ールされる。
次にバッファ（２３〉はＬＣ４０４９Ｂ（三洋製）等の
ＩＣチップ化されたものが用いられる。このバッファ（
２３）はマイコン（７）からの出力信号を所定に増幅さ
せるものである。
次に第１のインターフェイス（２４〉は複数のフォトカ
ブラから構成され、例えは、ＰＣ８１７（シヘ・−プ製
）等のＩＣチップにより構成されている。第１のインタ
ーフェイス（２４〉は上述した如く、バッファ（２３）
から出力された出力信号を光でベースアンプ（２５）に
伝達させるものである。
次にベースアンプ（２５）は第９図に示す如く、第１の
インターフェイス（２４）から出力された信号が入力さ
れる信号入力端子（２５ａ）と、入力端子（２５ａ）か
ら入力された信号が供給されＯＮ、ＯＦＦされる第１お
よび第３のトランジスタ（ＴｒＩ〉（Ｔｒｓ）と、第３
のトランジスタ（Ｔｒ、）の］レレフとそのベースが接
続された第１のトランジスタ（ＴｒＩ）とマイナスライ
ン間に接続された第２のトランジスタ（Ｔｒａ）と、電
源ライン間に接続された抵抗およびダイオードと、ダイ
オードと並列に接続されたコンデンサとから構成されて
いる。また、第１および第２のトランジスタ間とインバ
ータ主回路の各トランジスタのベースとエミッタとを接
続する出力端子（２５ｂ）が設けられている。例えば、
ベースアンプ（２５）の信号入力端子（２５ａ）にＯＮ
信号が入力されると第１のトランジスタ（ＴｒＩ）と第
３のトランジスタ（Ｔｒ、）がＯＮ［、、第２のトラン
ジスタ（Ｔｒ、）がＯＦＦする。すると、電源ＶＤから
第１のトランジスタ（Ｉｒ、）、制御抵抗Ｒ５を介して
インバータ主回路〈２２〉のベースに所望の電流が供給
される。また、信号ＯＦＦ時には第１のトランジスタ（
ＴｒＩ＞および第３のトランジスタ（Ｉｒｅ）がＯＦＦ
し、第２のトランジスタ（Ｔｒｔ）をＯＮさせる。そし
てダイオードとコンデンサより作られた電源からインバ
ータ主回路（２２）のオフを早くさせるものである。
Ｉ− 次に保護回路〈２６）は第１０図に示す如く、インバー
タ主回路（２２〉の近傍に設けられインバータ主回路（
２２）の発熱による温度上昇を検出するダイオード等よ
り構成される温度検出部（２６ａ）と、整流回路（２１
）からインバータ主回路（２２）に供給される電流を検
出する抵抗より構成される電流検出部（２６ｂ）と、内
部基準電圧を形成する基準電圧部（２６Ｃ）と、夫々の
検出部（２６ａ）（２６ｂ）からの出力信号と基準電圧
部（２６ｃ）から出力される信号を比較する電圧比較部
（２６ｄ）と、電圧比較部（２６ｄ）からの信号をマイ
コン（７）にフィードバックさせる保護、制御信号出力
部（２６ｅ）とから構成されている。
次に第２のインターフェイス（２７）は第１のインター
フェイス（２４）と同様に複数個のフォトカプラから構
成され、マイコン（７）と入力端子Ｓ、、Ｓ。
から入出力される信号をＥＰマイコン（６）に伝達する
ものである。
最後に出力バッファ（２８）はバッファ（２３）と同様
にＬＣ４０４９Ｂ（三洋製）等のＩＣチップ化されたも
のが用いられ、マイコン（７）からの信号を３２− 増幅し、出力端子ＰＯ０〜ＰＯ，に信号を出力するもの
である。
以下にモータ駆動用インバータの動作について簡単に説
明する。
商用交流が端子（２１ａ）から入力されると、上述した
様に整流回路（２１）によって直流に変換される。その
変換された直流電流はインバータ主回路（２２）に供給
される。インバータ主回路（２２）の出力端子（Ｕ、Ｖ
、Ｗ）は負荷（モータ）に接続され負荷に所望の電流を
供給する。
入出力端子Ｓ。ｉｌ、デジタル入力端子Ｄ０〜Ｄ６、ア
ナログ入力端子Ａ０〜Ａ、の各入力端子から所定の制御
あるいは指令信号が入力されるとマイコン（７）吐その
入力信号に基づいて動作する。
即ち、入力信号に基づいて、マイコン〈７）内に記憶さ
れているメモリー内のプログラム・データに基づいた所
定の処理が実行されるコントロール信号を出力する。そ
のコントロール信号はバッファ（２３）により増幅され
第１のインターフェイス（２４）を介してベースアンプ
（２５）に供給される。
ベースアンプ（２５）に供給された信号はインバータ主
回路（２２〉の各トランジスタ素子のベースに供給され
、インバータ主回路（２２）の各トランジスタ素子をＯ
Ｎ、ＯＦＦさせて直流をチョッピングして擬似交流を形
成し、出力端子（Ｕ、Ｖ、Ｗ）を介して負荷へ交流を供
給させて負荷を所定の回転数で回転させる。
即ち、マイコン（７）内の所定のプログラム・データに
基づいてインバータ主回路（２２）で直流をチョッピン
グして交流に変換されている。また、ベースアンプ〈２
５）には別電源がＶＤＩ〜Ｖ　Ｄ４端子を介して常時印
加されている。
上述したマイコン（７）内のプログ２ム・データを変換
すると、即ち別のマイコンに変換すればそのＥＰマイコ
ン内に内蔵されたプログラム・データに応じた回転にコ
ントロールすることができる。
出力端子ＰＯ０〜ＰＯ，から出力される信号はマイコン
（７）に入力される入力指令に基づいてマイコン（７）
が所定の信号処理を行った結果に基づいた信号を出力す
る。出力端子ｐｏ、−ｐｏ、から出力される出力信号は
外部の機器あるいは装置をコントロールする。例えばイ
ンバータエアコンであれば電磁リレー、冷媒調整する弁
等を室内の温度変化に対応して所定にコントロールする
。
上述したインバータ動作を行っている際にはインバータ
システム、即ち、基板（２〉上の温度は定格最大温度以
下になる様に設計されているが、システム自体を異常な
環境下（高温、高湿下）での使用、あるいは放熱が正常
に行われない場合にはインバータ主回路（２２）や周辺
の温度が異常に上昇し、システムあるいはセットを破壊
する恐れはあるが、本実施例では保護回路（２６）の温
度検出部（２６ａ）によって異常温度を検出してインバ
ータの動作を止めてインバータの発熱をおさえてセット
あるいはシステムを保護するものである。また、インバ
ータ主回路（２２）には負荷が接続されているが、この
負荷内部の配線の異常による短絡、出力端子（Ｕ、Ｖ、
Ｗ）の短絡、あるいは外部ノイズによるマイコン（７）
の誤動作でインバータ主回路５− （２２）の直列された素子が同時にＯＮしたりすると異
常な大電流がインバータ主回路（２２）に流れるが、こ
の場合においても、保護回路（２６）内の電流検出部（
２６ｂ）でその大電流を検出しただちに動作を停止させ
て保護する。
上述した。動作を行うことでモータ駆動用インバータの
動作が行われて負荷（モータ）の回転コントロールおよ
び外部機器の動作を所定にコントロールして例えば、イ
ンバータエアコン等の制御を正常に動作させる。
第１１図は第６図で示したモータ駆動用インバータ回路
を本実施例の基板〈２〉上に実装した場合を示す平面図
であり、実装される各回路素子の符号は第６図のブロッ
ク図で示した符号と同一にしである。尚、複数の各回路
素子を接続する導電路は煩雑となるため矢印にて示すも
のとする。
第１１図に示す如く、基板（２）の対向する周端部には
外部リード端子が固着される複数の固着用パッドが設け
られている。また、基板（２）の略中央部分には配線基
板（８）を固着するため接続用３６ パッド（３ｂ）が形成されている。固着パッドから延在
される導電路上所定位置には複数の回路素子が固着され
ている。即ち、斯る基板（２〉上には複数の回路素子が
固着されており、（２１〉は整流回路、（２２）はイン
バータ主回路、（２５〉はベースアンプ、（２３）はバ
ッファ、（２４）は第１のインターフェイス、（２７）
は第２のインターフェイス、（２８〉は出力バッファ、
（２６）は保護回路である。
第１１図から明らかな如く、配線基板（８）と接続され
る接続用パッド（３ｂ）の近傍、即ち、マイコン（７）
と一番関連深い回路素子（ここではバッファ、出力バッ
ファ）が固着される。また、−点鎖線で囲まれた領域は
接着シートでケース材（６）が固着される固着領域であ
ることを示す。
本実施例では基板（２〉上にインバータ制御に必要な全
ての周辺回路だけが形成されていることになる。即ち、
基板（２〉上にはインバータ制御に必要な周辺回路のみ
が形成されていることになり、ケース材に設けられた孔
（あるいはくぼみ）（５〉に収納されたマイコン（７）
を搭載した配線基板（８〉のみが自由自在に挿脱が可能
となる。更に詳述すると、マイコン（７）のプログラム
・データの消去および書込みが可能となり、ユーザ側で
専用のプログラム・データを書込みすることができる。
斯る本発明に依れば、り゛−ス材（６）の所望位置に孔
（あるいはくぼみ）（５〉を設け、その孔（あるいはく
ぼみ）（５〉によって形成された空間内にマイコン（７
）が搭載された配線基板（８）を収納し、且つ配線基板
（８〉と導電路〈３〉との接続を導電性シート（１５）
を介して加圧板（１６）によって加圧接続し、基板（２
）とケース材とで形成された封止空間に他の回路素子を
固着することにより、マイコン（７）を自由自在に挿脱
できる混成集積回路とマイコン（７）との一体止した装
置が小型化に行える大きな特徴を有する。
以上に詳述した実施例では配線基板（８）上にマイコン
（７）を搭載したが、マイコン（７）以外のものとして
は、例えばＥＰＲＯＭ、ＥＥＰＲＯＭ等の不揮発性メモ
リを搭載することも可能である。この場合においても本
発明と同様の効果が期待できることは説明するまでもな
い。
（ト）発明の効果 以上に詳述した如く、本発明に依れば、第１にケース材
（６）の所望位置に孔（あるいはくぼみ）（５）を設け
、その孔（あるいはくぼみ）（５〉によって形成された
空間内にマイコン（７）を搭載した配線基板（８）を収
納配置して基板（２）上の導電路（３）と接続すること
により、基板（２）上に搭載した回路素子（４）をケー
ス材（６）と密封封止した状態で所望の制御機能を有し
たマイコン（７）の挿脱が自由自在に行うことができる
。その結果、マイコン（７）以外の基板（２）上の回路
機能を共通化できる大きなメリットを有する。
第２に本発明では配線基板（８）と導電路（３〉との接
続を従来の半田等のろう材を用いることなく導電性シー
）　（１５）を介して加圧手段により接続を行うことに
より配線基板（８）の挿脱、即ち、マイコン（７）の挿
脱を極めて容易に行える大きな効果を有するものである
。
第３に本発明では１つの混成集積回路装置で主基板（集
積回路基板）（２）と副基板（配線基板）（８〉とがケ
ース材（６）内に完全に収納される構造となるので、小
型化で且つマイコン（７）を搭載した高密度実装の混成
集積回路装置を提供が可能となる。
第４に所望のＲＯＭ領域を有したマイコン＜７）が配線
基板（８〉に搭載されるため、マイコン（７）の着脱を
容易に行える。その結果、基板（２）上に形成した回路
機能を変更することなく、マイコン（７）自体の変更あ
るいはマイコン（７）のＲＯＭの変更を行うことで１つ
の混成集積回路装置で異種の装置の提供が可能となる。
第５にケース材（６）の所望位置の孔（あるいはくぼみ
）（５〉内にマイコン（７）を搭載した配線基板（８〉
を配置していると共に、集積回路基板（２）上の組込む
その周辺回路素子の実装密度を向上することにより、従
来必要とされたプリント基板を廃止でき、極めて小型化
のマイコン（７）を内蔵する混成集積回路装置を実現で
きる。
第６に集積回路基板（２）として金属基板を用いること
により、その放熱効果をプリント基板に比べて大幅に向
上でき、より実装密度の向上に寄与できる。また導電路
（３）として銅箔（１１）を用いることにより、導電路
（３）の抵抗値を導電ペーストより大幅に低減でき、実
装される回路をプリント基板と同等以上に拡張できる。
第７にマイコン（７）と接続されるその周辺回路素子（
４）はケース材（６）と集積回路基板（２）とで形成さ
れる封止空間（１４）にダイ形状あるいはチップ形状で
組込まれるので、従来のプリント基板の様に樹脂モール
ドしたものに比較して極めて占有面積が小さくなり、実
装密度の大幅に向上できる利点を有する。
第８にケース材（６）と集積回路基板（２）の周端を実
質的に一致させることにより、集積回路基板（２〉のほ
ぼ全面を封止空間（１４〉として利用でき、実装密度の
向上と相まって極めてコンパクトな混成集積回路装置を
実現できる。
第９に集積回路基板（２）の−辺あるいは相対向する辺
から外部リード（１２〉を導出でき、極めて多ピンの混
成集積回路装置を実現できる利点を有する。
【図面の簡単な説明】
第１図は本発明の実施例を示す斜視分解図、第２図は第
１図を組立てたときのＩ−Ｉ断面図、第３図は本実施例
で用いる基板の断面図、第４図Ａ、Ｂ、第５図Ａ、Ｂは
配線基板を示す側面図、裏面図、第６図は本実施例で用
いたモータ駆動用インバータを示すブロック図、第７図
は第６図で示したインバータの主回路を示す回路図、第
８図は第６図で示したインバータのマイコンを示すブロ
ック図、第９図は第６図で示したインバータのベースア
ンプを示す回路図、第１０図は第６図で示したインバー
タの保護回路を示すブロック図、第１１図は第６図で示
したブロック図を基板上に実装したときの平面図、第１
２図および第１３図は従来のマイコン実装構造を示す斜
視図である。 （１）は混成集積回路装置、　（２）は集積回路基板、
　（３〉は導電路、　（４）は回路素子、　（５）は孔
あるいはくぼみ、　（６）はケース材、　（７）はマイ
コン、　（８）は配線基板、　（１２）は外部リード端
子、　（１３）は電子部品、　（１４）は封止空間、（
１５〉は導電性シート、　（１６）は加圧板、　（１７
）は蓋体である。

Claims (10)

    【特許請求の範囲】
  1. （１）集積回路基板と 前記基板上に形成された所望形状の導電路と前記導電路
    に接続され所望の制御機能を有したマイクロコンピュー
    タと 前記マイクロコンピュータから所定の制御出力信号が供
    給され且つ前記基板上の導電路と接続されたその周辺の
    回路素子と 前記基板に一体化されたケース材とを具備し、前記ケー
    ス材の所望位置に孔あるいはくぼみを設け、前記孔ある
    いはくぼみによって形成された空間内の前記導電路上に
    導電性シートを配置し、前記マイクロコンピュータを搭
    載した配線基板の接続電極部分を前記導電性シート上に
    配置させ、前記配線基板に所望の加圧手段を用いて加圧
    し前記配線基板と前記導電路とを接続したことを特徴と
    する混成集積回路装置。
  2. （２）前記集積回路基板は表面を絶縁処理した金属基板
    を用いたことを特徴とする請求項１記載の混成集積回路
    装置。
  3. （３）前記導電路は銅箔を用いたことを特徴とする請求
    項１記載の混成集積回路装置。
  4. （４）前記配線基板は金属基板あるいはフィルム基板を
    用いたことを特徴とする請求項１記載の混成集積回路装
    置。
  5. （５）前記配線基板上に搭載されるマイクロコンピュー
    タは樹脂封止型あるいはチップ型を用いたことを特徴と
    する請求項１記載の混成集積回路装置。
  6. （６）前記導電性シートは絶縁性シートで形成され、そ
    の両面から多数の線状導体が導出されていることを特徴
    とする請求項１記載の混成集積回路装置。
  7. （７）前記加圧手段は金属性からなり、前記配線基板を
    押圧するその加圧部は曲げ加工がなされていることを特
    徴とする請求項１記載の混成集積回路装置。
  8. （８）前記ケース材の周端部を前記集積回路基板の周端
    部とを実質的に一致させたことを特徴とする請求項１記
    載の混成集積回路装置。
  9. （９）前記ケース材の孔あるいはくぼみによって形成さ
    れた前記空間を密封する蓋体を前記孔あるいはくぼみに
    密接したことを特徴とする請求項１記載の混成集積回路
    装置。
  10. （１０）前記集積回路基板の少なくとも一側辺から外部
    リード端子を導出させたことを特徴とする請求項１記載
    の混成集積回路装置。
JP2077937A 1990-03-27 1990-03-27 混成集積回路装置 Pending JPH03174756A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2077937A JPH03174756A (ja) 1990-03-27 1990-03-27 混成集積回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2077937A JPH03174756A (ja) 1990-03-27 1990-03-27 混成集積回路装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP18678489A Division JPH0758755B2 (ja) 1989-07-19 1989-07-19 混成集積回路装置

Publications (1)

Publication Number Publication Date
JPH03174756A true JPH03174756A (ja) 1991-07-29

Family

ID=13647987

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2077937A Pending JPH03174756A (ja) 1990-03-27 1990-03-27 混成集積回路装置

Country Status (1)

Country Link
JP (1) JPH03174756A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007208150A (ja) * 2006-02-04 2007-08-16 Nichia Chem Ind Ltd サブマウント基板及びこれを備える発光装置
JP2019140365A (ja) * 2018-02-13 2019-08-22 ▲き▼邦科技股▲分▼有限公司 薄膜フリップチップパッケージ及びそのフレキシブル基板

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007208150A (ja) * 2006-02-04 2007-08-16 Nichia Chem Ind Ltd サブマウント基板及びこれを備える発光装置
JP2019140365A (ja) * 2018-02-13 2019-08-22 ▲き▼邦科技股▲分▼有限公司 薄膜フリップチップパッケージ及びそのフレキシブル基板
US10580729B2 (en) 2018-02-13 2020-03-03 Chipbond Technology Corporation Chip on film package and flexible substrate thereof

Similar Documents

Publication Publication Date Title
JP2005516398A (ja) ワンパッケージ化されたダイを有する半導体装置
JPH03174756A (ja) 混成集積回路装置
JPH03174762A (ja) 混成集積回路装置
JPH03174760A (ja) 混成集積回路装置
JPH03174759A (ja) 混成集積回路装置
JPH03174746A (ja) 混成集積回路装置
JPH03174753A (ja) 混成集積回路装置
JPH03174757A (ja) 混成集積回路装置
JPH03174758A (ja) 混成集積回路装置
JPH03174754A (ja) 混成集積回路装置
JPH03174752A (ja) 混成集積回路装置
JPH03174750A (ja) 混成集積回路装置
JPH03174761A (ja) 混成集積回路装置
JPH03174755A (ja) 混成集積回路装置
JPH03222354A (ja) 混成集積回路装置
JPH03174751A (ja) 混成集積回路装置
JPH03104153A (ja) 混成集積回路装置
JPH03129758A (ja) 混成集積回路装置
JPH03242964A (ja) 混成集積回路装置
JPH0371664A (ja) 混成集積回路装置
JPH03242965A (ja) 混成集積回路装置
JPH03104152A (ja) 混成集積回路装置
JPH0397256A (ja) 混成集積回路装置
JPH0397255A (ja) 混成集積回路装置
JPH03104154A (ja) 混成集積回路装置