JPH03104153A - 混成集積回路装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （イ）産業上の利用分野 本発明は集積回路基板にチップ型のＥＰＲＯＭ内蔵マイ
クロコンピュータを実装してなるＥＰＲＯＭ内蔵型マイ
クロフンビュータ搭載の混成集積回路装置に関する。

（口）従来の技術 紫外線を照射することによって既に書込まれた記憶情報
を消去し、再書込みが可能な紫外線照射窓を有するＥＰ
ＲＯＭ内蔵のマイクロコンピュータ素子は各種電子機器
に好んで用いられている。

このＥＰＲＯＭ内蔵マイクロコンピュータは、制御用あ
るいは駆動用集積回路と共に現在、その殆んどがプリン
ト配線板に実装されている。各種電子機器で小型軽量化
が要求される機器は、チップ・才ン・ボードと称される
技法によってプリント配線板に半導体集積回路（ＩＣ）
チップが直接搭載され、所要の配線が施された後この配
線部分を含んで前記ＩＣチップが合成樹脂によって被覆
され、極めて小型軽量化が達成されている。

かかる従来のＥＰＲＯＭ内蔵マイクロコンピュータの実
装構造を第１２図に従って説明すると、第１２図は従来
のＥＰＲＯＭ内蔵マイクロコンピュータの一部断面を有
する斜視図であって、主表面上に導電性配線パターン（
４１）が形成されたガラス・エボキシ樹脂などから構成
された絶縁性基板（４２〉のスルーホール（４３）にサ
ーディップ型パッケージに組込まれたＥＰＲＯＭ内蔵マ
イクロコンピュータ（４４）が搭載されている。このＥ
ＰＲＯＭ内蔵マイクロコンピュータ（４４）はヘッダ−
（４５）及びキャップ（４６〉を有し、前記ヘッダー（
４５）はセラミック基材（４７）に外部導出リード（４
８）か低融点ガラス材で接着されている。又このヘッダ
−（４５）はガラスに金粉が多量に混入したいわゆる金
ペーストを焼結した素子搭載部（５０〉が前記低融点ガ
ラス材上あるいはセラミック基材（４７）上に接着され
ており、この素子搭載部（５０〉にＥＰＲＯＭ内蔵マイ
クロコンピュータチップ（５１）が装着され、このチッ
プ（５１）の電極と前記外部導出リード（４８〉とが金
属細線（５２）によって接続されている。このキャップ
（４６〉は低融点ガラスによってヘッダー（４５）に配
置されたＥＰＲＯＭ内蔵マイクロコンピュータチップ（
５１）を密封している。この様にＥＰＲＯＭ内蔵マイク
ロコンピュータチップ（５１）を密封したＥＰＲＯＭ内
蔵マイクロコンピュータ（４４）は、前記絶縁性基板（
４２〉のスルーホール〈４３〉に外部導出リード（４８
）を挿通させ半田によって固定される。このスルーホー
ル（４３）は導電性配線パターン（４１）によって所要
の配線引回しが施され、荊記絶縁性基板の端部に設けら
れた雄型コネクタ端子部（５５）から図示しない雌型コ
ネクタへと接続される。

さて、かかる従来のＥＰＲＯＭ内蔵マイクロコンピュー
タ素子の実装構造は、ＥＰＲＯＭ内蔵マイクロコンピュ
ータチップ（５１）に比べパッケージ外形が極めて大き
く、平面占有率もさることながら三次元、つまり高さも
チップの高さの数倍となり、薄型化に極めて不利である
。更にスルーホール（４３〉に外部導出リードを挿通し
た後、半田などで固定する必要も生ずる。更に特筆すべ
き大きな欠点は、絶縁性基板への実装に先立ってＥＰＲ
ＯＭ内蔵マイクロコンピュータ素子を一旦パッケージに
組立てることである。

ここではサーディップパッケージタイプのＥＰＲＯＭ内
蔵マイクロコンピュータ素子について述べたが樹脂封止
型パッケージについても上述した問題は発生する。

斯る問題を解決するために第１３図に示した実装構造が
既に使用されている。

以下に第１３図に示したＥＰＲＯＭ内蔵マイクロコンピ
ュータ実装構造について説明する。

主表面（６０ａ）に導電性配線パターン（６０ｂ）が形
成されたガラス・エボキシ樹脂板などの絶縁性基板（６
０）上には、ＥＰＲＯＭ内蔵マイクロコンピュータチッ
プ（６１）を載置するチップ搭載エリア（６０ｃ）を有
し、前記配線パターン（６０ｂ）ｉｆ、このエリア近傍
から主表面（６０ａ）上を引回されて図示しない雄型コ
ネクタ端子部に接続されている。前記エリア（６０ｃ）
には、ＥＰＲＯＭ内蔵マイクロコンピュータチップ（６
１）が搭載され、このチップ（６１）の表面電極と前記
配線パターン（６０ｂ）とが金属細線（６２）により接
続されている。勿論金属細線（６２）の１本は前記チッ
プ（６１）のサブストレートと接続する為に、このチッ
プ（６１）が搭載された配線パターン（６０ｂ）とワイ
ヤリングされている。

上述した様にＥＰＲＯＭ内蔵マイクロコンピュータチッ
プを直接基板上に搭載することが既に周知技術として知
られている． くハ）発明が解決しようとする課題 第１３図で示したＥＰＲＯＭ内蔵マイクロコンピュータ
実装構造ではＥＰＲＯＭ内蔵マイクロコンビュータのチ
ップをプリント基板上にダイポンディングしているため
、小型化となることはいうまでもない。しかしながら、
ここでいう小型化はあくまでＥＰＲＯＭ内蔵マイクロコ
ンピュータ自体の小型化である。即ち、第１３図から吐
明らかにされていないがＥＰＲＯＭ内蔵マイクロコンピ
ュータの周辺に固着されているその周辺回路素子はディ
スクリート等の電子部品で構成されているために、ＥＰ
ＲＯＭ内蔵マイクロコンピュータを搭載したプリント基
板用の集積回路としてのシステム全体を見た場合なんら
小型化とはならず従来通りプリント基板の大型化、即ち
システム全体が大型化になる問題がある。

また、第１２図に示した実装構造においても第１３図と
同様にＥＰＲＯＭ内蔵マイクロコンピュータの周辺の回
路、即ちＬＳＩ，ＩＣ等の回路素子がディスクリート等
の電子部品で構成されているため、プリント基板の大型
化、即ちシステム全体が大型化となりユーザが要求され
る軽薄短小のＥＰＲＯＭ内蔵マイクロコンピュータ搭載
の集積回路を提供することができない大きな問題がある
。

更に第１２図および第１３ｒ：ｇＪで示したＥＰＲＯＭ
内蔵マイクロコンピュータ実装構造では、上述した様に
システム全体が大型化になると共にＥＰＲＯＭ内蔵マイ
クロコンピュータおよびその周辺の回路素子を互いに接
続する導電パターンが露出されているため信頼性が低下
する問題がある．更に１２図および第１３図で示したＥ
ＰＲＯＭ内蔵マイクロコンピュータ実装構造ではＥＰＲ
ＯＭ内蔵マイクロコンピュータと、その周辺のＩＣ，Ｌ
ＳＩ等の回路素子が露出されているため、基板上面に凹
凸が生じて取扱いにくく作業性が低下する問題がある。

（二〉課題を解決するための手段 本発明は上述した課題に鑑みて為されたものであり、基
板上にチップのＥＰＲＯＭ内蔵マイクロコンピュータを
搭載すると共に、且つ、ケース材と基板によってその周
辺の回路素子全てが密封封止されてＥＰＲＯＭ内蔵マイ
クロフンピュータだけがケース材の周端辺に設けられた
くぼみによって露出された基板上に搭載された構造を有
することを特徴とする． 従ってＥＰＲＯＭ内蔵マイクロコンピュータを搭載した
混成集積回路を小型化で且つＥＰＲＯＭ内蔵マイクロコ
ンピュータのデータの消去が容易に行えるＥＰＲＯＭ内
蔵マイクロフンビュータ内蔵の混成集積回路装置を提供
することができる。

（＊）作用 この様に本発明に依れば、ケース材の周端辺の所定位置
にくぼみを設けそのくぼみで露出した基板上の導電路に
ＥＰＲＯＭ内蔵マイクロコンピュータチップを接続し、
隣接する導電路とワイヤ線で接続しているのでＥＰＲＯ
Ｍ内蔵マイクロコンピュータチップの載置位置を任意に
設定できるので、もっとも関連深い回路素子との電気的
接続を考慮して、効率良＜ＥＰＲＯＭ内蔵マイクロコン
ピュータともっとも関連深い回路素子とを接続すること
ができ、信号線即ち導電路の引回し線を不要にすること
ができる。更にＥＰＲＯＭ内蔵マイクロコンピュータの
隣接する位置に最も関連の深い周辺回路素子を配置でき
、ＥＰＲＯＭ内蔵マイクロコンピュータと周辺回路素子
との間のデータのやりとりを行うデータ線を最短距離あ
るいは最小距離で実現でき、データ線の引回しによる実
装密度のロスを最小限に抑制することになり、高密度の
実装が行える。

更に本発明ではＥＰＲＯＭ内蔵マイクロコンピュータチ
ップ以外の全ての素子がチップ状でケース材と基板で形
成された封止空間内に収納されるため小型化でしかも取
扱い性の優れた混成集積回路装置を提供することができ
る。

（へ〉実施例 以下に第１図乃至第１１図に示した実施例に基づいて本
発明の混成集積回路装置を詳細に説明する。

第１図および第２図には、本発明の一実施例の混成集積
回路装置（１）が示されている．この混成集積回路装置
（１）は独立した電子部品として用いられインバータエ
アコン等の幅広いインバータモータの分野で機能を独立
して有する集積回路として用いられる。

この混成集積回路装置（１）は第１図および第２図に示
す様に、集積回路基板〈２〉と、集積回路基板（２）上
に形或された所望形状の導電路（５）と、導電路（５）
と接続されたＥＰＲＯＭ内蔵マイクロコンピュータチッ
プ（６）（以下マイコンチップという）と、マイコンチ
ップ（６〉から制御出力信号を供給され且つ基板（２〉
上の導電路〈５）と接続されたその周辺回路素子（６〉
と、基板＜２〉に固着一体化され周端辺の所定位置にく
ぼみ（３）が設けられたケース材（７）とから構成され
ている。

集積回路基板（２〉はセラミックス、ガラスエポキシあ
るいは金属等の硬質基板が用いられ、本実施例で吐放熱
性および機械的強度に優れた金属基板を用いるものとす
る。

金属基板としては例えば０．５〜１．　ＯｒＩＩＩＩ厚
のアルミニウム基板を用いる。その基板（２）の表面に
は第３図に示す如く、周知の陽極酸化により酸化アルミ
ニウム膜（９）（アルマイト層）が形成され、その一主
面側に１０〜７０μ厚のエボキシあるいはポリイミド等
の絶縁樹脂層（１０〉が貼着される。更に絶縁樹脂層（
１０〉上には１０〜７０μ厚の銅箔（１１）が絶縁樹脂
層（１０〉と同時にローラーあるいはホットプレス等の
手段により貼着されている。

基板（２）の一生面上に設けられた銅箔（１１）表面上
にはスクリーン印刷によって所望形状の導電路を露出し
てレジストでマスクされ、貴金属（金、銀、白金）メッ
キ層が銅箔（１１）表面にメッキされる。然る後、レジ
ストを除去して貴金属メッキ層をマスクとして銅箔（１
１）のエッチングを行い所望の導電路（５）が形成され
る。ここでスクリーン印刷による導電路（５）の細さは
ｏ．ｓｕｎが限界であるため、極細配線パターンを必要
とするときは周知の写真蝕刻技術に依り約２μまでの極
細導電路（５）の形成が可能となる。

基板（２〉上に形戒された導電路（５）は図示されない
が、大信号用のパワー系の太い導電路と小信号用の細い
導電路が形成されている。

導電路（５）の所定位置にはマイコンチップ（６〉とそ
のマイコンチップからデータを供給される複数の回路素
子（８）が搭載されている。また基板（２）の一側辺あ
るいは対向する側辺周端部に導電路＜５）が延在され大
信号用および小信号用の外部リード端子（１２）（１３
）を固着するための複数のパッドが形成されている。こ
のパッドには外部リード端子（１２）（１３）が半田に
よって固着されている。

マイコンチップ（６）は周知の如く、プログラムプロセ
ッサ（ＣＰＵ）を中心にプログラムメモリにＲＡＭ，Ｅ
ＰＲＯＭ，周辺装置に入出力インターフェイスを組合せ
ている素子である。ＥＰマイコンチップ（６〉は市販さ
れているものであり、ここではＥＰマイコンチップ（６
〉の説明を省略する。

一方、ケース材（７）は絶縁部材としての熱可塑性樹脂
から形成され、基板（２〉と固着した際空間部が形或さ
れる様に箱状に形成されている。その箱状のケース材（
７）の周端部は基板（２）の略周端部に配置されて接着
性を有したシール剤（Ｊシ一ト：商品名）によって基板
（２）と強固に固着一体化される。この結果、基板ク２
〉とケース材（７）間に所定の封止空間部（２Ｆ〉が形
或されることになる。

更に本実施例のケース材（７）の周端辺の所定位置に辻
くぼみ（３〉が設けられている。そのくぼみ（３）はＥ
Ｐマイコンチップ（６）およびＥＰマイコンチップ（６
）と導電路（５）とを接続するボンディングワイヤ線を
露出する様な大きさで形成されている。即ち、ＥＰマイ
コンチップ（６）よりも若干大きく形成されている． ケース材（７）の周端辺に設けられたくぼみ（３〉で露
出した基板（２〉上の導電路（５）にはＥＰマイコンチ
ップ（６）がＡｇペースト、半田等のろう材によって固
着搭載され、孔（８〉で露出した基板（２）にはＥＰマ
イコンチップ（６）と接続される複数の導電路（５）の
一端が形成される。その導電路（５）の一端とＥＰマイ
コンチップ（６）とはＡｌワイヤ等のポンディングワイ
ヤ線で超音波ポンデイング接続が行われる。ＥＰマイコ
ンチップ（６〉とボンディング接続された導電路（５）
の他端はＥＰマイコンチッブ（６〉に接続して配置され
たＥＰマイコンチップ（６〉ともっとも関連する回路素
子（８〉の近傍に効率よく引回しされＡＪ２ボンディン
グワイヤを用いて超音波接続され電気に接続される。

ここでＥＰマイコンチップ（６〉とそのチップ（６〉と
もっとも関連深い回路素子（８〉との位置関係について
述べる。第１図に示す如く、ＥＰマイコンチップ（６）
ともっとも関連する回路素子（８）とは多数本の導電路
（５）を介して接続されるため、その導電路〈５）の引
回しを短くするためにＥＰマイコンチップ（６）ともっ
とも関連する回路素子（８）は夫々、隣接する位置かあ
るいはできるだけ近傍に位置する様に配置される。従っ
てＥＰマイコンチップ（６〉ともっとも関連する回路素
子（８〉との導電路（５）の引回しは最短距離で形成で
き基板ヒの実装面積を有効に使用することができる。Ｅ
Ｐマイコンチップ（６）とその近傍あるいは隣接した位
置に配置されたもっとも関連する回路素子（８〉は第１
図の如く、回路素子（８〉の近傍に延在された導電路（
５）の先端部とＡ２ワイヤ線によって超音波ボンディン
グ接続されＥＰマイコンチップ（６）と電気的に接続さ
れる。

ＥＰマイコンチップ（６〉は第１図及び第２図から明ら
かな如く、ケース材（７）の周端辺に設けたくぼみ（３
）で露出した基板（２）上に搭載され、くぼみ（３〉を
形成する壁体（７ａ）によって周囲を囲まれた構造とな
る。更に詳述すると壁体（７ａ）によって囲まれるのは
ＥＰマイコンチップ（６〉とそのＥＰマイコンチップ（
６〉と近傍の導電路（５）とボンディング接続するワイ
ヤ線が囲まれることになる。

更に壁体（７ａ）によって囲まれた空間（７ｂ〉には１
層以上の樹脂が充填され、ＥＰマイコンチップ（６）お
よびワイヤ線がその樹脂によって完全に樹脂被覆されて
いる。ＥＰマイコンチップ（６）上に直接被覆される第
１層目の樹脂はＥＰマイコンチップ（６）のデータを消
去する場合に紫外線を透過する必要があるため紫外線透
過性樹脂（１５ａ）が用いられる。紫外線透過性樹脂（
１５ａ）は非芳香族系であれば限定されず、例えばメチ
ル系シリコンゴムあるいはシリコンゲルが用いられる。

本実施例では第１層目の紫外線透過性樹脂（１５ａ〉上
に第２層目の樹脂層（１５ｂ）が充填されている。第２
層目の樹脂層仕第１層とは異なりＥＰマイコンチップ（
６）誤消去を防止するために紫外線を遮断する紫外線不
透過性樹脂（１５ｂ）が用いられる。この紫外線性不透
過性樹脂（１５ｂ）は芳香環（ベンゼン環）を含んだ樹
脂であれば限定されず、例えばエボキシ系あるいはポリ
イミド系の樹脂が用いられ、ケース材（７）の上面と略
一致するまで充填されている。

従ってＥＰマイコンチップ（６）だけが壁体く７ａ〉に
よって囲まれ且つ樹脂被覆されて、他のその周辺の回路
素子〈８〉はケース材（７）と基板（２）とで形成され
る封止空間（２Ｆ）内に配置されることになる。

上述の如＜ＥＰマイコンチップ（６）と接続されるその
周辺の回路素子（８）は基板（２）とケース材（７）で
形成された封止空間部（２１’）に配置する様に設定さ
れている。即ち、チップ状の電子部品および印刷抵抗、
メッキ抵抗等の抵抗素子の全ての素子が封止空間部（２
Ｆ〉内に設けられている。

ところで、本実施例では壁体（７ａ〉で囲まれた空間〈
７ｂ〉に紫外線透過性樹脂（１５ａ）および不透過性樹
脂（１５ｂ）の２層の樹脂構造からなるが、不透過性樹
脂（１５ｂ）の代りに第４図に示す如く、遮光用のシー
ル材（１６）をケース材（７）のくぼみ（３〉上に接着
しても不透過性樹脂（１５ｂ）と同様に紫外線を完全に
遮断することができる。

本実施例でＥＰマイコンチップ（６）のデータ消去を行
う場合は紫外線不透過性樹脂（１５ｂ）あるいはシール
材（１６〉を剥して紫外線を照射し、再書込みする場合
はＥＰマイコンチップ（６）上の紫外線透過性樹脂（１
５ａ）も剥してボンディングされた近傍の導電路（５）
にブローブ等の端子を当接させ、書込み装置よりデータ
を書込む。紫外線透過性樹脂（１５ａ）を剥す場合、樹
脂（１５ａ）は弱い接着力のためにワイヤ線が切断する
ことはない。

以下に本発明を用いたモータ駆動用のインバータの混成
集積回路装置の具体例を示す．モータ駆動用インバータ
とは、一般的に直流電源から任意の交流電源を作り、例
えば三相モータの回転数を任意にコントロールするもの
である。

即ち、商用交流電源を整流回路を用いて整流した直流電
源を電源として用いる。その入力直流電源をインバータ
主回路と呼び、三相ブリッジ構成されたスイッチ素子を
用いて所定のコントロール信号のもとでチョッピングし
て擬似交流を負荷に出力する。コントロール信号を変化
させることにより出力交流の電圧、周波数を可変にする
ことができモータの回転数やトルクを可変に調整するこ
とができる。

第５図に示したブロック図に基づいてモータ駆動用イン
バータを簡単に説明する。

第５図は集積回路基板（２〉上にモータ駆動用インバー
タを搭載したときのブロック図である。

モータ駆動用インバータは、交流電源を入力し直流に変
換する整流回路（２１）と、その整流回路（２１）から
出力された直流電源を所定の間隔でチョッピングし負荷
（モータ）に擬似交流を供給するインバータ主回路（２
２〉と、インバータ主回路（２２〉を所定間隔でチョッ
ピングさせる出力信号および他の装置の動作を行わせる
出力信号を供給するＥＰＲＯＭ内蔵マイクロコンピュー
タ（６〉（以下ＥＰマイコンチップと称する）と、ＥＰ
マイコンチップ（６）から出力された出力信号を所望に
増幅させるバッファ｛２３｝と、バッファ（２３〉によ
り増幅された信号を電位の異なるベースアンブ（２５）
に伝達する第１のインターフェイス（２４）と、第１の
インターフェイス（２４）から伝達された信号をインバ
ータ主回路（２２〉に増幅して供給するベースアンプ（
２５）と、整流回路（２１）からインバータ主回路（２
２）に供給される電流を検出すると共にインバータ主回
路（２２）の発熱を検出して第１のインターフェイス（
２４）を介してＥＰマイコンチップ（６）に所定の信号
をフィードバックさせてインバータ主回路（２２）およ
び周辺回路を保護する保護回路（２６）と、マイコン（
６）に電位の異なる信号を入出力する第２のインターフ
エイス（２７）と、ＥＰマイコンチップ（６）から出力
される出力信号を外部装置に供給するために増幅させる
出力バッファ（２８〉とから構成されている。以下に上
述した各構成について簡単に説明する。

先ず整流回路は周知のダイ才一ドのブリッジ回路で構成
され、商用交流を直流に順変換するものである。本実施
例において、整流回路は基板上にチップ部品で構成され
ているが、整流回路のみを外付によって構成する場合も
使用目的によって発生ずるが本発明には何んら支障はな
い。

次にインバータ主回路（２２〉は第６図に示す如く、直
列接続された２個のスイッチング素子（２２ａ〉（トラ
ンジスタ、ＭＯＳＦＥＴ，ＩＧＢＴ等）を夫々並列接続
（ブリッジ接続）されている。本実施例においてはトラ
ンジスタ素子を用いて説明するものとする。以下に説明
をつづける。主回路（２２〉の夫々のトランジスタのコ
レクターエミッタ間にはフライホイル用のダイ才一ドが
接続されると共に夫々の直列接続された各トランジスタ
間と負荷とを結ぶための出力端子（Ｕ，Ｖ，Ｗ）が設け
られている。また、（２２ｂ）は入力用の入力端子であ
る。

次にＥＰマイコンチップ（６）は例えば、ＬＭ８０５１
Ｐ（三洋製）のＩＣチップ化されたものが用いられてい
る。

第７図はマイフンの基本構成を示すブロック図であり、
命令の取出しと実行を行うＣ　Ｐ　Ｕ（４ａ）と、所定
のプログラムデータが記憶されているメモリ一部（４ｂ
）と外部装置とのデータの入出力を行うためのＩ／Ｏボ
ート部（４ｃ）から構成されている。ＥＰマイコン（６
〉自体には新規なところがないため、ここでは詳細に説
明しないものとする。

このＥＰマイコン（６）によってインバータ主回路（２
２〉および所望の外部装置はコントロールされる。

次にバッファ（２３〉はＬＣ４０４９Ｂ（三洋製）等の
ＩＣチップ化されたものが用いられる。このバッファ（
２３）はＥＰマイコン（６〉からの出力信号を所定に増
幅させるものである． 次に第１のインターフェイス（２４）は複数のフォトカ
ブラから構成され、例えば、ＰＣ８　１　７（シャープ
製）等のＩＣチップにより構成されている。第１のイン
ターフェイス（２４）は上述した如く、バッファ（２３
）から出力された出力信号を光でベースアンプ〈２５）
に伝達させるものである．次にベースアンブ（２５）は
第８図に示す如く、第１のインターブエイス（２４）か
ら出力された信号が入力される信号入力端子＜２５ａ）
と、入力端子（２５ａ）から入力された信号が供給され
ＯＮ，ＯＦＦされる第１および第３のトランジスタ（Ｔ
ｒ＋　＞（ｒｒｓ　）と、第３のトランジスタ（Ｔｒ＝
）のコレクタとそのベースが接続された第１のトランジ
スタ（Ｔｒｙ）とマイナスライン間に接続された第２の
トランジスタ（Ｔｒｔ）と、電源ライン間に接続された
抵抗およびダイ才−ドと、ダイ才一ドと並列に接続され
たコンデンサーとから構成されている。また、第１およ
び第２のトランジスタ間とインバータ主回路の各トラン
ジスタのベースとエミッタとを接続する出力端子（２５
ｂ）が設けられている。例えば、ベースアンブ（２５）
の信号入力端子（２５ａ）にＯＮ信号が入力されると第
１のトランジスタ（Ｔｒｌ）と第３のトランジスタ（Ｔ
ｒ．）がＯＮし、第２のトランジスタ（Ｔｒ，）がＯＦ
Ｆする。すると、電源Ｖ。から第１のトランジスタ（Ｔ
ｒｙ＞、制御抵抗Ｒ．を介してインバータ主回路（２２
）のベースに所望の電流が供給される。また、信号ＯＦ
Ｆ時には第１のトランジスタ（Ｔｒｙ＞および第３のト
ランジスタ（Ｔｒ−）がＯＦＦし、第２のトランジスタ
（τｒハをＯＮさせる。そしてダイ才一ドとコンデンサ
ーより作られた電源からインバータ主回路（２２）のオ
フを早くさせるものである。

次に保護回路〈２６〉は第９図に示す如く、インバータ
主回路（２２〉の近傍に設けられインバータ主回路（２
２〉の発熱による温度上昇を検出するダイ才一ド等より
構成される温度検出部（２６ａ）と、整流回路（２１）
からインバータ主回路（２２）に供給される電流を検出
する抵抗より構或される電流検出部（２６ｂ）と、内部
基準電圧を形成する基準電圧部（２６Ｃ〉と、夫々の検
出部（２６ａ）（２６ｂ）からの出力信号と基準電圧部
（　２６ｃ　）から出力される信号を比較する電圧比較
部（２６ｄ）と、電圧比較部（２６ｃｉ）からの信号を
ＥＰマイコン〈６〉にフィードバックさせる保護、制御
信号出力部（２６ｅ）とから構成されている。

次に第２のインターブエイス〈２７）は第１のインター
フェイス（２４）と同様に複数個のフォトカブラから構
或され、ＥＰマイコン（６〉と入力端子Ｓ０，Ｓｌから
入出力される信号をＥＰマイコン（６〉に伝達するもの
である。

最後に出力バッファ〈２８〉はバップア（２３〉と同様
にＬＣ４０４９Ｂ（三洋製）等のＩＣチップ化されたも
のが用いられ、ＥＰマイコン（６）からの信号を増幅し
、出力端子ＰＯ．〜ＰＯ，に信号を出力するものである
。

以下にモータ駆動用インバータの動作について簡単に説
明する． 商用交流が端子（２１ａ）から入力されると、上述した
様に整流回路（２１）によって直流に変換される。その
変換された直流電流はインバータ主回路（２２）に供給
される。インバータ主回路（２２）の出力端子（Ｕ，Ｖ
，Ｗ）は負荷（モータ）に接続され負荷に所望の電流を
供給する。

入出力端子Ｓ．，Ｓ．、デジタル入力端子Ｄ．〜Ｄ６、
アナログ入力端子Ａ．〜Ａ．の各入力端子から所定の制
御あるいは指令信号が入力されるとＥＰマイコン（６〉
はその入力信号に基づいて動作する。即ち、入力信号に
基づいて、ＥＰマイコン（６〉内に記憶されているメモ
リー内のプログラム・データに基づいた所定の処理が実
行されるコントロール信号を出力する。そのコントロー
ル信号はバップア（２３〉により増幅され第１のインタ
ーブエイス（２４）を介してベースアンブ（２５）に供
給される。

べ−スアンブ（２５）に供給された信号はインバータ主
回路（２２〉の各トランジスタ素子のベースに供給され
、インバータ主回路（２２）の各トランジスタ素子をＯ
Ｎ，ＯＦＦさせて直流をチョッピングして擬似交流を形
成し、出力端子（Ｕ，Ｖ，Ｗ）を介して負荷へ交流を供
給させて負荷を所定の回転数で回転させる。

即ち、ＥＰマイコン（６〉内の所定のプログラム・デー
タに基づいてインバータ主回路（２２〉で直流をチョッ
ピングして交流に変換されている．また、ベースアンプ
（２５）には別電源がＶＤ１〜ＶＤ４端子を介して常時
印加されている。

上述したＥＰマイコン（６）内のプログラム・データを
変換すると、即ち別のマイコンに変換すればそのＥＰマ
イコン内に内蔵されたプログラム・データに応じた回転
にコントロールすることができる。

出力端子ＰＯ．〜ＰＯ．から出力される信号はＥＰマイ
コン（６〉に入力される入力指令に基づいてＥＰマイコ
ン（６〉が所定の信号処理を行った結果に基づいた信号
を出力する。出力端子ＰＯ．〜ＰＯ，から出力される出
力信号は外部の機器あるいは装置をコントロールする．
例えばインバータエアコンであれば電磁リレー、冷媒調
整する弁等を室内の温度変化に対応して所定にコントロ
ールする。

上述したインバータ動作を行っている際にはインバータ
システム、即ち、基板（２）上の温度は定格最大温度以
下になる様に設計されているが、システム自体を異常な
環境下（高温、高湿下）での使用、あるいは放熱が正常
に行われない場合にはインバータ主回路（２２〉や周辺
の温度が異常に上昇し、システムあるいはセットを破壊
する恐れはあるが、本実施例では保護回路（２６）の温
度検出部（２６ａ）によって異常温度を検出してインバ
ータの動作を止めてインバータの発熱をおさえてセット
あるいはシステムを保護するものである．また、インバ
ータ主回路〈２２〉には負荷が接続されているが、この
負荷内部の配線の異常による短絡、出力端子（Ｕ，Ｖ，
Ｗ）の短絡、あるいは外部ノイズによるＥＰマイコン（
６〉の誤動作でインバータ主回路（２２〉の直列された
素子が同時ＯＮＬたりすると異常な大電流がインバータ
主回路（２２）に流れるが、この場合においても、保護
回路（２６）内の電流検出部（２６ｂ）でその大電流を
検出しただちに動作を停止させて保護する。

上述した動作を行うことでモータ駆動用インバータの動
作が行われて負荷（モータ）の回転コントロールおよび
外部機器の動作を所定にコントロールして例えば、イン
バータエアコン等の制御を正常に動作させる。

第１０図は第５図で示したモータ駆動用インバータ回路
を本実施例の基板（２）上に実装した場合を示す平面図
であり、実装される各回路素子の符号は第５図のブロッ
ク図で示した符号と同一にしてある。尚、複数の各回路
素子を接続する導電路は煩雑となるため矢印にて示すも
のとする。

第１０図に示す如く、基板（２）の対向する周端部には
外部リード端子（１２）（１３）が固着される複数の固
着用パッド（３ａ）が設けられている。固着パッド（３
ａ）から延在される導電路（５）上所定位置に番ま複数
の回路素子およびＥＰマイコンチップ（６）が固着され
ている．即ち、断る基板（２〉上にはＥＰマイコンチッ
プ（６）および複数の回路素子（８）が固着されており
、（２１）は整流回路、（２２）はインバータ主回路、
（２５）はベースアンプ、（２３）はバッファ、（２４
）は第１のインターフェイス、（２７）は第２のインタ
ーフェイス、（２８）は出力バッファ、（２６〉辻保護
回路である。

第１０図から明らかな如く、ＥＰマイコンチップ（６〉
と一番関連深い回路素子の近傍（ここではバッファ、出
力バッファ）に隣接する位置にＥＰマイコンチップ（６
）が固着される。また、一点鎖線で囲まれた領域は接着
シートでケース材（７）が固着される固着領域であるこ
とを示す。

第１１図は第１０図で示した基板（２）上にケース材（
７）を固着したときのインバータ用の混成集積回路装置
の完成品の平面図であり、ケース材（７）からほＥＰマ
イコンチップ（６）上に被覆された第２の樹脂層（１５
ｂ）の上面のみが露出された状態となる。即ち、ＥＰマ
イコンチップ（６）以外の他の素子は全てケース材（７
）と基板（２〉とで形成された封止空間（２１　’　）
内に封止される．即ち、本実施例では第１０図および第
１１図に示す如く、基板（２）上にはインバータ制御に
必要な全ての周辺回路だけが形威されていることになる
。即ち、基板（２〉上にはインバータ制御に必要な周辺
回路のみが形成されていることになり、ケース材〈７）
の周端辺に設けられたくぼみ（３〉によってＥＰマイコ
ンチップ（６〉のみがケース材（７）より露出されてい
ることになる。更に詳述すると、ＥＰマイコンチップ（
６〉を搭載したままの状態でＥＰマイコンチップ（６）
内のプログラム・データの消去および書込みが可能とな
り、ユーザ側で専用のプログラム・データを書込みする
ことができる。

斯る本発明に依れば、ケース材（７）の周端辺の所望位
置にくぼみ（３〉を設け、そのくぼみ〈３〉で露出した
基板（２〉上の導電路（５）にＥＰマイコンチップ〈６
〉を接続し隣接する導電路（５）とワイヤ線で接続し、
基板〈２）とケース材（７）とで形成された封止空間（
２Ｆ）に他の回路素子（８）を固着することにより、混
成集積回路とＥＰマイコンチップ〈６〉との一体化した
装置が極めて小型化に行える大きな特徴を有する。

〈ト〉発明の効果 以上に詳述した如く、本発明に依れば、第１にケース材
（７）の周端辺の所望位置にくぼみ（３）を設け、くぼ
み（３）で露出した基板（２）上の導電路（５）にＥＰ
マイコンチップ（６〉を接続しているので、ＥＰマイコ
ンチップ（６）の載置位置を任意に選定できる利点を有
する。従ってＥＰマイコンチップ（６）の隣接する位置
に最も関連深い回路素子を配置することができ、その結
果ＥＰマイコンチップ（６）と回路素子とのデータのや
りとりを行うデータ線を最短距離あるいは最も設計容易
なレイアウトで実現でき、データ線の引回しによる実装
密度のロスを最小限に抑制できる。

第２にケース材（７）の周端辺の所望位置のくぼみ（３
）にＥＰマイコンチップ（６〉を配置していると共に、
集積回路基板（２〉上の組込むその周辺回路素子の実装
密度を向上することにより、従来必要とされたプリント
基板を廃止でき、極めて小型化のＥＰマイコンチップ（
６〉を内蔵する混成集積回路装置を実現できる。

第３に集積回路基板（２）として金属基板を用いること
により、その放熱効果をプリント基板に比べて大幅に向
上でき、より実装密度の向上に寄与できる。また導電路
（５）として銅箔（１１）を用いることにより、導電路
（５）の抵抗値を導電ペーストより大幅に低減でき、実
装される回路をプリント基板と同等以上に拡張できる。

第４にＥＰマイコンチップ（６〉と接続されるその周辺
回路素子（８〉はケース材（７）と集積回路基板（２〉
とで形成される封止空間（２Ｆ〉にグイ形状あるいはチ
ップ形状で組み込まれるので、従来のプリント基板の様
に樹脂モールドしたものに比較して極めて占有面積が小
さくなり、実装密度の大幅に向上できる利点を有する。

第５にケース材〈７）と集積回路基板（２）の周端を実
質的に一致させることにより、集積回路基板（２）のほ
ぼ全面を封止空間（２１）として利用でき、実装密度の
向上と相まって極めてコンパクトな混成集積回路装置を
実現できる。

第６にＥＰマイコンチップ（６）上には遮光用の樹脂Ｊ
Ｗ（１ｓｂ）が設けられているため、ＥＰマイコンチッ
プ（６〉を保護することができると共に遮光ができ且つ
ＥＰマイコンチップ（６）とくぼみ（３）のすき間も封
止できる利点を有する。

第７に集積回路基板（２）の一辺あるいは相対内する辺
から外部リード（１２）（１３）を導出でき、極めて多
ピンの混成集積回路装置を実現できる利点を有する。

【図面の簡単な説明】

第１図は本実施例を示す斜視図、第２図は第１図のＩ−
Ｉ断面図、第３図は本実施例で用いる基板の断面図、第
４図は他の実施例を示す断面図、第５図は本実施例で用
いたモータ駆動用インバータを示すブロック図、第６図
は第５図で示したインバータの主回路を示す回路図、第
７図は第５図で示したインバータのマイコンを示すブロ
ック図、第８図は第５図で示したインバータのベースア
ンプを示す回路図、第９図は第５図で示したインバータ
の保護回路を示すブロック図、第１０図は第５図で示し
たブロック図を基板上に実装したときの平面図、第１１
図は第１０図に示した基板上にケース材を固着したとき
の平面図、第１２図および第１３図は従来のマイコン実
装構造を示す斜視図である。 （１）・・・混成集積回路装置、　（２）・・・集積回
路基板、　（５）・・・導電路、　（６）・・・ＥＰマ
イコンチップ、　（８）・・・回路素子、　（３）・・
・くぼみ、　（７ａ〉・・・壁体、　（７）・・・ケー
ス材、　（１５ａ）・・・紫外線透過性樹脂、　（１５
ｂ）・・・紫外線不透過性樹脂。

Claims (10)

【特許請求の範囲】
1. （１）集積回路基板と 前記基板上に形成された所望のパターンを有する導電路
   と 前記導電路に接続され且つ所望のプログラム・データを
   内蔵したＥＰＲＯＭ内蔵マイクロコンピュータチップと 前記ＥＰＲＯＭ内蔵マイクロコンピュータチップの所定
   の制御出力信号が供給され且つ前記基板上の導電路と接
   続されたその周辺回路素子と 前記基板に一体化されたケース材とを具備し、前記ケー
   ス材の周端辺の所望位置にくぼみを設け、前記くぼみで
   露出した前記基板上の前記導電路に前記マイクロコンピ
   ュータチップを固着し、前記ＥＰＲＯＭ内蔵マイクロコ
   ンピュータチップの電極と所望の前記導電路をボンディ
   ングワイヤで接続し前記基板と前記ケースで形成された
   封止空間に前記周辺回路素子を配置したことを特徴とす
   る混成集積回路装置。
2. （２）前記集積回路基板として表面を絶縁した金属基板
   を用いたことを特徴とする請求項１記載の混成集積回路
   装置。
3. （３）前記導電路として銅箔を用いたことを特徴とする
   請求項１記載の混成集積回路装置。
4. （４）前記くぼみに紫外線を透過する樹脂を注入した封
   止樹脂層で前記ＥＰＲＯＭ内蔵マイクロコンピュータチ
   ップを封止することを特徴とする請求項１記載の混成集
   積回路装置。
5. （５）前記くぼみ内の封止樹脂層上に紫外線を遮断する
   シール樹脂層を設けたことを特徴とする請求項４記載の
   混成集積回路装置。
6. （６）前記シール樹脂層の上面と前面ケース材の上面と
   を実質的に一致させたことを特徴とする請求項５記載の
   混成集積回路装置。
7. （７）前記くぼみを覆うように前記ケース材上面にシー
   ル材を接着することを特徴とする請求項４記載の混成集
   積回路装置。
8. （８）前記周辺回路素子としてチップ抵抗、チップコン
   デンサーを用いていることを特徴とする請求項１記載の
   混成集積回路装置。
9. （９）前記ケース材の周端部を前記基板の周端部と前記
   くぼみを除いてほぼ一致させたことを特徴とする請求項
   １記載の混成集積回路装置。
10. （１０）前記くぼみを設けた辺を除く一辺から外部リー
    ドを導出することを特徴とする請求項１記載の混成集積
    回路装置。