JPH0370167A - 混成集積回路装置 - Google Patents

混成集積回路装置

Info

Publication number
JPH0370167A
JPH0370167A JP1206150A JP20615089A JPH0370167A JP H0370167 A JPH0370167 A JP H0370167A JP 1206150 A JP1206150 A JP 1206150A JP 20615089 A JP20615089 A JP 20615089A JP H0370167 A JPH0370167 A JP H0370167A
Authority
JP
Japan
Prior art keywords
microcomputer
integrated circuit
hybrid integrated
circuit device
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1206150A
Other languages
English (en)
Other versions
JPH0821674B2 (ja
Inventor
Katsumi Okawa
克実 大川
Akira Kazami
風見 明
Hisashi Shimizu
清水 永
Osamu Nakamoto
中本 修
Koji Nagahama
長浜 浩二
Yasuhiro Koike
保広 小池
Masao Kaneko
正雄 金子
Seiwa Ueno
上野 聖和
Yasuo Saito
秀史 西塔
斎藤 保雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP20615089A priority Critical patent/JPH0821674B2/ja
Publication of JPH0370167A publication Critical patent/JPH0370167A/ja
Publication of JPH0821674B2 publication Critical patent/JPH0821674B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/14Structural association of two or more printed circuits
    • H05K1/144Stacked arrangements of planar printed circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/14Structural association of two or more printed circuits
    • H05K1/145Arrangements wherein electric components are disposed between and simultaneously connected to two planar printed circuit boards, e.g. Cordwood modules
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/182Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]

Landscapes

  • Insulated Metal Substrates For Printed Circuits (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (イ〉産業上の利用分野 本発明は集積回路基板に樹脂封止型のマイクロコンピュ
ータを実装してなるマイクロコンピュータ内蔵型の混成
集積回路装置に関する。
(ロ)従来の技術 既にマスクROMにより書込まれた記憶情報が内蔵され
たマイクロコンピュータは各種電子機器に好んで用いら
れている。このマイクロコンピュータは、制御用或は駆
動用集積回路と共に現在、その殆んどがプリント配線板
に実装されている。各種電子機器で小型軽量化が要求さ
れる機器は、チップ・オン・ボードと称される技法によ
ってプリント配線板に半導体集積回路(IC)チップが
直接搭載され、所要の配線が施された後この配線部分を
含んで前記ICチップが合成樹脂によって被覆され、極
めて小型軽量化が達成されている。
かかる従来のマイクロコンピュータの実装構造を第18
図に従って説明すると、第18図は従来のマイクロコン
ピュータの一部断面を有する斜視図であって、主表面上
に導電性配線パターン(41)が形成されたガラス・エ
ポキシ樹脂などから構成された絶縁性基板(42)のス
ルーホール(43)にサーデイツプ型パッケージに組込
まれたマイクロコンピュータ(44)が搭載されている
。このマイクロコンピュータ(44)はヘッダー(45
)及びキャップ(46)を有し、前記ヘッダー(45)
はセラミック基材(47)に外部導出リードク48)か
低融点ガラス材で接着されている。又このヘッダー(4
5〉はガラスに金粉が多量に混入したいわゆる金ペース
トを焼結した素子搭載部(50〉が前記低融点ガラス材
上或はセラミック基材(47)上に接着されており、こ
の素子搭載部(50)にマイクロコンピュータチップ〈
51)が装着され、このチップ(51)の電極と前記外
部導出リード(48)とが金属細線〈52〉によって接
続されているこのキャップ(46)は低融点ガラスによ
ってヘッダー(45〉に配置されたマイクロコンピュー
タチラー1/(51)を密封している。この様にマイク
ロコンピュータチップ(51)を密封したマイクロコン
ピュータ(44)は、前記絶縁性基板(42)のスルー
ホール(43〉に外部導出リード(48)を挿通させ半
田によって固定される。このスルーホール(43)は導
電性配線パターン(41〉によって所要の配線引回しが
施され、前記絶縁性基板の端部に設けられた雄型コネク
タ端子部(55)から図示しない雌型コネクタへと接続
される。
さて、かかる従来のマイクロコンピュータ素子の実装構
造は、マイクロコンピュータチップ(51)に比ベパッ
ケージ外形が極めて大きく、平面占有率もさることなが
ら三次元、つまり高さもチップの高さの数倍となり、薄
型化に極めて不利である。更にスルーホール(43〉に
外部導出リードを押通した後、半田などで固定する必要
も生ずる。更に特筆すべき大きな欠点は、絶縁性基板へ
の実装に先立ってマイクロコンピュータ素子を一部パッ
ケージに組立てることであみ。
ここではサーデイツプパッケージタイプのマイクロコン
ピュータ素子について述べたが樹脂封止型パッケージに
ついても上述した問題は発生する。
斯る問題を解決するために第19図に示した実装構造が
既に使用されている。
以下に第19図に示したマイクロコンピュータ実装構造
について説明する。
主表面(60a)に導電性配線パターン(60b)が形
成されたガラス・エポキシ樹脂板などの絶縁製基板(6
0)上には、マイクロコンピュータチップ(61〉を#
t、置するチップ搭載エリア(60c)を有し、前記配
線パターン(60b)は、このエリア近傍から主表面(
60a)上を引回されて図示しない雄型コネクタ端子部
に接続されている。前記エリア(60c)には、マイク
ロコンピュータチップ(61〉が搭載され、このチップ
(61)の表面電極と前記配線パターン〈60b〉とが
金属細線(62〉により接続されている。勿論金属細線
(62)の1本は前記チップ(61)のサブストレート
と接続する為に、このチップ(61〉が搭載された配線
パターン(60b)とワイヤリングされている。
上述した様にマイクロコンピュータチップを直接基板上
に搭載することが既に周知技術として知られている。
上述した第18図及び第19図に示したマイコン搭載の
プリント基板集積回路に多種のマイコン、例えば3種類
のマイコンを実装して第17図に示す如く、(A) 、
 (B) 、 (C)の夫々異なるモータの立上り波形
を有するプリント基板集積回路を実現するためには、当
然のことながら、夫々の(A〉。
(B) 、 (C)の立上り波形角のデータを内蔵した
マイコンを用いて夫々の3種類のマイコンに対応する3
枚のプリント基板を用いて夫々別々の開発でプリント基
板上に集積化しなければならなかった。
ここで第17図はモータを回転コントロールする際の立
上り時の回転数の制御方式のパターンを示すものであり
、(A)は初期に大きな回転数を与えその後、安定した
回転した回転を得るもの、(B)は初期はゆっくり回し
その後大きく回転数を上げその後安定させるもの、(C
)は徐々に回転数を上げ安定化させるものである。
(ハ)発明が解決しようとする課題 第19図で示したマイクロコンピュータ実装構造ではマ
イクロコンピュータのチップをプリント基板上にダイボ
ンディングしているため、小型化となることはいうまで
もない。しかしながら、ここでいう小型化はあくまでマ
イクロコンピュータ自体の小型化である。即ち、第19
図からは明らかにされていないがマイクロコンピュータ
の周辺に固着されているその周辺回路素子はディスクリ
ート等の電子部品で構成されているために、マイクロコ
ンピュータを搭載したプリント基板用の集積回路として
のシステム全体を見た場合なんら小型化とはならず従来
通りプリント基板の大型化、即ちシステム全体が大型化
になる問題がある。更に第19図で示したマイコン実装
構造で上述した如く、3種類のマイコンを実装(搭載)
する場合には1枚のプリント基板を兼用して用いること
はほぼ不可能であり、上述した様に3種類のマイコンに
対応した3枚のプリント基板を必要となり、夫々別々の
開発を行わなければならず開発時開の大きなロスとなり
コスト高等の多数の問題が発生する。
更に第19図で示す実装構造では、上述した様にインバ
ータモータを制御するマイクロコンピュータチップの取
はすしがほぼ不可能であるために、マイクロコンピュー
タで制御するモータの規格があらかじめ設定された規格
よりも微妙にズしている際にモータの回転ムラによる振
動が発生する問題がある。
即ち、インバータ用に使用するモータに限らず、モータ
を製造する際にはあらかじめある規格が設定されるが、
実際にはモータを製造した場合にその設定された規格に
対して微妙に誤差が生じて製造される。この微妙な誤差
によってインバータから出力される正常な出力信号が結
果的に不具合な信号となリモータの回転を一定に保つこ
とができない問題となっている。従って第19図で示す
構造では上述した様にマイクロコンピュータの取はすし
が行えないためにモータ自体に誤差を生じるものでユニ
ットを形成した場合に回転ムラ等の不具合が発生しても
そのまま使用するか、あるいは交換する場合においても
ユニット全体の交換となるためコスト的にも作業的にも
ロスが大きくなる問題がある。
また、第18図に示した実装構造では上述したマイクロ
コンピュータの取はすしという点ではプリント基板から
着脱することが可能であるために、上述した異種のマイ
クロコンピュータの交換が行える点では比較的に容易に
行える。しかしながら、第19図に示した実装構造にお
いても第18図と同様にマイクロコンピュータの周辺の
回路、即ちLSI、IC等の回路素子がディスクリート
等の電子部品で構成されているため、プリント基板の大
型化、即ちシステム全体が大型化となりユーザが要求さ
れる軽薄短小のマイクロコンピュータ搭載の集積回路を
提供することができない大きな問題がある。
更に第18図および第19図に示した実装構造では固着
および搭載するマイクロコンピュータの周辺回路が1枚
の大型プリント基板上に使用する電子機器に対応した回
路構成あるいは電子部品が固着されているために1つの
電子機器にしかマイクロコンピュータ搭載のプリント基
板が使用できなかった。即ち、インバータエアコンのモ
ータ制御に用いられるものについては、プリント基板上
の周辺回路はインバータエアコンに関する周辺回路が構
成されるため、インバータ用エアコンにしか使用できず
他分野の電子機器例えば、ミシン、洗濯機、ブロー7等
に用いることができない問題がある。
更に第18図および第19図で示したマイクロコンピュ
ータ実装構造では、上述した様にシステム全体が大型化
になると共にマイクロコンピュータおよびその周辺の回
路素子を互いに接続する導電パターンが露出されている
ため信頼性が低下する問題がある。
更に18図および第19図で示したマイクロコンピュー
タ実装構造ではマイクロコンピュータと、その周辺のI
C,LSI等の回路素子が露出されているため、基板上
面に凹凸が生じて取扱いにくく作業性が低下する問題が
ある。
<二)課題を解決するための手段 本発明は上述した課題に鑑みて為されたものであり、二
枚の基板の一方の基板上に樹脂封止型のマイクロコンピ
ュータを搭載し、他方の基板あるいは一方の基板上に他
の全てのマイクロコンピュータと接続されるその周辺の
回路素子を搭載し、且つ、ケース材および二枚の基板に
よってその周辺の回路素子全てが密封封止されてマイク
ロコンピュータだけが他方の基板の所定位置に設けられ
た孔によって露出された構造を有することを特徴とする
従ってマイクロコンピュータを搭載した混成集積回路を
小型化にでしかも二枚の基板上に回路素子を有効に実装
でき且つマイクロコンピュータの挿脱が自由自在に行え
るマイクロコンピュータ内蔵の混成集積回路装置を提供
することができる。
(*〉作用 この様に本発明に依れば、二枚の基板の一方の基板の所
定位置に孔を設は孔でn出した他方の基板上の導電路に
マイクロコンピュータを接続しているのでマイクロコン
ピュータの搭載位置を任意に設定できるので、内蔵する
周辺回路との電気的接続を考慮して、効率良くマイクロ
フンピユータともっとも関連する回路素子とを接続する
ことができ、信号線即ち導電路の引回し線を不要にする
ことができる。更にマイクロコンピュータの隣接する位
置に最も関連の深い周辺回路素子を配置でき、マイクロ
コンピュータと周辺回路素子との間のデータのやりとり
を行うデータ線を最短距離あるいは最小距離で実現でき
、データ線の引回しによる実装密度のロスを最小限に抑
制することになり、高密度の実装が行える。
更に本発明ではマイクロコンピュータ以外の全ての素子
がチップ状で二枚の基板のいずれか一方の基板上に搭載
され且つケース材と基板で形成された封止空間内に収納
されるため小型化でしかも取扱い性の優れた混成集積回
路装置を提供することができる。
更に本発明では一方の基板の所定位置に設けられた孔に
よってマイクロコンピュータのみが露出され、そのマイ
クロコンピュータの着脱が容易に行うことができ、1つ
の集積回路で多種のマイクロコンピュータを選択して搭
載することができる。
(へ)実施例 以下に第1図乃至第17図に示した実施例に基づいて本
発明の混成集積回路装置を詳細に説明する。
第1図および第2図には、本発明の一実施例の混成集積
回路装置(1)が示されている。この混成集積回路装置
(1)は独立した電子部品として用いられインバータエ
アコン等の幅広いインバータモータの分野で機能を独立
して有する集積回路として用いられる。
この混成集積回路装置(1)は第1図および第2図に示
す様に、二枚の集積回路基板(2)(3)と、二枚の集
積回路基板(2)(3)上に形成された所望形状の導電
路(5〉と、導電路(5)と接続されたマイクロコンピ
ュータ(6)(以下マイコンという)と、マイコン(6
)から制御出力信号を供給され且つ基板(2)(3)上
の導電路(5〉と接続されたその周辺回路素子〈6)と
、一方の基板(2〉の周端辺の所定の位置に設けられた
孔(4〉と、二枚の基板(2)(3)とを固着一体止す
るケース材(7)とから構成されている。
二枚の集積回路基板(2)(3)はセラミックス、ガラ
スエポキシあるいは金属等の硬質基板が用いられ、本実
施例では放熱性および機械的強度に優れた金属基板を用
いるものとする。
金属基板としては例えば0.5〜1.011111厚の
アルミニウム基板を用いる。その二枚の基板(2)(3
)の表面には第4図に示す如く、周知の陽極酸化により
酸化アルミニウム膜(9〉(アルマイト層)が形成され
、その−主面側に10〜70μ厚のエポキシあるいはポ
リイミド等の絶縁樹Jfeff(10)が貼着される。
更に絶縁樹脂層(10〉上に◆ま10〜70μ厚の銅箔
(11)が絶縁樹脂層(10〉と同時にローラーあるい
はホットプレス等の手段により貼着されている。ところ
で、二枚の基板(2)(3)はフレキシブル性を有する
絶縁樹脂層(10)によって所定の間隔離間されて連結
された状態となっている0本実施例ではフィルムを用い
て夫々の基板(2)(3)を接続するがフィルムを用い
らずに夫々の基板(2)(3〉を独立させてあとで金属
製リードで接続することも可能である。
二枚の基板(2)(3)の−主面上に設けられた銅箔〈
11)表面上にはスクリーン印刷によって所望形状の導
電路を露出してレジストでマスクされ、貴金属(金、銀
、白金)メツキ層が銅箔(11)表面にメツキされる。
然る後、レジストを除去して貴金属メツキ層をマスクと
して銅箔〈11〉のエツチングを行い所望の導電路(5
〉が形成される。ここでスクリーン印刷による導電路(
5〉の細さは0.5mが限界であるため、極細配線パタ
ーンを必要とするときは周知の写真蝕刻技術に依り約2
μまでの極細導電路(5)の形成が可能となる。
一方の基板(2〉上に形成された導電路(5〉は図示さ
れないが、大信号用のパワー系の太い導電路が形成され
、他方の基板(3〉上には小信号用の細い導電路が形成
されている。
他方の基板(3〉上の導電路(5〉にはマイクロコンピ
ュータ(6)とそのマイクロコンピュータ(6)からデ
ータを供給される複数の回路素子<8)が搭載され、一
方の基板(2〉及び他方の基板(3〉上の導電路(5)
にその周辺の回路素子(8〉が搭載されている。
また内基板(2)(3)の−側辺あるいは対向する側辺
周端部に導電路(5〉が延在され外部リード端子(12
)(13)を固着するための複数のパッドが形成されて
いる。このパッドには外部リード端子(12)(13)
が半田によって固着されている。また内基板(2)(3
)上に形成されている導電路(5)はフレキシブル樹脂
J@(10)上に形成されているので二枚の基板(2)
(3)を股がる様にバターニングされ内基板(2〉(3
)の接続が所定の位置でしかも任意に行えることができ
る。
マイコン(6)は周知の如く、プログラムプロセッサ(
CPU)を中心にプログラムメモリにRAM、ROM、
周辺装置に入出力インターフェイスを組合わせている素
子である。
一般的なマイコン(6)の構造は第5図および第6図に
示す如<、DIP(デュアル・イン・ライン)型であり
、大別すると樹脂モールド型パッケージタイプとセラミ
ックス型パッケージタイプとがある。DIP型のマイコ
ン(6)であれば樹脂モールド型あるいはセラミックス
型のどちらのタイプのパッケージを用いてもよい、この
様なりIP型のマイコンは既に周知であるため、詳細な
説明は省略する。マイコン(6)の型は基本的には任意
であり、例えばセラミックス型あるいは樹脂モールド型
のLCC型、PLCC型あるいはQIP型のパッケージ
でも用いることが可能である。
LCCおよびPLCC夫々のタイプのEFROM装置は
その底面の四側辺に接続用の電極が設けられた構造であ
る。また、QIP型パッケージは第7図および第8図に
示す如く、夫々の四辺からリード端子〈4a〉が導出さ
れ且つ下方向に略直角に折曲げられている。
本発明においてマイコン(6)のパッケージはDIP型
、LCC型、PLCC型およびQIP型のいずれのパッ
ケージを有するマイコンを使用することが可能であるが
、本実施例では小型のシステムを要求するためにQIP
型パッケージを用いたマイコン(6)を用いた実施例に
ついて説明するものとする。
本実施例で用いるマイコン〈6)にはあらかじめ所定の
プログラム・データ(ROM)がマスク化されたマスク
ROM型のマイコンを用いて説明する。
一方、本発明では二枚の基板(2)(3)の一方の基板
(2〉の所定位置に孔(4)が設けられている。この両
基板(2)(3)は後述するケース材(7)によって所
定間隔離間固着される。このとき、一方の基板(2)の
所定位置に設けた孔(4)で露出する他方の基板(3)
上にはマイコン(6)を搭載するソケット(16)を接
続される複数の導電路(5〉が延在されている。この孔
(4)itマイコン(6)の外形と実質的に同形状であ
り、マイコン〈6)の挿脱を容易にするためにマイコン
(6)より若干大きめに形成されている。
本実施例で用いられる二枚の基板(2)(3)の大きさ
は実質的に同じものを使用しているものとする。また、
大きさが異なっても本発明は容易に遂行できる。夫々の
基板(2)(3)上にはマイコン(6)の周辺の回路素
子(8〉のIC、トランジスタ、チップ抵抗およびチッ
プコンデンサー等はチップ部品で所望の導電路(5)上
に半田付けあるいはAgペースト等のろう材によって付
着され、回路素子(8〉は近傍の導電路(5)にボンデ
ィング接続されている。更に導電路(5)間にはスクリ
ーン印刷によるカーボン抵抗体あるいはニッケルメッキ
によるニッケルメッキ抵抗体が抵抗素子として形成され
ている。
ケース材(7)は絶縁部材の熱可塑性樹脂から形成され
、第3図に示す如く、二枚の基板(2)(3)を所定間
隔離間して封止空間を形成するために枠状に形成されて
いる。ケース材(7)には一方の基板(2〉の所定位置
(ここでは略中央部)に設けた孔(4〉の周囲とその孔
(4)によって露出された他方の基板(3〉表面の周囲
と当接される一定の厚みを有した補助枠(18〉が設け
られている。この補助枠(18)はケース材(7)と連
結バー(19)によって一体化形成されている。また、
ケース材(7)の−側辺は両基板(2)(3)を配置し
たときにフィルム樹脂層(10)が容易に折曲げされる
様に円弧状に形成されている。
ケース材(7)と二枚の基板(2)(3)との固着壮接
着シートによって行われ、フィルム樹脂層(10)によ
って連結された両基板(2)(3)でケース材(7)を
挾む様に且つ搭載された回路素子を対向させる様にして
固着される。このとき、両基板(2)(3)を連結する
フィルム樹脂層(10)は上述したケース材(7)に設
けられた円弧状部と当接されて折曲げされるため折曲げ
部分の導電路(5)が折曲時に切断する恐れはない、ケ
ース材(7)と両基板(2)(3)とを一体止したのち
、連結部の樹脂!(10)が露出されるため、本実施例
では蓋体く20〉で露出した連結部分を完全に封止する
ものとする。尚、蓋体(20)はケース材(7)と同一
材料で形成され、その接着は上述した接着シート等の所
定の手段によって行われている。
一方の基板(2)の所定位置に設けた孔(4)で露出し
た他方の基板(3)上にはソケット(16)の電極と固
着接続される複数の導電路(5)の一端が形成され、そ
の導電路(5)の先端部にマイコン(6)を挿入するソ
ケット(16)が固着される。ソケット(16)が固着
された導電路(5〉の他端はもっとも関連の深い回路素
子(8)の近傍に効率よく引回しされチップ状のIC,
LSIとボンディングワイヤで電気的に接続される。
ここでマイコン(6)と隣接して配置されるもっとも関
連深い回路素子(8)との位置関係について述べる。第
9図はマイコン(6)とマイコン(6)と関係する回路
素子(8)とを他方の基板(3)上に配置したときの要
部拡大図であり、マイコン(6)とチップ状のLSI、
IC等の複数の回路素子(8〉とは第9図に示す如く、
多数本の導電路(5〉を介して接続されるため、その導
電路(5)の引回しを短くするためにマイコン(6)と
マイコン(6)にもっとも関連する回路素子(8〉は夫
々、隣接する位置かあるいはできるだけ近傍に位置する
様に配置される。従ってマイコン(6)とマイコン(6
)と関係する回路素子(8〉との導電路(5〉の引回し
は最短距離で形成でき基板上の実装面積を有効に使用す
ることができる。マイコン(6)とその近傍あるいは隣
接した位置に配置されたチップ状の複数の回路素子(8
)は第9図の如く、回路素子(8〉の近傍に延在された
導電路(5〉の先端部とワイヤ線によってボンディング
接続されマイコン(6)と電気的に接続される。
ところで、マイコン(6)はソウ゛ット(16)に挿入
されて他方の基板(3〉上に搭載されることになり、マ
イコン(6)の上面のみが外部に露出することになる。
このとき、マイコン(6)の上面と他方の基板(2〉の
上面とは略一致した状態であることが好ましい、この結
果、マイコン(6)だけが露出し、他のその周辺の回路
素子(8〉は二枚の基板(2)(3〉とケース材(7)
とで形成され封止空間(21)内に配置されることにな
る。
上述の如くマイコン(6)と接続されるその周辺の回路
素子(8〉は二枚の基板(2)(3)とケース材(7)
で形成された封止空間部(21〉に配置する様に設定さ
れている。即ち、チップ状の電子部品および印刷抵抗、
メツキ抵抗等の抵抗素子の全ての素子が封止空間部(1
4)内に設けられている。
ところで、マイコン(6)が露出された一方の基板(2
)の孔(4)上には密封用のシール材(22)が接着さ
れ、マイコン(6)の完全密封が行われる。
本実施例においてマイコン(6)を交換する場合には、
混成集積回路自体を取付は基板に取付けた(固着接続し
た)状態でマイコン(6)を混成集積回路から離脱し、
別のROMを内蔵するマイコン(6)を挿入することで
容易に交換を行うことができる。
以下に本発明を用いたモータ駆動用のインバータの混成
集積回路装置の具体例を示す。
モータ駆動用インバータとは、−殻内に直流電源から任
意の交流電源を作り、例えば三相モータの回転数を任意
にコントロールするものである。
即ち、商用交流を源を整流回路を用いて整流した直流電
源を?!源として用いる。その入力直流電源をインバー
タ主回路と呼び、三相ブリッジ構成されたスイッチ素子
を用いて所定のフントロール信号のもとでチョッピング
して擬似交流を負荷に出力する。コントロール信号を変
化させることにより出力交流の電圧、周波数を可変にす
ることができモータの回転数やトルクを可変に調整する
ことができる。
第10図に示したブロック図に基づいてモータ駆動用イ
ンバータを簡単に説明する。
第10図は集積回路基板(2)(3)上にモータ駆動用
インバータを搭載したときのブロック図である。
モータ駆動用インバータは、交流電源を入力し直流に変
換する整流回路(21)と、その整流回路(21)から
出力された直流電源を所定の間隔でチョッピングし負荷
(モータ)に擬似交流を供給するインバータ主回路(2
2〉と、インバータ主回路(22〉を所定間隔でチョッ
ピングさせる出力信号および他の装置の動作を行わせる
出力信号を供給するマイクロコンピュータ(6)(以下
マイコンと称する)と、マイコン(6)から出力された
出力信号を所望に増幅させるバッファ(23)と、バッ
ファ(23)により増幅された信号を電位の異なるベー
スアンプ(25〉に伝達する第1のインターフェイス(
24)と、第1のインターフェイス(24)から伝達さ
れた信号をインバータ主回路(22)に増幅して供給す
るベースアンプ〈25〉と、整流回路(21)からイン
バータ主回路(22)に供給される電流を検出すると共
にインバータ主回路(22)の発熱を検出して第1のイ
ンターフェイス(24)を介してマイコン(6)に所定
の信号をフィードバックさせてインパーク主回路(22
)および周辺回路を保護する保護回路(26)と、マイ
コン〈6)に電位の異なる信号を入出力する第2のイン
ターフェイス(27)と、マイコン〈6)から出力され
る出力信号を外部装置に供給するために増幅させる出力
バッファ(28)とから構成されている。以下に上述し
た各構成について簡単に説明する。
先ず整流回路は周知のダイオードのブリッジ回路で構成
され、商用交流を直流に順変換するものである。本実施
例において、整流回路壮基板上にチップ部品で構成され
ているが、整流回路のみを外付によって構成する場合も
使用目的によって発生するが本発明には何んら支障はな
い。
次にインバータ主回路(22〉は第11図に示す如く、
直列接続された2個のスイッチング素子(22a)(ト
ランジスタ、MOSFET、IGBT等)を夫々並列接
続(ブリッジ接続)されている。本実施例においてはト
ランジスタ素子を用いて説明するものとする。以下に説
明をつづける。主回路〈22〉の夫々のトランジスタの
コレクターエミッタ間にはフライホイル用のダイオード
が接続されると共に夫々の直列接続された各トランジス
タ間と負荷とを結ぶための出力端子(U、V、W)が設
けられている。また、(22b)は入力用の入力端子で
ある。
次にマイコン(6)は例えば、LM8051P(三洋製
)のICチップ化されたものが用いられている。
第12図はマイコンの基本構成を示すブロック図であり
、命令の取出しと実行を行うCPU(4a)と、所定の
プログラムデータが記憶されているメモリ一部(4b〉
と外部装置とのデータの入出力を行うためのI10ボー
ト部(4C〉から構成されている。マイコン(6)自体
には新規なところがないため、ここでは詳細に説明しな
いものとする。このマイコン(6)によってインバータ
主回路(22)および所望の外部装置はコントロールさ
れる。
次にバッファ(23)はLC4049B(三洋製)等の
ICチップ化されたものが用いられる。このバッファ(
23)はマイコン(6)からの出力信号を所定に増幅さ
せるものである。
次に第1のインターフェイス(24〉は複数のフォトカ
プラから構成され、例えば、PCB 17(シャープ製
)等のICチップにより構成されている。第1のインタ
ーフェイス(24)は上述した如く、バッファ(23〉
から出力された出力信号を光でベースアンプ(25)に
伝達させるものである。
次にベースアンプ(25〉は第13図に示す如く、第1
のインターフェイス(24〉から出力された信号が入力
される信号入力端子(25g)と、入力端子(25a)
から入力された信号が供給されON、OFFされる第1
および第3のトランジスタ(Ir、)(Tr、)と、第
3のトランジスタ(Trs)のコレクタとそのベースが
接続された第1のトランジスタ(Tr+)とマイナスラ
イン間に接続された第2のトランジスタ(Tri )と
、’isライン間に接続された抵抗およびダイオードと
、ダイオードと並列に接続されたコンデンサーとから構
成されている。また、第1および第2のトランジスタ間
とインバータ主回路の各トランジスタのベースとエミッ
タとを接続する出力端子(25b)が設けられている。
例えば、ベースアンプ(25〉の信号入力端子(25a
)にON信号が入力されると第1のトランジスタ(Ir
、)と第3のトランジスタ(Trs )がONL、第2
のトランジスタ(Tri )がOFFする。すると、’
EmvDから第1のトランジスタ(TrI〉、制御抵抗
R1を介してインバータ主回路(22〉のベースに所望
の電流が供給される。また、信号OFF時には第1のト
ランジスタ(rr+)および第3のトランジスタ(Tr
i)が0FFt、、第2のトランジスタ(Trt)をO
Nさせる。モしてダイオードとコンデンサーより作られ
た電源からインバータ主回路<22〉のオフを早くさせ
るものである。
次に保護回路(26)は第14図に示す如く、インバー
タ主回路(22〉の近傍に設けられインバータ主回路(
22)の発熱による温度上昇を検出するダイオード等よ
り構成される温度検出部(26a)と、整流回路(21
)からインバータ主回路(22)に供給される電流を検
出する抵抗より構成される電流検出部(26b)と、内
部基準電圧を形成する基準電圧部(26C〉と、夫々の
検出部(26a)(26b)からの出力信号と基準電圧
部(26c)から出力される信号を比較する電圧比較部
(26d)と、電圧比較部(26d )からの信号をマ
イコン(6)にフィードバックさせる保護、制御信号出
力部(26e)とから構成されている。
次に第2のインターフェイス(27)は第1のインター
フェイス(24〉と同様に複数個のフォトカプラから構
成され、マイコン(6)と入力端子S、、S。
から入出力される信号をマイコン(6)に伝達するもの
である。
最後に出力バッファ(28〉はバッファ〈23〉と同様
にLC4049B(三洋製)等のICチップ化されたも
のが用いられ、マイコン(6)からの信号を増幅し、出
力端子P Oo〜PO1に信号を出力するものである。
以下にモータ駆動用インバータの動作について簡単に説
明する。
商用交流が端子(21a)から入力されると、上述した
様に整流回路(21)によって直流に変換される。その
変換された直流電流はインバータ主回路(22)に供給
される。インバータ主回路(22)の出力端子(U、V
、W)は負荷(モータ)に接続され負荷に所望の電流を
供給する。
入出力端子S□81、デジタル入力端子D6〜D、、ア
ナログ入力端子A、−A、の各入力端子から所定の制御
あるいは指令信号が入力されるとマイコン〈6)はその
入力信号に基づいて動作する。
即ち、入力信号に基づいて、マイコン(6)内に記憶さ
れているメモリー内のプログラム・データに基づいた所
定の処理が実行されるコントロール信号を出力する。そ
のコントロール信号はバッファ(23)により増幅され
第1のインターフェイス(24)を介してベースアンプ
(25)に供給される。
ベースアンプ(25)に供給された信号はインバータ主
回路(22)の各トランジスタ素子のベースに供給され
、インバータ主回路(22)の各トランジスタ素子をO
N、OFFさせて直流をチョッピングして擬似交流を形
成し、出力端子(U、V、W)を介して負荷へ交流を供
給させて負荷を所定の回転数で回転させる。
即ち、マイコン(6)内の所定のプログラム・データに
基づいてインバータ主回路(22〉で直流をチョッピン
グして交流に変換されている。また、ベースアンプ(2
5〉には別電源がV□〜VD4端子を介して常時印加さ
れている。
上述したマイコン〈6)内のプログラム・データを変換
すると、即ち別のマイコンに変換すればそのマイコン内
に内蔵されたプログラム・データに応じた回転にコント
ロールすることができる。
出力端子PO,〜PO0から出力される信号はマイコン
(6)に入力される入力指令に基づいてマイコン(6)
が所定の信号処理を行った結果に基づいた信号を出力す
る。出力端子PO,〜PO1から出力される出力信号は
外部の機器あるいは装置をコントロールする。例えばイ
ンバータエアコンであれば電磁リレー、冷媒調整する弁
等を室内の温度変化に対応して所定にコントロールする
上述したインバータ動作を行っている際にはインバータ
システム、即ち、基板(2)(3)上の温度番上定格最
大温度以下になる様に設計されているが、システム自体
を異常な環境下(高温、高湿下)での使用、あるいは放
熱が正常に行われない場合にはインバータ主回路(22
〉や周辺の温度が異常に上昇し、システムあるいはセッ
トを破壊する恐れはあるが、本実施例では保護回路(2
6)の温度検出部(26a)によって異常温度を検出し
てインバータの動作を止めてインバータの発熱をおさえ
てセットあるいはシステムを保護するものである。また
、インバータ主回路(22〉には負荷が接続されている
が、この負荷内部の配線の異常による短絡、出力端子(
U、V、W)の短絡、あるいは外部ノイズによるマイコ
ン(6)の誤動作でインバータ主回路(22)の直列さ
れた素子が同時ONL、たりすると異常な大電流がイン
バータ主回路(22〉に流れるが、この場合においても
、保護回路〈26)内の電流検出部(26b)でその大
電流を検出しただちに動作を停止させて保護する。
上述した動作を行うことでモータ駆動用インバータの動
作が行われて負荷(モータ)の回転コントロールおよび
外部機器の動作を所定にコントロールして例えば、イン
バータエアコン等の制御を正常に動作させる。
第15図は第10図で示したモータ駆動用インバータ回
路を本実施例の他方の基板(3〉上に実装した場合を示
す平面図であり、実装される各回路素子の符号は第10
図のブロック図で示した符号と同一にしである。尚、複
数の各回路素子を接続する導電路は煩雑となるため矢印
にて示すものとする。
第15図に示す如く、他方の基板(3)の対向する周端
部には外部リード端子(13)が固着される複数の固着
用パッド(3a)が設けられている。固着バッド(3a
)から延在される導電路(5〉上清定位置には複数の回
路素子およびマイコン(6)を搭載するソケット(16
)が固着される。断る他方の基板〈3〉上にはマイコン
(6)以外の複数の伺路素子が固着されており、(21
)は整流回路、〈25)はベースアンプ、(23)はバ
ッファ、(24)は第1のインターフェイス、(27)
ハ第2のインターフェイス、(28)番ま出力バッファ
、〈26)は保護回路である。なお、一方の基板(2)
にはポリイミド等のフィルム樹脂層(10)を介して基
板(3)より複数の導電路(5)が延在されており、基
板(2〉上にインバータ主回路(22)等のインバータ
に必要な一部の回路あるいはオプション用回路が配置さ
れている。
第15図から明らかな如く、マイコン〈6)と−番関連
深い回路素子の近傍(ここではバッファ、出力バッファ
)に隣接する位置にマイコン(6)が搭載されるソケッ
ト(16)が固着される。また、点鎖線で囲まれた領域
は接着シートでケース材(7)が固着される固着領域で
あることを示す。
第16図は第15図で示した他方の基板(3〉上にケー
ス材(7)を介して一方の基板(2)を固着したときの
インバータ用の混成集積回路装置の完成品の平面図であ
り、一方の基板(2〉の上面からは孔(4)内に配置さ
れたマイコン(6)の上面のみが露出された状態となる
。即ち、マイコン(6)以外の他の素子は全てケース材
(7)と二枚の基板(2)(3)とで形成された封止空
間(21〉内に封止され且つマイコン(6)の上面のみ
が露出されるのでマイコン(6)の挿脱が必要に応じて
自由自在に行うことができる。
即ち、本実施例では第15.図および第16図に示す如
く、二枚の基板(2)(3)上にはインバータ制御に必
要な全ての周辺回路だけが形成されていることになる。
即ち、基板(2)(3)上にはインバータ制御に必要な
周辺回路のみが形成されていることになり、ソケット〈
16)に挿入されたマスクROM型のマイコン(6)を
取り替えるだけで二枚基板から構成される1つの混成集
積回路装置で異なるマイコン(6)を瞬時に搭載するこ
とが可能となる。
更に詳述すれば第17図で示す、モータの立上り波形の
(A)を有したマイコン(6)が既にソケット(16)
に挿入され−〔いるとする。そしてこの混成集積回路装
置で(B)の波形でモータを回転させる場合には(B)
用のマイコン(6)を挿入すれば同一混成集積回路装置
で異なる立上り波形即ち、モータの回転数を任意に且つ
瞬時に変えることができる。
また、当然のことながら、(C)の波形を有するマイコ
ン(6)も同様に取り替えられる。
上述した様に本実施例では二枚の基板(2)(3)上に
インバータ制御に必要な最低限の周辺回路が形成され、
ソケット(16)を介して異なるマイコン(6)の着脱
(取り替え)が可能となることにより、二枚基板(2)
(3)を有した1つの混成集積回路装置でデータの異な
るマイコンの実装が実現できる。その結果、高密度の1
つの混成集積回路装置で異なるモータの立上り波形を有
した装置を瞬時に実現することができる。
以上に詳述したモータ駆動用インバータの混成集積回路
装置のマイコン(6)には製品仕様の多様化に備え、仕
向地、OEM、自社販売等セットメーカ(ユーザ)が要
望する仕様変更あるいは駆動させるモータ自体の微妙な
設計誤差による回転ムラ等の不具合が発生したときに対
して容易に対応することができる。即ち、マイコン(6
)以外の回路構成はあらかじめ各種の仕様変更に対応す
る様に設計されていたが、特定のユーザあるいは特定の
モータの仕様に基づいて混成集積回路を設計すると、他
のユーザあるいはモータ自体の誤差による仕様と一致し
ないことがあった場合、従来では混成集積回路自体の設
計を見なおす必要があった。
しかし本発明の混成集積回路装置ではマイコン〈6)が
ソケット(16)を介して他方の基板(3)上に搭載さ
れ且つその表面が一方の基板(2)の所定位置に設けら
れた孔(4〉から露出された状態であるため、マイコン
(6)の離脱が行えるのでユーザ側であるいは実装後に
マイコンを選択して実装するだけで1つの混成集積回路
装置で多種のマイコン搭載用の混成集積回路装置の実現
が行える。
断る本発明に依れば、一方の基板(2〉の所望位置に孔
(4)を設け、その孔(4〉で露出した他方の基板(3
〉上の導電路(5)にソケット〈16)を介してマイコ
ン(6)を接続し、二枚の基板(2)(3)とケース材
(7)とで形成された封止空間(21〉に周辺回路素子
(8)を固着することにより、混成集積回路とマイフン
との一体化した装置ができ且つ必要性に応じて容易にマ
イコンの挿脱が行える大きな特徴をイfする。
従って1つの混成集積回路装置であらかじめ準備された
異種あるいは同種のマイコン(6)の着脱が自在に行え
、例えば第17図に示す如く、異なるモータの立上り波
形A、B、Cの夫々のデータを有する夫々のマイコン(
6)の実装が1つの混成集積回路装置、しかも新たに開
発することなく実現できそのメリットは大である。
(ト)発明の効果 以上に詳述した如く、本発明に依れば、第1に一方の基
板(2)の所望位置に孔(4〉を設け、孔(4)で露出
した他方の基板(3)上の導電路〈5〉にマイコン(6
)を接続しているので、マイコン(6)の載置位置を任
意に選定できる利点を有する。従ってマイコン(6)の
隣接する位置に最も関連深い回路素子を配置することが
でき、その結果マイコン(6)と回路素子とのデータの
やりとりを行うデータ線を最短距離あるいは最も設計容
易なレイアウトで実現でき、データ線の引回しによる実
装密度のロスを最小限に抑制できる。更に二枚の基板(
2)(3)より形成されているため高密度で且つ小型の
混成集積回路装置を提供することができる。
第2に一方の基板(2〉の所定位置に設けられた孔(4
〉にマイコン(6)を配置しているので、市販のモール
ド型のマイコン(6)を用いているにも拘らず一体化し
た小型の混成集積回路装置として取り扱える利点を有す
る。更に二枚の集積回路基板(2)(3)上の組込むそ
の周辺回路素子の実装密度を向上することにより、従来
必要とされたプリント基板を廃止でき、1つの小型化さ
れたマイコン(6)を着脱自在に内蔵する混成集積回路
装置を実現できる。
第3に孔(4〉に対する他方の集積回路基板(3)上に
ソケット(16)を設けることにより、第19図で示す
実装構造では最初に搭載したマイコンの機佳のみのプリ
ント基板集積回路しか実現できなかったが、本発明では
ソケット(16)に挿入するマイコン(6)を取り替え
することができ1つの混成集積回路装置で異種あるいは
同種のマイコン(6)の搭載が可能となる。その結果、
1つの混成集積回路装置で異なる制御の装置を瞬時に提
供することができる。
第4に集積回路基板(2)(3)として金属基板を用い
ることにより、その放熱効果をプリント基板に比べて大
幅に向上でき、より実装密度の向上に寄与できる。また
導電路(5)として銅箔(11)を用いることにより、
導電路(5)の抵抗値を導電ペーストより大幅に低減で
き、実装される回路をプリント基板と同等以上に拡張で
きる。
第5にマイフンとして市販されているデュアルインライ
ン型、LCC型あるいはQIP型を用いることができる
ので、混成集積回路装置へのマイコン(6)の実装が極
めて容易に実現できる利点を有する。更に孔(4)とマ
イコン(6)の外形を同形状にすることによりケース材
(7)の補助枠(18)にぴったり埋設でき、極めてす
っきりした形状のマイうン内蔵型の混成集積回路装置を
実現できる。
第6にマイコン(6)と接続されるその周辺回路素子(
8)はケース材(7)と二枚の集積回路基板(2)(3
〉とで形成される封止空間(21)にダイ形状あるいは
チップ形状で組込まれるので、従来のプリント基板の様
に樹脂モールドしたものに比較して極めて占有面積が小
さくなり、実装密度の大幅に向上できる利点を有する。
第7にケース材(7)と二枚の集積回路基板(2)(3
〉の周端を実質的に一致させることにより、集積回路基
板(2)(3)のほぼ全面を封止空間(21)として利
用でき、実装密度の向上と相まって極めてコンパクトな
混成集積回路装置を実現できる。
第8に一方の基板(2)とマイコン(6)の上面を一致
させることにより、平坦な上面を有する混成集積回路装
置を実現できる利点を有する。
第9にソケット(16)を介してマイコン(6)を接続
することにより、1つの混成集積回路で多種のマイコン
(6)を瞬時に取り替えることができ多機能な混成集積
回路装置を実現することができる。
【図面の簡単な説明】
第1図は本実施例を示す斜視図、第2図は第1図のI−
I断面図、第3図は本実施例で用いたケース材を示す斜
視図、第4図は本実施例で用いる基板の断面図、第5図
乃至第8図は樹脂モールドされたマイコンを示す斜視図
および断面図、第9図は基板上のマイコン周辺を示す要
部拡大斜視図、第10図は本実施例で用いたモータ駆動
用インバータを示すブロック図、第11図は第10図で
示したインバータの主回路を示す回路図、第12図は第
10図で示したインバータのマイコンを示すブロック図
、第13図は第10図で示したインバータのベースアン
プを示す回路図、第14図は第10図で示したインバー
タの保護回路を示すブロック図、第15図は第10図で
示したブロック図を他方の基板上に実装したときの平面
図、第16図は第15図に示した他方の基板上にケース
材を介して一方の基板を固着したときの平面図、第17
図はモータの立上り波形を示す特性図、第18図および
第19図は従来のマイコン実装構造を示す斜視図である
。 (1〉・・・混成集積回路装置、 (2)(3)・・・
集積回路基板、 (5)・・・導電路、 (6)・・・
マイクロコンピュータ、 (8〉・・・回路素子、 〈
4〉・・・孔、 (7)・・・ケース材、(16)・・
・ソケット、(22)・・・シール材。

Claims (13)

    【特許請求の範囲】
  1. (1) 二枚の相対向して配置された集積回路基板と 前記基板の対向する主面に形成された所望のパターンを
    有する導電路と 前記導電路に接続され且つ所望のプログラム・データを
    内蔵したマイクロコンピュータと 前記マイクロコンピュータから所定の制御出力信号が供
    給され且つ前記基板上の導電路と接続されたその周辺回
    路素子と 前記基板間に一体化されたケース材とを具備し、前記一
    方の基板の所望位置に孔を設け、前記孔で露出した前記
    他方の基板上の前記導電路に前記マイクロコンピュータ
    を配置し、前記両基板と前記ケースで形成された封止空
    間に前記周辺回路素子を配置したことを特徴とする混成
    集積回路装置。
  2. (2) 前記集積回路基板として表面を絶縁した金属基
    板を用いたことを特徴とする請求項1記載の混成集積回
    路装置。
  3. (3) 前記両基板の形状を実質的に同一形状とするこ
    とを特徴とする請求項1記載の混成集積回路装置。
  4. (4) 前記導電路として銅箔を用いたことを特徴とす
    る請求項1記載の混成集積回路装置。
  5. (5) 前記マイクロコンピュータはデュアルインライ
    ン型、LCC型あるいはQIP型樹脂モールドされてい
    ることを特徴とする請求項1記載の混成集積回路装置。
  6. (6) 前記孔と前記マイクロコンピュータの外形は実
    質的に同形状とすることを特徴とする請求項1記載の混
    成集積回路装置。
  7. (7) 前記周辺回路素子としてチップ抵抗、チップコ
    ンデンサーを用いていることを特徴とする請求項1記載
    の混成集積回路装置。
  8. (8) 前記ケース材を前記両基板の周端部とほぼ一致
    させた一定の厚みを有する枠体を有することを特徴とす
    る請求項1記載の混成集積回路装置。
  9. (9) 前記一方基板に設けた孔の周囲の前記両基板間
    に配置され且つ前記枠体に一部として設けられた補助枠
    を有することを特徴とする請求項8記載の混成集積回路
    装置。
  10. (10) 前記他方の基板の前記導電路と接続されたソ
    ケットを設け、前記ソケットに前記マイクロコンピュー
    タを挿入したことを特徴とする請求項1記載の混成集積
    回路装置。
  11. (11) 前記マイクロコンピュータはあらかじめ複数
    個準備されており、準備された前記マイクロコンピュー
    タを選択且つ任意に前記ソケットに挿入することを特徴
    とする請求項10記載の混成集積回路装置。
  12. (12) 前記ソケットに挿入された前記マイクロコン
    ピュータを離脱させ、前記ケース材に異種あるいは同種
    のマイクロコンピュータを挿入することを特徴とする請
    求項10記載の混成集積回路装置。
  13. (13) 前記マイクロコンピュータの上面と前記他方
    の基板の上面とを実質的に一致させたことを特徴とする
    請求項10記載の混成集積回路装置。
JP20615089A 1989-08-09 1989-08-09 混成集積回路装置 Expired - Fee Related JPH0821674B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20615089A JPH0821674B2 (ja) 1989-08-09 1989-08-09 混成集積回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20615089A JPH0821674B2 (ja) 1989-08-09 1989-08-09 混成集積回路装置

Related Child Applications (7)

Application Number Title Priority Date Filing Date
JP8251690A Division JPH0770679B2 (ja) 1990-03-29 1990-03-29 混成集積回路装置
JP8252090A Division JPH0748541B2 (ja) 1990-03-29 1990-03-29 混成集積回路装置
JP8251990A Division JPH0748540B2 (ja) 1990-03-29 1990-03-29 混成集積回路装置
JP2082518A Division JPH03174760A (ja) 1990-03-29 1990-03-29 混成集積回路装置
JP8252190A Division JPH0770681B2 (ja) 1990-03-29 1990-03-29 混成集積回路装置
JP8251790A Division JPH0770680B2 (ja) 1990-03-29 1990-03-29 混成集積回路装置
JP8251590A Division JPH0770678B2 (ja) 1990-03-29 1990-03-29 混成集積回路装置

Publications (2)

Publication Number Publication Date
JPH0370167A true JPH0370167A (ja) 1991-03-26
JPH0821674B2 JPH0821674B2 (ja) 1996-03-04

Family

ID=16518626

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20615089A Expired - Fee Related JPH0821674B2 (ja) 1989-08-09 1989-08-09 混成集積回路装置

Country Status (1)

Country Link
JP (1) JPH0821674B2 (ja)

Also Published As

Publication number Publication date
JPH0821674B2 (ja) 1996-03-04

Similar Documents

Publication Publication Date Title
JPH1012812A (ja) 電力用半導体装置
JP2005129826A (ja) パワー半導体装置
JP2801810B2 (ja) 樹脂封止型半導体装置
JPH0370167A (ja) 混成集積回路装置
JPH0397256A (ja) 混成集積回路装置
JPH03129758A (ja) 混成集積回路装置
JPH0371662A (ja) 混成集積回路装置
JPH0371664A (ja) 混成集積回路装置
JPH04174552A (ja) 混成集積回路装置
JPH0371663A (ja) 混成集積回路装置
JPH0370168A (ja) 混成集積回路装置
JPH0391950A (ja) 混成集積回路装置
JPH0391951A (ja) 混成集積回路装置
JPH03174762A (ja) 混成集積回路装置
JPH03222354A (ja) 混成集積回路装置
JPH03242964A (ja) 混成集積回路装置
JPH03174756A (ja) 混成集積回路装置
JPH03242965A (ja) 混成集積回路装置
JPH03222353A (ja) 混成集積回路装置
JPH03104152A (ja) 混成集積回路装置
JPH03174760A (ja) 混成集積回路装置
JPH03174761A (ja) 混成集積回路装置
JPH0397255A (ja) 混成集積回路装置
JPH03174746A (ja) 混成集積回路装置
JPH03174759A (ja) 混成集積回路装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees