JPH0770681B2 - 混成集積回路装置 - Google Patents

混成集積回路装置

Info

Publication number
JPH0770681B2
JPH0770681B2 JP8252190A JP8252190A JPH0770681B2 JP H0770681 B2 JPH0770681 B2 JP H0770681B2 JP 8252190 A JP8252190 A JP 8252190A JP 8252190 A JP8252190 A JP 8252190A JP H0770681 B2 JPH0770681 B2 JP H0770681B2
Authority
JP
Japan
Prior art keywords
microcomputer
substrate
wiring board
integrated circuit
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP8252190A
Other languages
English (en)
Other versions
JPH03174762A (ja
Inventor
秀史 西塔
永 清水
克実 大川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP8252190A priority Critical patent/JPH0770681B2/ja
Publication of JPH03174762A publication Critical patent/JPH03174762A/ja
Publication of JPH0770681B2 publication Critical patent/JPH0770681B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/14Structural association of two or more printed circuits
    • H05K1/144Stacked arrangements of planar printed circuit boards

Landscapes

  • Combinations Of Printed Boards (AREA)

Description

【発明の詳細な説明】 (イ)産業上の利用分野 本発明は集積回路基板にマイクロコンピュータを接続し
てなる混成集積回路装置に関し、特にEPROM内蔵型マイ
クロコンピュータ搭載の混成集積回路装置に関する。
(ロ)従来の技術 紫外線を照射することによって既に書込まれた記憶情報
を消去し、再書込みが可能な紫外線照射窓を有するEPRO
M内蔵のマイクロコンピュータ素子は各種電子機器に好
んで用いられている。このEPROM内蔵マイクロコンピュ
ータは、制御用あるいは駆動用集積回路と共に現在、そ
の殆んどがプリント配線板に実装されている。各種電子
機器で小型軽量化が要求される機器は、チップ・オン・
ボードと称される技法によってプリント配線板に半導体
集積回路(IC)チップが直接搭載され、所要の配線が施
された後この配線部分を含んで前記ICチップが合成樹脂
によって被覆され、極めて小型軽量化が達成されてい
る。
かかる従来のEPROM内蔵マイクロコンピュータの実装構
造を第12図に従って説明すると、第12図は従来のEPROM
内蔵マイクロコンピュータの一部断面を有する斜視図で
あって、主表面上に導電性配線パターン(41)が形成さ
れたガラス・エポキシ樹脂などから構成された絶縁性基
板(42)のスルーホール(43)にサーディップ型パッケ
ージに組込まれたEPROM内蔵マイクロコンピュータ(4
4)が搭載されている。このEPROM内蔵マイクロコンピュ
ーター(44)はヘッダー(45)及びキャップ(46)を有
し、前記ヘッダー(45)はセラミック基材(47)に外部
導出リード(48)が低融点ガラス材で接着されている。
又このヘッダー(45)はガラスに金粉が多量に混入した
いわゆる金ペーストを焼結した素子搭載部(50)が前記
低融点ガラス材上あるいはセラミック基材(47)上に接
着されており、この素子搭載部(50)にEPROM内蔵マイ
クロコンピュータチップ(51)が装着され、このチップ
(51)の電極と前記外部導出リード(48)とが金属細線
(52)によって接続されている。このキャップ(46)は
低融点ガラスによってヘッダー(45)に配置されたEPRO
M内蔵マイクロコンピュータチップ(51)を密封してい
る。この様にEPROM内蔵マイクロコンピュータチップ(5
1)を密封したEPROM内蔵マイクロコンピュータ(44)
は、前記絶縁性基板(42)のスルーホール(43)に外部
導出リード(48)を挿通させ半田によって固定される。
このスルーホール(43)は導電性配線パターン(41)に
よって所要の配線引回しが施され、前記絶縁性基板の端
部に設けられた雄型コネクタ端子部(55)から図示しな
い雌型コネクタへと接続される。
さて、かかる従来のEPROM内蔵マイクロコンピュータ素
子の実装構造は、EPROM内蔵マイクロコンピュータチッ
プ(51)に比べパッケージ外形が極めて大きく、平面占
有率もさることながら三次元、つまり高さもチップの高
さの数倍となり、薄型化に極めて不利である。更にスル
ーホール(43)に外部導出リードを挿通した後、半田な
どで固定する必要も生ずる。更に特筆すべき大きな欠点
は、絶縁性基板への実装に先立ってEPROM内蔵マイクロ
コンピュータ素子を一旦パッケージに組立てることであ
る。
ここではサーディップパッケージタイプのEPROM内蔵マ
イクロコンピュータ素子について述べたが樹脂封止型パ
ッケージについても上述した問題は発生する。
斯る問題を解決するために第13図に示した実装構造が既
に使用されている。
以下に第13図に示したEPROM内蔵マイクロコンピュータ
実装構造について説明する。
主表面(60a)に導電性配線パターン(60b)が形成され
たガラス・エポキシ樹脂板などの絶縁性基板(60)上に
は、EPROM内蔵マイクロコンピュータチップ(61)を載
置するチップ搭載エリア(60c)を有し、前記配線パタ
ーン(60b)は、このエリア近傍から主表面(60a)上を
引回されて図示しない雄型コネクタ端子部に接続されて
いる。前記エリア(60c)には、EPROM内蔵マイクロコン
ピュータチップ(61)が搭載され、このチップ(61)の
表面電極と前記配線パターン(60b)とが金属細線(6
2)により接続されている。勿論金属細線(62)の1本
は前記チップ(61)のサブストレートと接続する為に、
このチップ(61)が搭載された配線パターン(60b)と
ワイヤリングされている。
上述した様にEPROM内蔵マイクロコンピュータチップを
直接基板上に搭載することが既に周知技術として知られ
ている。
(ハ)発明が解決しようとする課題 第13図で示したEPROM内蔵マイクロコンピュータ実装構
造ではEPROM内蔵マイクロコンピュータのチップをプリ
ント基板上にダイボンディングしているため、小型化と
なることはいうまでもない。しかしながら、ここでいう
小型化はあくまでEPROM内蔵マイクロコンピュータ自体
の小型化である。即ち、第13図からは明らかにされてい
ないがEPROM内蔵マイクロコンピュータの周辺に固着さ
れているその周辺回路素子はディスクリート等の電子部
品で構成されているために、EPROM内蔵マイクロコンピ
ュータを搭載したプリント基板用の集積回路としてのシ
ステム全体を見た場合なんら小型化とはならず従来通り
プリント基板の大型化、即ちシステム全体が大型化にな
る問題がある。
また、第12図に示した実装構造においても第13図と同様
にEPROM内蔵マイクロコンピュータの周辺の回路、即ちL
SI,IC等の回路素子がディスクリート等の電子部品で構
成されているため、プリント基板の大型化、即ちシステ
ム全体が大型化となりユーザが要求される軽薄短小のEP
ROM内蔵マイクロコンピュータ搭載の集積回路を提供す
ることができない大きな問題がある。
更に第12図および第13図で示したEPROM内蔵マイクロコ
ンピュータ実装構造では、上述した様にシステム全体が
大型化になると共にEPROM内蔵マイクロコンピュータお
よびその周辺の回路素子を互いに接続する導電パターン
が露出されているため信頼性が低下する問題がある。
更に第12図および第13図で示したEPROM内蔵マイクロコ
ンピュータ実装構造ではEPROM内蔵マイクロコンピュー
タと、その周辺のIC,LSI等の回路素子が露出されている
ため、基板上面に凹凸が生じて取扱いにくく作業性が低
下する問題がある。
更に特質すべき問題点は、従来のEPROM内蔵マイクロコ
ンピュータ実装構造ではプリント基板上のEPROM内蔵マ
イクロコンピュータの挿脱が困難であるという大きな問
題があった。
(ニ)課題を解決するための手段 本発明は上述した課題に鑑みて為されたものであり、配
線基板上にマイクロコンピュータのみを搭載し、二枚の
基板の一方の基板の所望位置に孔を設け、その孔によっ
て形成された空間に前記配線基板を収納し、前記配線基
板と他方の基板上の導電路との接続は導電性シートを介
して且つ配線基板を加圧手段を用いて加圧することによ
り行い、他の回路素子は二枚の基板とケース材とで形成
された封止空間内に封止した構造とすることを特徴とす
る。
従ってマイクロコンピュータを搭載した混成集積回路装
置を極めて小型で且つ、混成集積回路装置からマイクロ
コンピュータを自由自在に着脱することができるマイク
ロコンピュータ搭載の混成集積回路装置を提供すること
ができる。
(ホ)作用 この様に本発明に依れば、一方の基板の所定位置に設け
た孔によって形成された空間内でマイクロコンピュータ
を搭載した配線基板を他方の基板上の導電路と導電性シ
ートを介して加圧接続し、もっとも関連深い回路素子と
の電気的接続を考慮して、効率良くマイクロコンピュー
タともっとも関連深い回路素子とを接続することがで
き、信号線即ち導電路の引回し線を不要にすることがで
きる。更にマイクロコンピュータの隣接する位置に最も
関連の深い周辺回路素子を配置でき、マイクロコンピュ
ータと周辺回路素子との間のデータのやりとりを行うデ
ータ線を最短距離あるいは最小距離で実現でき、データ
線の引回しによる実装密度のロスを最小限に抑制するこ
とになり、高密度の実装が行える。
更に本発明では両基板上に搭載された全ての素子がケー
ス材と二枚の基板で形成された封止空間内に収納される
ため小型化でしかも取扱い性の優れた混成集積回路装置
を提供することができる。
更に本発明では上述したようにマイクロコンピュータが
直接基板上に直接搭載されず配線基板上に搭載される構
造であるためにマイクロコンピュータの挿脱を容易に行
える。その結果、両基板上に形成される所望の回路機能
を共通化でき、例えばマイクロコンピュータを搭載した
配線基板を異ならしめることにより異種の装置を極めて
容易に提供できる。
更に本発明では他方の基板上の導電路と配線基板との接
続を導電性シートを介して且つ加圧によって行うため、
従来の半田付接続を行わずにその接続が行えるので上述
した如く、マイクロコンピュータの挿脱を容易に行え
る。
(ヘ)実施例 以下に第1図乃至第11図に示した実施例に基づいて本発
明の混成集積回路装置を詳細に説明する。
第1図は本発明を示すための分解斜視図、第2図は第1
図に示した分解斜視図を組立てたときのI−I断面であ
る。
この混成集積回路装置(1)は独立した電子部品として
用いられインバータエアコン等の幅広いインバータモー
タの分野で機能を独立して有する集積回路として用いら
れる。
この混成集積回路装置(1)は第1図および第2図に示
す様に、所望位置に孔(5)が設けられた一方の集積回
路基板(2A)と、その基板(2A)と対向配置される他方
の集積回路基板(2B)と、その基板(2A)(2B)上に形
成された所望形状の導電路(3)と、導電路(3)に接
続され夫々の基板(2A)(2B)上に搭載された複数の回
路素子(4)と、基板(2A)(2B)と固着一体化され、
夫々の基板(2A)(2B)を所定の間隔離間させるケース
材(6)と、一方の基板(2A)に設けた孔(5)によっ
て形成された空間内に収納されたマイクロコンピュータ
(7)を搭載した配線基板(8)とから構成される。
両集積回路基板(2A)(2B)はセラミックス、ガラスエ
ポキシあるいは金属等の硬質基板が用いられ、本実施例
では放熱性および機械的強度に優れた金属基板を用いる
ものとする。
金属基板としては例えば0.5〜2.0mm厚のアルミニウム基
板を用いる。その基板(2A)(2B)の表面には第3図に
示す如く、周知の陽極酸化により酸化アルミニウム膜
(9)(アルマイト層)が形成され、その一主面側に10
〜70μ厚のエポキシあるいはポリイミド等の絶縁樹脂層
(10)が貼着される。更に絶縁樹脂層(10)上には10〜
70μ厚の銅箔(11)が前述した絶縁樹脂層(10)と同時
にローラーあるいはホットプレス等の手段により貼着さ
れている。即ち、銅箔(11)と絶縁樹脂層(10)とはあ
らかじめ一体化された状態であるものを使用している。
ところで、二枚の基板(2A)(2B)はフレキシブル性を
有する絶縁樹脂層(10)によって所定の間隔離間されて
連結された状態となっている。本実施例ではフィルムを
用いて夫々の基板(2A)(2B)を接続するがフィルムを
用いらずに夫々の基板(2A)(2B)を独立させてあとで
金属製リードで接続することも可能である。
二枚の基板(2A)(2B)の一主面上に設けられた銅箔
(11)表面上にはスクリーン印刷によって所望形状の導
電路を露出してレジストでマスクされ、貴金属(金、
銀、白金)メッキ層が銅箔(11)表面にメッキされる。
然る後、レジストを除去して貴金属メッキ層をマスクと
して銅箔(11)のエッチングを行い所望の導電路(3)
が形成される。ここでスクリーン印刷による導電路
(3)の細さは0.5mmが限界であるため、極細配線パタ
ーンを必要とするときは周知の写真蝕刻技術に依り約2
μルールの極細導電路パターン(3)の形成が可能とな
る。
二枚の基板(2A)(2B)上に形成された導電路(3)
は、略基板(2A)(2B)の全面にわたって形成され、基
板(2A)(2B)相対向する周端辺に延在された導電路
(3)の先端部には外部リード端子(12)を固着するた
めの複数の外部リード固着パッド(3a)(以下パッドと
いう)が形成される。ここで両基板(2A)(2B)上に形
成される導電路(3)はフレキシブル樹脂層(10)上に
形成されているので二枚の基板(2A)(2B)を股がる様
にパターニングされ両基板(2A)(2B)の接続が所望の
位置で行え、且つ樹脂層(10)を折曲げたとしても導電
路(3)の断線という恐れはない。
また、他方の基板(2B)上にはパッド(3a)以外に一方
の基板(2A)に設けた孔(5)によって露出される領域
上に他の複数の接続用パッド(3b)が形成される。この
接続用パッド(3b)には回路素子は搭載せず後述する配
線基板(8)の電極部分が搭載され、配線基板(8)と
導電路(3)との接続が行われる。一方の基板(2A)に
設けられる孔(5)は後述する配線基板(8)を収納で
きる大きさを考慮して形成される。
配線基板(8)と接続される接続用パッド(3b)から延
在される導電路(3)の一部は外部リード固着パッド
(3a)と連続する様に所望のパターンで引回して形成さ
れる。
ところで、夫々の基板(2A)(2B)上に形成された導電
路(3)上にはパワートランジスタ、小信号用トランジ
スタ、IC、チップ抵抗、チップコンデンサ等の複数の回
路素子(4)とアルミ電解コンデンサ等の大型(背の高
い)の電子部品(13)が所望のろう材によって固着接続
される。孔(5)が設けられた一方の基板(2A)上には
小信号用トランジスタ、チップ抵抗、チップコンデンサ
等の比較的発熱を有さない回路素子(4)が搭載され、
他方の基板(2B)上にはパワートランジスタ等のパワー
系の発熱を有する回路素子(4)が積極的に搭載されて
いる。
パワートランジスタ、トランジスタ、IC等の素子は近傍
の導電路(3)あるいは近傍の回路素子(4)とAlワイ
ヤ線等の金属細線を用いて例えば超音波ボンディング接
続が行われている。超音波ボンディングが行われる導電
路(3)上にはAlワイヤ線と導電路(3)とのボンディ
ング強度を高めるためにNiメッキ等のメッキ処理が施さ
れている。
斯る二枚の基板(2A)(2B)は後述するケース材(6)
によって所定間隔離間して配置される。また、本実施例
で用いる基板(2A)(2B)の大きさは実質的に同じ大き
さのものを使用しているが、これをあえて選択的に異な
らしめて使用することも可能である。
ケース材(6)は絶縁部材の熱可塑性樹脂から形成さ
れ、第1図に示す如く、二枚の基板(2A)(2B)を所定
間隔離間して封止空間を形成するために枠状に形成され
ている。ケース材(6)には一方の基板(2A)の所定位
置(ここでは略中央部)に設けた孔(5)の周囲とその
孔(5)によって露出された他方の基板(2B)表面の周
囲と当接される一定の厚みを有した補助枠(6a)が設け
られている。この補助枠(6a)はケース材(6)と連結
バー(6B)によって一体化形成されている。また、ケー
ス材(6)の一側辺は両基板(2A)(2B)を配置したと
きにフィルム樹脂層(10)が容易に折曲げされる様に円
弧状に形成されている。
ケース材(6)と二枚の基板(2A)(2B)との固着は接
着シートによって行われ、フィルム樹脂層(10)によっ
て連結された両基板(2A)(2B)でケース材(6)を挾
む様に且つ搭載された回路素子(4)を対向させる様に
して固着される。このとき、両基板(2A)(2B)を連結
するフィルム樹脂層(10)は上述したケース材(6)に
設けられた円弧状部と当接されて折曲げされるため折曲
げ部分の導電路(3)が折曲時に切断する恐れはない。
ケース材(6)と両基板(2A)(2B)とを一体化したの
ち、連結部の樹脂層(10)が露出されるため、本実施例
では蓋体(6A)で露出した連結部分を完全に封止するも
のとする。尚、蓋体(6A)はケース材(6)と同一材料
で形成され、その接着は上述した接着シート等の所定の
手段によって行われている。この結果、二枚の基板(2
A)(2B)とケース材(6)との間に所望の封止空間(1
4)が形成されることになる。
一方の基板(2A)に設けた孔(5)と対応するケース材
(6)の補助枠(6a)内にはケース材(6)と一体形成
され且つ後述する配線基板(8)と基板(2A)(2B)と
の接触を防止するために基板(2)から所定間隔離間す
るところに仕切台(6b)が設けられている。この仕切台
(6b)は略全面がフラット面で形成され、その両端部は
テーパ面を有し、補助枠(6a)とテーパ状の先端部の仕
切台(6b)とで他方の基板(2B)表面を露出するスリッ
ト(6c)が形成される。即ち、補助枠(6a)内で他方の
基板(2B)を露出するスリット(6c)が相対して形成さ
れることになる。
ケース材(6)の補助枠(6a)内に形成された他方の基
板(2B)表面を露出するスリット(6c)は他方の基板
(2B)上に形成された配線基板(8)と接続される複数
の接続用パッド(3b)のみを露出する。
更に詳述すると本発明において、ケース材(6)と二枚
の基板(2A)(2B)とを固着一体化すると、一方の基板
(2A)に設けた孔(5)、即ち、ケース材(6)の補助
枠(6a)内のスリット(6c)から他方の基板(2B)上の
配線基板(8)と接続するための複数の接続用パッド
(3b)のみが露出された構造となる。なお、スリット
(6c)を形成する補助枠(6a)、テーパ先端部の仕切台
(6b)との夫々の他方の基板(2B)間には上述した接着
性シートが配置され強固に固着されている。
一方、補助枠(6a)の側面には凹部(6b)が形成されて
おり、この凹部(6b)は後述する加圧手段の加圧板(1
6)の一部と係止されるために設けられている。加圧板
(16)については後で説明する。
基板(2A)(2B)とケース材(6)とを一体化し、ケー
ス材(6)の補助枠(6a)で形成された空間にマイクロ
コンピュータ(7)が搭載された配線基板(8)を収納
し配線基板(8)の接続電極と接続パッド(3b)とを接
続する。
配線基板(8)としては、第4図A,Bに示すフレキシブ
ル性を有したポリイミド樹脂からなる樹脂基板と、第5
図A,Bに示す金属をベースとした金属基板を用いること
が可能である。
樹脂基板としては上述した様にポリイミド樹脂等のフィ
ルム性のものを使用し、その上面には第4図A,Bに示す
様に銅回路(8a)が形成され、その銅回路(8a)にはマ
イクロコンピュータ(7)が搭載されている。銅回路
(8a)としては周知の銅ペースト印刷あるいは銅箔のエ
ッチングにより所望形状に形成される。配線基板(8)
の周端辺には接続用電極(8b)が形成され前述した様に
基板(2)上の接続用パッド(3b)と接続される。ま
た、配線基板(8)上にはマイクロコンピュータ(7)
と接続される銅回路(8a)の他にループ用のパターン
(8c)も配線基板(8)上に形成することも可能であ
る。
配線基板(8)上に搭載されるマイクロコンピュータ
(7)としてはデータを内蔵したEPROM内蔵型マイクロ
コンピュータ、ROM内蔵マイクロコンピュータあるいは
データを内蔵しないマイクロコンピュータが用いられ、
本実施例ではEPROM内蔵マイクロコンピュータ(以下マ
イコンという)を用いた場合についての説明をする。
マイコン(7)は周知の如く、プログラムプロセッサ
(CPU)を中心にプログラムメモリにRAM,EPROM、周辺装
置に入出力インターフェイスを組合せている素子であ
る。マイコン(7)は市販されているものであり、ここ
ではマイコン(7)の説明を省略する。
マイコン(7)はPLCC型、QFP型等の樹脂モールド型、
チップ型のものが用いられる。本実施例ではチップ型の
ものを用いるものとする。
配線基板(8)は例えばTAB方式によって供給され第4
図の如く折り曲げ加工が施されている。
金属基板をベースとした配線基板(8)は第5図A,Bに
示す如く、金属基板(8A)上にポリイミド樹脂(8B)が
貼着されており、その上面に銅回路(8c)が形成されて
いる。この配線基板(8)も上述した樹脂ベースの基板
(8)と同様に折り曲げ加工が施されている。その折り
曲げ部分となる領域の金属基板(8A)上にはスリット孔
(8D)が設けられていて折り曲げが容易に行える様に設
計されている。更にスリット孔(8D)の両端部では金属
基板(8A)が連続して残されており、基板(2)を折り
曲げたときにその連結部(8A′)で折り曲げの角度が固
定される。この金属基板をベースとする配線基板(8)
ではフィルムが金属基板(8A)によって支持されるため
に接続用電極(8E)部分が上述した樹脂性の配線基板
(8)よりも均一的にフラット面に形成することがで
き、接続用パッド(3b)との接触をより高めることにな
る。また、マイコン(7)も金属基板(8A)上に搭載さ
れるのでマイコン(7)から発せられるわずかな熱も瞬
時に放散することができる。従って本実施例では金属基
板(8A)を用いた配線基板(8)を用いるものとして、
以下の説明をつづける。
ところで、配線基板(8)の接続用電極(8E)は導電性
シート(15)を介して他方の基板(2B)上の接続用パッ
ド(3b)と接続されている。
導電性シート(15)はゴム又は合成樹脂等から成る絶縁
状シートの垂直方向に複数の線状導体(15a)が埋め込
みされている。この線状導体(15a)の先端部はシート
(15)の表面から若干突出されており、且つ、隣接する
線状導体(15a)とは絶縁されている。
斯る導電性シートは特開昭62−29714号公報、特開昭59
−58709号公報に記載されている。
この導電性シート(15)を他方の基板(2B)の接続用パ
ッド(3b)上に配置すると、導電性シート(15)はケー
ス材(6)の補助枠(6a)と仕切台(6b)とによって位
置決めされ、確実に接続用パッド(3b)上に導電性シー
ト(15)が配置されることになる。
配線基板(8)と接続用パッド(3b)との接続は前述し
た導電性シート(15)を介してその部分、即ち、配線基
板(8)の接続用電極(8E)部分を加圧することによっ
て行われる。
加圧手段としては、金属あるいはゴム性の加圧板(16)
を用いて上述した様に配線基板(8)の接続用電極(8
E)上を加圧することによって配線基板(8)と接続用
パッド(3b)との接続が行われる。本実施例においては
金属性の加圧板(16)を用いるものとする。
金属性の加圧板(16)は第1図および第2図に示す如
く、配線基板(8)の接続用電極(8E)部分を加圧する
先端部は折り曲げ加工が施されている。金属性加圧板
(16)はステンレスばね鋼(SUS304)等のばね性を有し
た厚さ0.1〜1mmの鋼板を使用する。その鋼板の先端部分
は湾曲状(弓状)となる様に加工が施されている。
この加圧板(16)で配線基板(8)の接続用電極(8E)
部を加圧する場合には加圧板(16)の先端部、即ち、湾
曲状に形成されたその先端部がケース材(6)の補助枠
(6a)に形成された凹部(6d)に係止されることで加圧
接続が行われている。このとき、加圧板(16)の湾曲状
に形成されたその湾曲面(配線基板(8)との接地面)
には約6kg/cm2以上の圧力が加圧されることが確認され
た。配線基板(8)と導電路(3)の接続用パッド(3
b)との間に配置された導電性シート(15)は2.5kg/cm2
以上の圧力で導通が保証されていることから配線基板
(8)と接続用パッド(3b)とは十分に接続が行える。
前述したようにこの加圧板(16)を用いた構造にすれば
配線基板(8)と接続用パッド(3b)との接続は十分に
保証できるが更にその接続効果を期待する場合には、接
続用パッド(3b)上にあらかじめ半田ペーストを付着さ
せておき、導電性シート(15)と接続用パッド(3b)と
をあらかじめ一体化させておけば更にその接続力は増加
する。
また、この加圧板(16)の構造では湾曲状に形成された
部分のみで加圧状態が形成されるために配線基板(8)
上に搭載したマイコン(7)を加圧し、マイコン(7)
を破損させる様な恐れはない。
斯る金属性の加圧板(16)の他にゴム性の加圧板(16)
を用いることも可能である。ゴム性の加圧板(16)を用
いる場合にはシリコンゴム等の所定の厚みを有したゴム
を用いて配線基板(8)の接続用電極(8E)上に配置し
(図示しない)、後述する蓋体(17)を用いて接続用電
極(8E)部分を加圧して配線基板(8)と接続用パッド
(3b)との接続を行うことも可能である。
ところで、一方の基板(2A)に設けた孔(5)は蓋体
(17)によって密接されて、その空間部が完全に密封さ
れる。蓋体(17)はエポキシ樹脂等の絶縁性樹脂で板状
に形成され、孔(5)の周端辺に嵌合によってケース材
(6)と一体化される。一方、上述したゴム性の加圧板
(図示しない)を用いる場合には、蓋体(17)裏面の両
端側辺にはゴム性の加圧板(図示しない)と当接する凸
部(図示しない)を設け、蓋体をケース材(6)に嵌合
する際に凸部(図示しない)によってゴム性の加圧板が
加圧されて蓋体の係止と同時に配線基板と接続用パッド
との接続が行われる。
ところで、本発明の混成集積回路装置では、基板(2A)
(2B)上に搭載される複数の回路素子(4)および電子
部品(13)の搭載位置は所定設計に考慮されている。
即ち、配線基板(8)と重畳する他方の基板(2B)上に
は発熱を有するパワー素子の回路素子(4)が主に搭載
され、比較的高さを有しないIC、トランジスタ、チップ
抵抗、チップコンデンサ等の複数の回路素子(4)は、
基板(2A)(2B)の全領域にわたって搭載されている。
しかし、本発明の混成集積回路装置の一方の基板(2A)
に孔(5)が形成され、配線基板(8)が一方の基板
(2A)に設けた孔(5)、即ち、ケース材(6)の補助
枠(6a)内に収納される構造となり、二枚の基板(2A)
(2B)間で高さの異なる部分が発生する。そのために高
さを有した、例えばアルミ電解コンデンサ等の高さを有
した電子部品(13)は基板(2A)(2B)の周端部に搭載
され、基板(2A)(2B)とケース材(6)とを一体化し
たときに形成される封止空間(14)を有効に利用するこ
とができる。
また、マイコン(7)が搭載された配線基板(8)と接
続される接続用パッド(3b)の近傍にはマイコン(7)
ともっとも関連深い回路素子(4)が配置する様に設計
されている。即ち、この構造にすることによって、マイ
コン(7)とそのもっとも関連する回路素子(4)との
接続配線用の引回し線を最少限にできるメリットを有す
る。
基板(2A)(2B)上に搭載された複数の回路素子(4)
および電子部品(13)はケース材(6)と基板(2A)
(2B)とで形成された封止空間(14)内に密封封止さ
れ、マイコン(7)を搭載した配線基板(8)のみがケ
ース材(6)と蓋体(17)とで密封封止される構造とな
る。
本発明の混成集積回路装置でマイコン(7)のデータ消
去をする場合には、一方の基板(2A)に設けた孔
(5)、即ち、ケース材(6)の補助枠(6a)内に収納
配置された配線基板(8)を取り出して、紫外線を照射
して行い、データの再書込みを行う場合には、マイコン
(7)と接続されている配線基板(8)上の導電路(8
C)あるいは(8E)にプローブ等の書込み用端子を当接
させ、一般的な書込み装置よりデータを書込む。
ケース材(6)の補助枠(6a)内に収納された配線基板
(8)を取り出す際にはケース材(6)の補助枠(6a)
の凹部(6d)と係止された加圧板(16)を取りはずせば
極めて容易にその作業が行える。
以下に本発明を用いたモータ駆動用のインバータの混成
集積回路装置の具体例を示す。
モータ駆動用インバータとは、一般的に直流電源から任
意の交流電源を作り、例えば三相モータの回転数を任意
にコントロールするものである。即ち、商用交流電源を
整流回路を用いて整流した直流電源を電源として用い
る。その入力直流電源をインバータ主回路と呼び、三相
ブリッジ構成されたスイッチ素子を用いて所定のコント
ロール信号のもとでチョッピングして擬似交流を負荷に
出力する。コントロール信号を変化させることにより出
力交流の電圧、周波数を可変にすることができモータの
回転数やトルクを可変に調整することができる。
第6図に示したブロック図に基づいてモータ駆動用イン
バータを簡単に説明する。
第6図は集積回路基板(2)上にモータ駆動用インバー
タを搭載したときのブロック図である。
モータ駆動用インバータは、交流電源を入力し直流に変
換する整流回路(21)と、その整流回路(21)から出力
された直流電源を所定の間隔でチョッピングし負荷(モ
ータ)に擬似交流を供給するインバータ主回路(22)
と、インバータ主回路(22)を所定間隔でチョッピング
させる出力信号および他の装置の動作を行わせる出力信
号を供給するEPROM内蔵マイクロコンピュータ(7)
(以下マイコンと称する)と、マイコン(7)から出力
された出力信号を所望に増幅させるバッファ(23)と、
バッファ(23)により増幅された信号を電位の異なるベ
ースアンプ(25)に伝達する第1のインターフェイス
(24)と、第1のインターフェイス(24)から伝達され
た信号をインバータ主回路(22)に増幅して供給するベ
ースアンプ(25)と、整流回路(21)からインバータ主
回路(22)に供給される電流を検出すると共にインバー
タ主回路(22)の発熱を検出して第1のインターフェイ
ス(24)を介してマイコン(7)に所定の信号をフィー
ドバックさせてインバータ主回路(22)および周辺回路
を保護する保護回路(26)と、マイコン(7)に電位の
異なる信号を入出力する第2のインターフェイス(27)
と、マイコン(7)から出力される出力信号を外部装置
に供給するために増幅させる出力バッファ(28)とから
構成されている。以下に上述した各構成について簡単に
説明する。
先ず整流回路は周知のダイオードのブリッジ回路で構成
され、商用交流を直流に順変換するものである。本実施
例において、整流回路は基板上にチップ部品で構成され
ているが、整流回路のみを外付けによって構成する場合
も使用目的によって発生するが本発明には何んら支障は
ない。
次にインバータ主回路(22)は第7図に示す如く、直列
接続された2個のスイッチング素子(22a)(トランジ
スタ、MOSFET、IGBT等)を夫々並列接続(ブリッジ接
続)されている。本実施例においてはトランジスタ素子
を用いて説明するものとする。以下に説明をつづける。
主回路(22)の夫々のトランジスタのコレクターエミッ
タ間にはフライホイル用のダイオードが接続されると共
に夫々の直列接続された各トランジスタ間と負荷とを結
ぶための出力端子(U,V,W)が設けられている。また、
(22b)は入力用の入力端子である。
次にマイコン(7)は例えば、LM8051P(三洋製)のIC
チップ化されたものが用いられている。
第8図はマイコンの基本構成を示すブロック図であり、
命令の取り出しと実行を行うCPU(4a)と、所定のプロ
グラム・データが記憶されているメモリー部(4b)と外
部装置とのデータの入出力を行うためのI/Oポート部(4
c)から構成されている。マイコン(7)自体には新規
なところがないため、ここでは詳細に説明しないものと
する。このマイコン(7)によってインバータ主回路
(22)および所望の外部装置はコントロールされる。
次にバッファ(23)はLC4049B(三洋製)等のICチップ
化されたものが用いられる。このバッファ(23)はマイ
コン(7)からの出力信号を所定に増幅させるものであ
る。
次に第1のインターフェイス(24)は複数のフォトカプ
ラから構成され、例えば、PC817(シャープ製)等のIC
チップにより構成されている。第1のインターフェイス
(24)は上述した如く、バッファ(23)から出力された
出力信号を光でベースアンプ(25)に伝達させるもので
ある。
次にベースアンプ(25)は第9図に示す如く、第1のイ
ンターフェイス(24)から出力された信号が入力される
信号入力端子(25a)と、入力端子(25a)から入力され
た信号が供給されON,OFFされる第1および第3のトラン
ジスタ(Tr1)(Tr3)と、第3のトランジスタ(Tr3
のコレクタとそのベースが接続された第1のトランジス
タ(Tr1)とマイナスライン間に接続された第2のトラ
ンジスタ(Tr2)と、電源ライン間に接続された抵抗お
よびダイオードと、ダイオードと並列に接続されたコン
デンサとから構成されている。また、第1および第2の
トランジスタ間とインバータ主回路の各トランジスタの
ベースとエミッタとを接続する出力端子(25b)が設け
られている。例えば、ベースアンプ(25)の信号入力端
子(25a)にON信号が入力されると第1のトランジスタ
(Tr1)と第3のトランジスタ(Tr3)がONし、第2のト
ランジスタ(Tr2)がOFFする。すると、電源VDから第1
のトランジスタ(Tr1)、制御抵抗R1を介してインバー
タ主回路(22)のベースに所望の電流が供給される。ま
た、信号OFF時には第1のトランジスタ(Tr1)および第
3のトランジスタ(Tr3)がOFFし、第2のトランジスタ
(Tr2)をONさせる。そしてダイオードとコンデンサよ
り作られた電源からインバータ主回路(22)のオフを早
くさせるものである。
次に保護回路(26)は第10図に示す如く、インバータ主
回路(22)の近傍に設けられインバータ主回路(22)の
発熱による温度上昇を検出するダイオード等より構成さ
れる温度検出部(26a)と、整流回路(21)からインバ
ータ主回路(22)に供給される電流を検出する抵抗より
構成される電流検出部(26b)と、内部基準電圧を形成
する基準電圧部(26c)と、夫々の検出部(26a)(26
b)からの出力信号と基準電圧部(26c)から出力される
信号を比較する電圧比較部(26d)と、電圧比較部(26
d)からの信号をマイコン(7)にフィードバックさせ
る保護、制御信号出力部(26e)とから構成されてい
る。
次に第2のインターフェイス(27)は第1のインターフ
ェイス(24)と同様に複数個のフォトカプラから構成さ
れ、マイコン(7)と入力端子S0,S1から入出力される
信号をEPマイコン(6)に伝達するものである。
最後に出力バッファ(28)はバッファ(23)と同様にLC
4049B(三洋製)等のICチップ化されたものが用いら
れ、マイコン(7)からの信号を増幅し、出力端子PO0
〜PO9に信号を出力するものである。
以下にモータ駆動用インバータの動作について簡単に説
明する。
商用交流が端子(21a)から入力されると、上述した様
に整流回路(21)によって直流に変換される。その変換
された直流電流はインバータ主回路(22)に供給され
る。インバータ主回路(22)の出力端子(U,V,W)は負
荷(モータ)に接続され負荷に所望の電流を供給する。
入出力端子S0,S1、デジタル入力端子D0〜D5、アナログ
入力端子A0〜A3の各入力端子から所定の制御あるいは指
令信号が入力されるとマイコン(7)はその入力信号に
基づいて動作する。即ち、入力信号に基づいて、マイコ
ン(7)内に記憶されているメモリー内のプログラム・
データに基づいた所定の処理が実行されるコントロール
信号を出力する。そのコントロール信号はバッファ(2
3)により増幅され第1のインターフェイス(24)を介
してベースアンプ(25)に供給される。
ベースアンプ(25)に供給された信号はインバータ主回
路(22)の各トランジスタ素子のベースに供給され、イ
ンバータ主回路(22)の各トランジスタ素子をON,OFFさ
せて直流をチョッピングして擬似交流を形成し、出力端
子(U,V,W)を介して負荷へ交流を供給させて負荷を所
定の回転数で回転させる。
即ち、マイコン(7)内の所定のプログラム・データに
基づいてインバータ主回路(22)で直流をチョッピング
して交流に変換されている。また、ベースアンプ(25)
には別電源がVD1〜VD4端子を介して常時印加されてい
る。
上述したマイコン(7)内のプログラム・データを変換
すると、即ち別のマイコンに変換すればそのEPマイコン
内に内蔵されたプログラム・データに応じた回転にコン
トロールすることができる。
出力端子PO0〜PO9から出力される信号はマイコン(7)
に入力される入力指令に基づいてマイコン(7)が所定
の信号処理を行った結果に基づいた信号を出力する。出
力端子PO0〜PO9から出力される出力信号は外部の機器あ
るいは装置をコントロールする。例えばインバータエア
コンであれば電磁リレー、冷媒調整する弁等を室内の温
度変化に対応して所定にコントロールする。
上述したインバータ動作を行っている際にはインバータ
システム、即ち、他方の基板(2B)上の温度は定格最大
温度以下になる様に設計されているが、システム自体を
異常な環境下(高温、高湿下)での使用、あるいは放熱
が正常に行われない場合にはインバータ主回路(22)や
周辺の温度が異常に上昇し、システムあるいはセットを
破壊する恐れはあるが、本実施例では保護回路(26)の
温度検出部(26a)によって異常温度を検出してインバ
ータの動作を止めてインバータの発熱をおさえてセット
あるいはシステムを保護するものである。また、インバ
ータ主回路(22)には負荷が接続されているが、この負
荷内部の配線の異常による短絡、出力端子(U,V,W)の
短絡、あるいは外部ノイズによるマイコン(7)の誤動
作でインバータ主回路(22)の直列された素子が同時に
ONしたりすると異常な大電流がインバータ主回路(22)
に流れるが、この場合においても、保護回路(26)内の
電流検出部(26b)でその大電流を検出しただちに動作
を停止させて保護する。
上述した動作を行うことでモータ駆動用インバータの動
作が行われて負荷(モータ)の回転コントロールおよび
外部機器の動作を所定にコントロールして例えば、イン
バータエアコン等の制御を正常に動作させる。
第11図は第6図で示したモータ駆動用インバータ回路を
本実施例の他方の基板(2B)上に実装した場合を示す平
面図であり、実装される各回路素子の符号は第6図のブ
ロック図で示した符号と同一にしてある。尚、複数の各
回路素子を接続する導電路は煩雑となるため矢印にて示
すものとする。
第11図に示す如く、他方の基板(2B)の対向する周端部
には外部リード端子が固着される複数の固着用パッドが
設けられている。また、他方の基板(2B)の略中央部分
には配線基板(8)を固着するため接続用パッド(3b)
が形成されている。固着パッド(3a)から延在される導
電路上所定位置には複数の回路素子(4)が固着されて
いる。即ち、斯る他方の基板(2B)上には複数の回路素
子が固着されており、(21)は整流回路、(22)はイン
バータ主回路、(25)はベースアンプ、(23)はバッフ
ァ、(24)は第1のインターフェイス、(27)は第2の
インターフェイス、(28)は出力バッファ、(26)は保
護回路である。なお、一方の基板(2A)にはポリイミド
等のフィルム樹脂層(10)を介して他方の基板(2B)よ
り複数の導電路(3)が延在されており、一方の基板
(2A)上にインバータ主回路(22)等のインバータに必
要な一部の回路あるいはオプション用回路が配置されて
いる。
第11図から明らかな如く、配線基板(8)と接続される
接続用パッド(3b)の近傍、即ち、マイコン(7)と一
番関連深い回路素子(ここではバッファ、出力バッフ
ァ)が固着される。また、一点鎖線で囲まれた領域は接
着シートでケース材(6)が固着される固着領域である
ことを示す。
本実施例では両基板(2A)(2B)上にインバータ制御に
必要な全ての周辺回路だけが形成されていることにな
る。即ち、両基板(2A)(2B)上にはインバータ制御に
必要な周辺回路のみが形成されていることになり、一方
の基板(2A)に設けた孔(5)に収納されたマイコン
(7)を搭載した配線基板(8)のみが自由自在に挿脱
が可能となる。更に詳述すると、マイコン(7)のプロ
グラム・データの消去および書込みが可能となり、ユー
ザ側で専用のプログラム・データを書込みすることがで
きる。
斯る本発明に依れば、一方の基板(2A)の所望位置に孔
(5)を設け、その孔(5)によって形成された空間内
にマイコン(7)が搭載された配線基板(8)を収納
し、且つ配線基板(8)と導電路(3)との接続を導電
性シート(15)を介して加圧板(16)によって加圧接続
し、基板(2A)(2B)とケース材とで形成された封止空
間に他の回路素子を固着することにより、マイコン
(7)を自由自在に挿脱できる混成集積回路とマイコン
(7)との一体化した装置が小型化に行える大きな特徴
を有する。
以上に詳述した実施例では配線基板(8)上にマイコン
(7)を搭載したが、マイコン(7)以外のものとして
は、例えばEPROM、EEPROM等の不揮発性メモリを搭載す
ることも可能である。この場合においても本発明と同様
の効果が期待できることは説明するまでもない。
(ト)発明の効果 以上に詳述した如く、本発明に依れば、第1に一方の基
板(2A)の所望位置に孔(5)を設け、その孔(5)に
よって形成された空間内にマイコン(7)を搭載した配
線基板(8)を収納配置して他方の基板(2B)上の導電
路(3)と接続することにより、基板(2A)(2B)上に
搭載した回路素子(4)をケース材(6)と密封封止し
た状態で所望の制御機能を有したマイコン(7)の挿脱
が自由自在に行うことができる。その結果、マイコン
(7)以外の基板(2A)(2B)上の回路機能を共通化で
きる大きなメリットを有する。
第2に本発明では配線基板(8)と他方の基板(2B)上
の導電路(3)との接続を従来の半田等のろう材を用い
ることなく導電性シート(15)を介して加圧手段により
接続を行うことにより配線基板(8)の挿脱、即ち、マ
イコン(7)の挿脱を極めて容易に行える大きな効果を
有するものである。
第3に本発明では1つの混成集積回路装置で二枚の主基
板(集積回路基板)(2A)(2B)と副基板(配線基板)
(8)とがケース材(6)内に完全に収納される構造と
なるので、小型化で且つマイコン(7)を搭載した高密
度実装の混成集積回路装置を提供が可能となる。
第4に所望のROM領域を有したマイコン(7)が配線基
板(8)に搭載されるため、マイコン(7)の着脱を容
易に行える。その結果、両基板(2A)(2B)上に形成し
た回路機能を変更することなく、マイコン(7)自体の
変更あるいはマイコン(7)のROMの変更を行うことで
1つの混成集積回路装置で異種の装置の提供が可能とな
る。
第5に一方の基板(2A)の所望位置の孔(5)内にマイ
コン(7)を搭載した配線基板(8)を配置していると
共に、両集積回路基板(2A)(2B)上の組込むその周辺
回路素子の実装密度を向上することにより、従来必要と
されたプリント基板を廃止でき、極めて小型化のマイコ
ン(7)を内蔵する混成集積回路装置を実現できる。
第6に両集積回路基板(2A)(2B)として金属基板を用
いることにより、その放熱効果をプリント基板に比べて
大幅に向上でき、より実装密度の向上に寄与できる。ま
た導電路(3)として銅箔(11)を用いることにより、
導電路(3)の抵抗値を導電ペーストより大幅に低減で
き、実装される回路をプリント基板と同等以上に拡張で
きる。
第7にマイコン(7)と接続されるその周辺回路素子
(4)はケース材(6)と両集積回路基板(2A)(2B)
とで形成される封止空間(14)にダイ形状あるいはチッ
プ形状で組込まれるので、従来のプリント基板の様に樹
脂モールドしたものに比較して極めて占有面積が小さく
なり、実装密度の大幅に向上できる利点を有する。
第8にケース材(6)と両集積回路基板(2A)(2B)の
周端を実質的に一致させることにより、集積回路基板
(2)のほぼ全面を封止空間(14)として利用でき、実
装密度の向上と相まって極めてコンパクトな混成集積回
路装置を実現できる。
第9に両集積回路基板(2A)(2B)の一辺から外部リー
ド(12)を導出でき、極めて多ピンの混成集積回路装置
を実現できる利点を有する。
【図面の簡単な説明】
第1図は本発明の実施例を示す斜視分解図、第2図は第
1図を組立てたときのI−I断面図、第3図は本実施例
で用いる基板の断面図、第4図A,B、第5図A,Bは配線基
板を示す側面図、裏面図、第6図は本実施例で用いたモ
ータ駆動用インバータを示すブロック図、第7図は第6
図で示したインバータの主回路を示す回路図、第8図は
第6図で示したインバータのマイコンを示すブロック
図、第9図は第6図で示したインバータのベースアンプ
を示す回路図、第10図は第6図で示したインバータの保
護回路を示すブロック図、第11図は第6図で示したブロ
ック図を基板上に実装したときの平面図、第12図および
第13図は従来のマイコン実装構造を示す斜視図である。 (1)は混成集積回路装置、(2A)(2B)は集積回路基
板、(3)は導電路、(4)は回路素子、(5)は孔、
(6)はケース材、(7)はマイコン、(8)は配線基
板、(12)は外部リード端子、(13)は電子部品、(1
4)は封止空間、(15)は導電性シート、(16)は加圧
板、(17)は蓋体である。

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】相対向して配置された二枚の集積回路基板
    と 前記基板の対向する主面に形成された所望形状の導電路
    と 前記導電路に接続され所望の制御機能を有したマイクロ
    コンピュータと 前記マイクロコンピュータから所定の制御出力信号が供
    給され且つ前記基板上の導電路と接続されたその周辺の
    回路素子と 前記両基板間に一体化されたケース材とを具備し、 前記一方の基板の所望位置に孔を設け、前記孔によって
    露出された前記他方の基板の前記導電路上に導電性シー
    トを配置し、前記マイクロコンピュータを搭載した配線
    基板の接続電極部分を前記導電性シート上に配置させ、
    前記配線基板に所望の加圧手段を用いて加圧し前記配線
    基板と前記導電路とを接続したことを特徴とする混成集
    積回路装置。
  2. 【請求項2】前記ケース材は前記集積回路基板の周端部
    と略一致させた一定の厚みを有した枠体であることを特
    徴とする請求項1記載の混成集積回路装置。
JP8252190A 1990-03-29 1990-03-29 混成集積回路装置 Expired - Lifetime JPH0770681B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8252190A JPH0770681B2 (ja) 1990-03-29 1990-03-29 混成集積回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8252190A JPH0770681B2 (ja) 1990-03-29 1990-03-29 混成集積回路装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP20615089A Division JPH0821674B2 (ja) 1989-08-09 1989-08-09 混成集積回路装置

Publications (2)

Publication Number Publication Date
JPH03174762A JPH03174762A (ja) 1991-07-29
JPH0770681B2 true JPH0770681B2 (ja) 1995-07-31

Family

ID=13776839

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8252190A Expired - Lifetime JPH0770681B2 (ja) 1990-03-29 1990-03-29 混成集積回路装置

Country Status (1)

Country Link
JP (1) JPH0770681B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11521919B2 (en) 2019-02-28 2022-12-06 Fraunhofer-Gesellschaft Zur Foerderung Der Angewandten Forschung E.V. Flex-foil package with coplanar topology for high-frequency signals
US11615996B2 (en) 2019-02-28 2023-03-28 Fraunhofer-Gesellschaft Zur Foerderung Der Angewandten Forschung E.V. Thin dual foil package including multiple foil substrates
US11764122B2 (en) 2019-02-28 2023-09-19 Fraunhofer-Gesellschaft Zur Foerderung Der Angewandten Forschung E.V. 3D flex-foil package

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101833155B1 (ko) * 2013-12-19 2018-02-27 인텔 코포레이션 플렉시블하게-랩핑된 집적 회로 다이

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11521919B2 (en) 2019-02-28 2022-12-06 Fraunhofer-Gesellschaft Zur Foerderung Der Angewandten Forschung E.V. Flex-foil package with coplanar topology for high-frequency signals
US11615996B2 (en) 2019-02-28 2023-03-28 Fraunhofer-Gesellschaft Zur Foerderung Der Angewandten Forschung E.V. Thin dual foil package including multiple foil substrates
US11764122B2 (en) 2019-02-28 2023-09-19 Fraunhofer-Gesellschaft Zur Foerderung Der Angewandten Forschung E.V. 3D flex-foil package

Also Published As

Publication number Publication date
JPH03174762A (ja) 1991-07-29

Similar Documents

Publication Publication Date Title
US6482674B1 (en) Semiconductor package having metal foil die mounting plate
EP1143514B1 (en) Resin-sealed power semiconductor device including substrate with all electronic components for control circuit mounted thereon
WO2000016398A1 (fr) Module de puissance a semi-conducteur et systeme d'entrainement de moteur
JPH0770681B2 (ja) 混成集積回路装置
JPH0770680B2 (ja) 混成集積回路装置
JPH0748540B2 (ja) 混成集積回路装置
JPH0770678B2 (ja) 混成集積回路装置
JPH0748541B2 (ja) 混成集積回路装置
JPH0770679B2 (ja) 混成集積回路装置
JPH0748539B2 (ja) 混成集積回路装置
JPH03174756A (ja) 混成集積回路装置
JPH079965B2 (ja) 混成集積回路装置
JPH079964B2 (ja) 混成集積回路装置
JPH0758755B2 (ja) 混成集積回路装置
JPH03174760A (ja) 混成集積回路装置
JPH0748538B2 (ja) 混成集積回路装置
JPH03174753A (ja) 混成集積回路装置
JPH03174754A (ja) 混成集積回路装置
JPH079963B2 (ja) 混成集積回路装置
JPH03104153A (ja) 混成集積回路装置
JPH03174752A (ja) 混成集積回路装置
JPH03104152A (ja) 混成集積回路装置
JPH0748537B2 (ja) 混成集積回路装置
JPH0821674B2 (ja) 混成集積回路装置
JPH03174750A (ja) 混成集積回路装置