DE19723203B4 - Verfahren zum Herstellen eines Halbleiterbauteils in Chipgröße - Google Patents
Verfahren zum Herstellen eines Halbleiterbauteils in Chipgröße Download PDFInfo
- Publication number
- DE19723203B4 DE19723203B4 DE19723203A DE19723203A DE19723203B4 DE 19723203 B4 DE19723203 B4 DE 19723203B4 DE 19723203 A DE19723203 A DE 19723203A DE 19723203 A DE19723203 A DE 19723203A DE 19723203 B4 DE19723203 B4 DE 19723203B4
- Authority
- DE
- Germany
- Prior art keywords
- chip
- conductive wire
- semiconductor device
- semiconductor
- conductive wires
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
- H01L23/293—Organic, e.g. plastic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/78—Apparatus for connecting with wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
- H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
- H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/13144—Gold [Au] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73215—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/78—Apparatus for connecting with wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/852—Applying energy for connecting
- H01L2224/85201—Compression bonding
- H01L2224/85203—Thermocompression bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/852—Applying energy for connecting
- H01L2224/85201—Compression bonding
- H01L2224/85205—Ultrasonic bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00013—Fully indexed content
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01023—Vanadium [V]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0105—Tin [Sn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Wire Bonding (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
Verfahren
zum Herstellen eines Halbleiterbauteiles in Chipgröße, mit
folgenden Schritten in der angegebenen Reihenfolge
Verbinden eines inneren Endes wenigstens eines leitenden Drahtes (26) mit einem auf einem Halbleiterchip (21) gebildeten Chipkissen (22),
Einschließen des gesamten Halbleiterchips (21) ausschließlich eines äußeren Endes des wenigstens einen leitenden Drahtes (26) mit einem Formharz (23),
Abschneiden des wenigstens einen leitenden Drahtes (26) auf eine vorbestimmte Länge, und
Gestalten des äußeren Endes des aus dem Formharz (23) vorstehenden wenigstens einen leitenden Drahts (26).
Verbinden eines inneren Endes wenigstens eines leitenden Drahtes (26) mit einem auf einem Halbleiterchip (21) gebildeten Chipkissen (22),
Einschließen des gesamten Halbleiterchips (21) ausschließlich eines äußeren Endes des wenigstens einen leitenden Drahtes (26) mit einem Formharz (23),
Abschneiden des wenigstens einen leitenden Drahtes (26) auf eine vorbestimmte Länge, und
Gestalten des äußeren Endes des aus dem Formharz (23) vorstehenden wenigstens einen leitenden Drahts (26).
Description
- Die vorliegende Erfindung bezieht sich auf ein Herstellungsverfahren für ein Halbleiterbauteil in Chipgröße (im folgenden auch Chipgrößen-Halbleiterbauteil genannt), wobei die Größe des Halbleiterbauteiles nahezu auf die Größe eines Halbleiterchips minimiert werden kann, das Vorsehen von zahlreichen Stiften zum Ausbilden der kürzestmöglichen elektrischen Strecke zum Übertragen eines elektrischen Signales zwischen einem Chipkissen und der Außenseite erleichtert ist und daher elektrische Eigenschaften verbessert sind.
- Bei dem Aufbau des herkömmlichen Halbleiterbauteiles ist ein Halbleiterchip fest auf eine Unterlage eines Leiterrahmens gebondet bzw. mit dieser verbunden, die Kissen des Halbleiterchips und interner Leitungen sind weiterhin elektrisch mit leitenden Drähten verbunden, und die gesamte Struktur ist dann in ein Formharz eingeschlossen. Schließlich werden die externen Leiter geformt, um abhängig von dem beabsichtigten Gebrauch eine vorbestimmte Gestalt zu haben.
-
1 ist eine Schnittdarstellung, die den Aufbau eines SOJ-(kleiner Umriß mit J-Leiter)Halbleiterbauteiles zeigt, bei dem die externen Leiter so gestaltet sind, daß sie die Form des Buchstabens "J" haben. Wie in dieser Figur dargestellt sind, sind interne Leiter3 eines Leiterrahmens auf einen Halbleiterchip unter Verwendung der Stärke eines Haftbandes2 gebondet bzw. angebracht, und in der Mitte der Oberseite des Halbleiterchips gebildetete Chipkissen6 sind mit den internen Leitern3 über leitende Drähte4 durch ein Ultraschall-Thermokompressionsbonden verbunden. Dann werden der Halbleiterchip1 und die internen Leiter3 mit Ausnahme der externen Leiter7 durch ein Formharz6 umgeben und geformt, und anschließend werden die externen Leiter7 abhängig von dem Zweck des Benutzers ausgestaltet. Die externen Leiter in1 sind als "J"-Leiter gestaltet. - Jedoch hat das herkömmliche Halbleiterbauteil den Aufbau, daß ein elektrisches Signal von den Chipkissen
6 , die auf dem Halbleiterchip ausgebildet sind, zu der Außenseite des Halbleiterbauteiles mittels des Leiterrahmens übertragen wird. Da die Abmessung des Bauteiles dazu neigt, relativ groß im Vergleich mit der Abmessung des Halbleiterchips zu werden und folglich die elektrische Strecke von den Halbleiterkissen zu den externen Leitern größer wird, nehmen die elektrischen Eigenschaften ab, und das Vorsehen eines Halbleiterbauteiles mit zahlreichen Stiften ist schwierig zu erzielen. - Um daher die Nachteile des obigen herkömmlichen Halbleiterbauteiles, das den Leiterrahmen verwendet, zu überwinden, wurden zahlreiche Arten von Halbleiterbauteilen entwickelt, und ein Chipgrößen-Halbleiterbauteil ist eines von diesen.
- So sind aus JP 8-51114 A Halbleiter-Bauteile bekannt, bei deren Herstellung in einem ersten Schritt leitfähige formbare Kugeln über Bohrlöchern in einer Grundplatte angeordnet werden. Ein Halbleiterchip wird so über den leitfähigen Kugeln angeordnet, daß dessen Chipkissen entsprechende leitfähige Kugeln kontaktieren, und danach wird auf den Halbleiterchip Druck ausgeübt, so daß die leitfähigen Kugeln mit den Chipkissen verbunden werden und Teile der Kugeln in die Bohrlöcher gepreßt werden, um die Teile der Kugeln in eine gewünschte Form zu bringen. Abschließend wird die gesamte Struktur mit einem Harz eingegossen, wobei die geformten Teile der leitfähigen Kugeln frei bleiben. Eine Gestaltung der freiliegenden geformten Teile der Kugeln nach dem Eingießen wird hier nicht beschrieben.
- Ein anderer Weg äußere Enden von mit Chipkissen verbundenen Leitern von Halbleiter-Bauteilen zu gestalten, wird in
FR 2 622 741 A1 - Kugelförmige äußere Enden von mit Chipkissen eines Halbleiter-Bauteils verbundenen Leitern können gemäß JP 4-25026 A hergestellt werden, indem Drähte mit Chipkissen durch Thermokompression verbunden und anschließend unter Verwendung einer Bogenentladung so abgeschnitten werden, daß die freiliegenden Enden der Drähte eine kugelförmige Form erhalten.
- Aus JP 3-14235 A und
US 5,060,843 sind Halbleiterchips bekannt, die auf ihren Chipkissen angebrachte leitende Drähte aufweisen, die mit einem speziellen Bonding-Werkzeug mit dem Halbleiterchip elektrisch leitend verbunden werden. Bevor die Drähte auf eine gewünschte Länge abgeschnitten werden, führt das Bonding-Werkzeug vordefinierte Bewegungen aus, um die Drähte in eine gewünschte Richtung zu biegen, so daß nach dem Abschneiden äußere Enden der Drähte in die gewünschte Richtung weisen. Auf diese Weise sollen Kurzschlüsse zwischen einzelnen Chipkissen bzw. einzelnen leitenden Drähten verhindert werden. - Bei den drei zuletzt genannten Halbleiter-Bauteilen, werden die äußeren, d.h. freiliegenden Enden von mit Chipkissen verbundenen Leitern vor einem Einschließen des Halbleiter-Bauteils mit Formharz in eine gewünschte Form gebracht. Daher ist in diesen Fällen eine exakte Kontrolle des Einschließens mit Formharz notwendig, damit die äußeren Enden der Leiter nicht von Formharz umschlossen werden.
- Dies kann mit dem in "The International Journal of Microcircuits and Electronic Packaging, Vol. 18, Nr. 2, 2. Quartal 1995, S.154-161" offenbarten Verfahren verhindert werden. Hierbei werden Bondkugeln mit Chipkissen eines Halbleiterchips verbunden, bevor sie unter Druck mit einem Substrat verbunden werden. So werden äußere Enden der Bondkugeln beim Verbinden mit dem Substrat in eine gewünschte Form gebracht. Ein Einschließen der gesamten Struktur mit Formharz wird hier nicht durchgeführt, da ein auf dem Substrat vorgesehener nicht-leitender Klebstoff, durch den die Bondkugeln beim Verbinden mit dem Substrat hindurchgedrückt werden, die einzelnen Komponenten miteinander verbindet. Dieses Verfahren eignet sich speziell für die Fälle, bei denen in einem Herstellungsablauf Halbleiterchips mit elektrischen Leitern versehen und mit anderen Bauteilen (z.B. Substraten) verbunden werden sollen, und nicht für die Fälle, bei denen Halbleiterchips mit elektrischen Leitern in einem Herstellungsprozeß versehen werden und dann in einem nachgelagerten Verarbeitungsprozeß verwendet werden sollen.
- Ein anderes Problem bei der Verwendung von Halbleiterchips mit mit Chipkissen verbundenen Leitern sind mechanische Spannungen in den Halbleiterchips und/oder Leitern, die auftreten, wenn Halbleiterchips und die damit zu verbindenden Leiter oder die über die Leiter mit den Halbleiterchips elektrisch leitend zu verbindenden weiteren Komponenten unterschiedliche thermische Ausdehnungskoeffizienten haben. So wird in "Motorola Technical Developments, Vol. 18, März 1993, S.76-77" beschrieben, innere Enden vor vorgeformten Leitern (Kontaktwarzen) mit Chipkissen von Halbleiter-Bauteilen unter geringem Anpreßdruck und geringer Bondingtemperatur zu verbinden, wobei äußere Enden der vorgeformten Leiter (Kontaktwarzen) nicht in ihrer Form verändert werden.
- In
US 5,536,973 sowie in JP 6-338 504 A werden derartige mechanische Spannungen vermieden, indem leitende Drähte mit Chipkissen eines Halbleiter-Bauteiles verbunden werden, die Drähte danach auf eine gewünschte Länge abgeschnitten und axial so komprimiert werden, daß die leitenden Drähte in eine federartige Form gebracht werden. Die freiliegenden Enden der federartigen Drähte werden dann mit Kontaktstellen anderer Komponenten verbunden, wobei die federartige Gestalt der Drähte mechanische Spannungen beim Verbinden aufgrund unterschiedlicher thermischer Ausdehnungskoeffizienten der zu verbindenden Einzelteile kompensiert. Ein Einschließen derartiger mit leitenden federartigen Drähten versehenen Halbleiter-Bauteilen mit Formharz ist hier nicht vorgesehen, da dies der spannungskompensierenden Wirkung der federartigen Drähte entgegenstehen würde. Daher können auf diese Weise keine mit Formharz ummantelte Halbleiter-Bauteile mit freiliegenden äußeren Enden von leitenden Drähten hergestellt werden. - JP 08-055856 A und
US 4,955,523 offenbaren Verfahren zur Herstellung eines Halbleiterbauteils in Chipgröße, bei denen die freien Enden von mit Chipkissen eines Halbleiterchips verbundenen Drähten als Bondkugeln bzw. spitz zulaufenden ausgestaltet und danach der Halbleiterchip und die Drähte vergossen werden. -
2 ist eine perspektivische Darstellung, die ein teilweise aufgeschnittenes PMEB-Typ-(in Kunststoff geformtes und mit erstreckten Kontaktwarzen versehenes)Chipabmessungs-Halbleiterbauteil zeigt. Wie in dieser Figur dargestellt ist, ist ein Metallverdrahtungsmuster13 gebildet, um eine Vielzahl von auf dem Halbleiterchip11 ausgebildeten Chipkissen12 mit internen Kontaktwarzen-Bondkissen17 zu verbinden, und auf den internen Kontaktwarzen-Bondkissen17 sind leitende interne Kontaktwarzen16 gebondet, auf deren Oberseiten (nicht gezeigte) Bänder verbunden sind. Dann wird der Halbleiterchip11 mit einem - Formharz
14 umgeben und eingeformt, und durch Entfernen der Bänder werden die Oberseiten der internen Kontaktwarzen16 freigelegt. Eine Lötpaste wird auf die internen Kontaktwarzen16 aufgetragen, leitende externe Lotkugeln15 werden darauf aufgebracht, und die externen Kugeln15 sowie die internen Kontaktwarzen16 werden mittels eines Infrarot-Rückflußprozesses gebondet, was zu einem vervollständigten PMEB-Typ-Chipabmessungs-Halbleiterbauteil führt, dessen Beschreibung in "SEMICON JAPAN, '94 SYMPOSIUM", abgehalten von MITSUBISHI-Corporation, veröffentlicht wurde. -
3 ist eine Schnittdarstellung einer Kontaktwarzenelektrode in2 . Nunmehr wird das herkömmliche PMEB-Typ-Chipgrößen-Halbleiterbauteil in Einzelheiten erläutert. - Wie in
3 dargestellt ist, sind die Chipkissen12 auf der Oberseite des Halbleiterchips11 gebildet, ein Passivierungsfilm18 zum Schützen des Chips ist auf dem Halbleiterchip11 mit Ausnahme der Oberseite der Chipkissen12 vorgesehen, und ein metallisches Verdrahtungsmuster13 wird auf dem Chippassivierungsfilm18 gebildet, wobei ein Ende des Metall-Verdrahtungsmusters13 mit den Chipkissen12 verbunden ist und das andere Ende13 hiervon an die internen Kontaktwarzen-Bondkissen17 angeschlossen ist. Ein Polyimidfilm19 wird auf den obigen Aufbau mit Ausnahme der internen Kontaktwarzen-Verbindungskissen17 gebildet, und die internen Kissen16 werden auf die so freiliegenden internen Kontaktwarzen-Verbindungskissen17 mittels eines Lot-Haftmittels20 , das aus Pb oder Sn aufgebaut ist, verbunden. Dann schließt das Formharz14 den Halbleiterchip11 ein, indem derselbe auf der gesamten Oberfläche des obigen Aufbaues mit Ausnahme der Oberseite der internen Kontaktwarzen16 umgeben wird, und externe Kugeln15 werden auf die internen Kontaktwarzen16 gebondet bzw. mit diesen verbunden, um den gesamten Prozeß abzuschließen. - Wie oben beschrieben ist, ist bei dem Aufbau des PMEB-Typ-Chipgrößen-Halbleiterbauteiles, das sowohl der Zeitschrift "SEMICON JAPAN '94 SYMPOSIUM" (2. Dez. 1994) durch MITSUBISHI-Corporation in Japan als auch in "IEEE Transactions on Components, Packaging, and Manufacturing Technology", Teil A, Vol. 18, Nr. 3, September 1995, Seiten 451–457, veröffentlicht ist, ein Kugelverbindungsmuster zum Übertragen eines elektrischen Signales von den Chipkissen
12 durch einen getrennten Herstellungsprozeß eines metallischen Verdrahtungsmusters (Vorzusammenbau-Prozeß in veröffentlichten Daten) gebildet. Das heißt, das metallische Verdrahtungsmuster13 wird von den Chipkissen12 des Halbleiterchips11 zu den internen Kontaktwarzen-Verbindungskissen17 , die jeweils elektrisch anzuschließen sind, verbunden, und die leitenden internen Kontaktwarzen16 werden auf die internen Kontaktwarzen-Verbindungskissen17 gebondet. Das Formharz14 umgibt den obigen gesamten Aufbau und schließt diesen ein, und externe Kugeln15 , die als externe Leiter dienen sollen, werden mit den internen Kontaktwarzen16 verbunden, und schließlich ist ein vervollständigtes Chip-Halbleiterbauteil hergestellt. - Bei dem Aufbau des PMEB-Typ-Chipgrößen-HalbleiterbauteilEs ist im Vergleich mit dem herkömmlichen Halbleiterbauteil die Gesamtabmessung des Halbleiterbauteiles insgesamt im Bezug auf diejenige des Chips relativ kleiner und weist einen kürzeren elektrischen Pfad auf, was zu einer Verbesserung von dessen elektrischen Eigenschaften führt. Jedoch ist ein getrennter Herstellungsprozeß für das metallische Verdrahtungsmuster (Vorzusammenbau-Prozeß in den veröffentlichten Daten) erforderlich, und hinsichtlich der Verbesserung der elektrischen Eigenschaften kann, da eine elektrische Strecke von den Chipkissen des Halbleiterbauteiles zu den externen Kugeln relativ lang ist, ausgedrückt werden, daß die elektrischen Eigenschaften nicht wesentlich verbessert wurden.
- Es ist daher eine Aufgabe der vorliegenden Erfindung, die Abmessung oder Größe eines Halbleiterbauteiles zu minimieren und einen kürzestmöglichen elektrischen Pfad zum Übertragen eines elektrischen Signales zur Außenseite vorzusehen, um so das Anordnen zahlreicher Stifte zu erleichtern und die elektrischen Eigenschaften zu verbessern.
- Diese Aufgabe wird durch das Verfahren gemäß Ansprüch 1 gelöst.
- Nachfolgend wird die Erfindung anhand der Zeichnungen näher erläutert. Es zeigen:
-
1 eine Schnittdarstellung, die den Aufbau eines SOJ-Halbleiterbauteiles gemäß dem Stand der Technik veranschaulicht, -
2 eine perspektivische Darstellung, die das teilweise aufgeschnittene PMEB-(Kunststofform mit erstreckten Kontaktwarzen)Typ-Chipgrößen-Halbleiterbauteil gemäß dem Stand der Technik veranschaulicht, -
3 eine Schnittdarstellung, die einen Teil einer Kontaktwarzenelektrode in2 gemäß dem Stand der Technik veranschaulicht, -
4 eine perspektivische Darstellung, die ein teilweise aufgeschnittenes Chipgrößen-Halbleiterbauteil veranschaulicht, das gemäß einem Ausführungsbeispiel der vorliegenden Erfindung hergestellt wurde, -
5 eine Schnittdarstellung längs einer Linie A-A in4 , -
6 eine perspektivische Darstellung, die ein teilweise aufgeschnittenes Chipgrößen-Halbleiterbauteil veranschaulicht, das gemäß einem anderen Ausführungbeispiel der vorliegenden Erfindung in4 hergestellt wurde, -
7 eine Schnittdarstellung längs einer Linie B-B in6 , -
8 eine perspektivische Darstellung, die ein teilweise aufgeschnittenes Chipgrößen-Halbleiterbauteil veranschaulicht, das gemäß einem anderen Ausführungsbeispiel der vorliegenden Erfindung hergestellt wurde, -
9 eine perspektivische Darstellung, die ein teilweise aufgeschnittenes Chipgrößen-Halbleiterbauteil zeigt, das gemäß einem anderen Ausführungsbeispiel der vorliegenden Erfindung hergestellt wurde, -
10 eine Schnittdarstellung längs einer Linie C-C in den8 und9 , und -
11A bis11C Darstellungen für ein Herstellungverfahren für ein Chipgrößen-Halbleiterbauteil gemäß der vorliegenden Erfindung. - Ein Chipgrößen-Halbleiterbauteil, das gemäß der vorliegenden Erfindung hergestellt wurde, wird nunmehr anhand der begleitenden Zeichnungen beschrieben.
-
4 ist eine perspektivische Darstellung, die ein teilweise aufgeschnittenes Chipgrößen-Halbleiterbauteil zeigt. Wie in dieser Zeichnung dargestellt ist, sind mehrere Chipkissen22 eines Halbleiterchips21 mit inneren Enden von leitenden Drähten26 verbunden, die vertikal darauf stehen, und der gesamte Halbleiterchip21 mit Ausnahme der äußeren Enden der leitenden Drähte26 ist in ein Formharz23 eingeschlossen. Da hier die Chipkissen22 in der Längsrichtung des Halbleiterchips21 an dessen Seiten angeordnet sind, ist das innere Ende von jedem der leitenden Drähte26 mit dem Chipkissen22 verbunden, und die äußeren Enden hiervon, die aus dem Formharz23 vorstehen, sind ebenfalls in der Längsrichtung an den Seiten des vervollständigten Bauteiles angeordnet. -
4 ist eine schematische Darstellung eines Verbindungsaufbaues der Chipkissen22 und der leitenden Drähte26 . Anhand des erfindungsgemäße hergestellten Chipgrößen-Halbleiterbauteiles in4 werden nunmehr der Verbindungsaufbau bzw. das Verbindungsverfahren für Chipkissen22 und die leitenden Drähte26 in Einzelheiten beschrieben. -
5 ist eine Schnittdarstellung längs einer Linie A-A in4 . Wie in dieser Zeichnung dargestellt ist, sind die Chipkissen22 auf dem Halbleiterchip21 gebildet, und ein Passivierungsfilm27 ist auf dem Halbleiterchip21 mit Ausnahme der Chipkissen22 angebracht. Auf dem Passivierungsfilm27 ist ein PIQ-Film28 ausgebildet, der aus einem Polyimidharz aufgebaut ist. Zusätzlich ist ein inneres Ende von jedem der leitenden Drähte26 mit einem jeweiligen Kissen der Chipkissen22 verbunden, und die Drähte26 und Chipkissen22 sind über ein Ultraschall-Thermokompressionsbonden miteinander verbunden bzw. gebondet. Hier sind die inneren Enden der leitenden Drähte26 , die auf die Chipkissen22 gebondet sind, zu Bondkugeln25 von unregelmäßigen ovalen Formen durch die Thermokompression gestaltet. Der gesamte Halbleiterchip21 mit Ausnahme der äußeren Enden der leitenden Drähte26 ist durch das Formharz23 umgeben und eingeformt, um den Halbleiterchip21 und die leitenden Drähte26 zu schützen. Hier dienen die äußeren Enden der leitenden Drähte26 , die aus dem Formharz23 vorstehen, als externe Leiter zum Übertragen elektrischer Signale zu und von den Chipkissen22 . -
6 ist eine perspektivische Darstellung, die ein teilweise aufgeschnittenes Chipgrößen-Halbleiterbauteil zeigt, das gemäß einem anderen Ausführungsbeispiel der vorliegenden Erfindung hergestellt wurde. Wie in dieser Zeichnung dargestellt ist, sind die inneren Enden der leitenden Drähte26 mit entsprechenden Chipkissen einer Vielzahl von Chipkissen22 verbunden, die jeweils auf dem Halbleiterchip21 gebildet sind, und der gesamte Halbleiterchip21 mit Ausnahme der äußeren Enden der leitenden Drähte26 ist mit dem Formharz23 eingeschlossen. Zusätzlich sind die äußeren Enden der aus dem Formharz23 vorstehenden leitenden Drähte26 durch Kompression nach unten gebogen, um zu dem mittleren Teil des Halbleiterchips21 gerichtet zu sein und um folglich externe Leiter24 in der Form eines "L" zu bilden.7 ist eine Schnittdarstellung längs einer Linie B-B in6 , wobei in Einzelheiten der Aufbau des Chipgrößen-Halbleiterbauteiles gemäß6 gezeigt ist. - Wie in dieser Zeichnung dargestellt ist, sind die Chipkissen
22 in dem Halbleiterchip21 gebildet, der Passivierungsfilm27 ist auf dem Halbleiterchip21 mit Ausnahme der Chipkissen22 ausgeführt, und auf dem Passivierungsfilm27 ist ein aus einem Polyimidharz zusammengesetzter PIQ-Film28 vorgesehen. Innere Enden der leitenden Drähte26 sind mit den Chipkissen22 verbunden, und die inneren Enden der leitenden Drähte26 und die Chipkissen22 sind über das Ultraschall-Thermokompressionsbonden verbunden. - Hier sind die inneren Enden der auf die Halbleiterchips gebondeten leitenden Drähte
26 zu Bondkugeln25 von unregelmäßigen ovalen Formen durch Thermokompression gestaltet. Dann wird der gesamte Halbleiterchip21 mit Ausnahme der äußeren Enden der leitenden Drähte26 mit dem Formharz23 umgeben, um so den verbundenen Teil des Halbleiterchips21 , die inneren Enden der leitenden Drähte26 und die Chipkissen22 zu schützen. - Die äußeren Enden der leitenden Drähte
26 , die aus dem Formharz23 vorstehen, werden durch Kompression mittels eines Bondkopfes29 nach unten gebogen, um zu dem zentralen Teil des Halbleiterchips21 gerichtet zu sein, so daß sie als (nicht gezeigte) externe Leiter in der Gestalt eines "L" dienen oder externe Leiter24 in der Gestalt eines "T" bilden, von dem der obere Teil parallel zu der Oberfläche des Formharzes23 ist. -
8 ist eine perspektivische Darstellung, die einen teilweise aufgeschnittenen Chipgrößen-Halbleiterbauteil veranschaulicht, das gemäß einem weiteren Ausführungsbeispiel der vorliegenden Erfindung hergestellt wurde. Wie in dieser Zeichnung dargestellt ist, sind als externe Leiter dienende externe Kugeln24' mit einer Vielzahl von Chipkissen22 verbunden, und der gesamte Halbleiterchip21 mit Ausnahme der kreisförmigen externen Kugeln24' ist mit dem Formharz23 geformt oder gepreßt. Hier sind die Chipkissen22 in der Längsrichtung des Halbleiterchips21 an dessen Seiten angeordnet, und demgemäß sind mit den Chipkissen22 verbundene externe Kugeln24' ebenfalls in der Längsrichtung an den Seiten des vervollständigten Bauteiles angeordnet. -
9 ist eine perspektivische Darstellung, die ein teilweise aufgeschnittenes Chipgrößen-Halbleiterbauteil zeigt, das gemäß noch einem weiteren Ausführungsbeispiel der vorliegenden Erfindung hergestellt wurde. In dem in8 dargestellten Halbleiterbauteil sind die externen Kugeln24' längs beiden Seiten der oberen Oberfläche des Bauteiles gebildet, jedoch sind in9 die externen Kugeln24' längs aller vier Seiten der oberen Oberfläche des Bauteiles vorgesehen, was der einzige Unterschied zwischen den beiden Ausführungsbeispielen der8 und9 ist. - Da die
8 und9 lediglich schematisch den Verbindungsaufbau der Chipkissen22 und der externen Kugeln veranschaulichen, werden nunmehr anhand der10 der Verbindungsaufbau sowie das Verbindungsverfahren der Chipkissen22 und der externen Kugeln24' in dem Chipgrößen-Halbleiterbauteil beschrieben. -
10 ist eine Schnittdarstellung längs einer Linie C-C in den8 und9 . Wie in dieser Zeichnung dargestellt ist, sind die Chipkissen22 in dem Halbleiterchip21 gebildet, und auf dem Passivierungsfilm27 ist der aus einem Polyimidharz zusammengesetzte PIQ-Film28 angeordnet. Zusätzlich sind innere Enden der leitenden Drähte26 senkrecht mit den Chipkissen22 verbunden und dort durch Ultraschall-Thermokompressionsbonden gebondet. Hier sind die mit den Chipkissen22 gebondeten inneren Enden der leitenden Drähte26 gestaltet, um Bondkugeln25 von unregelmäßigen ovalen Formen durch die Thermokompression zu bilden. Der gesamte Halbleiterchip21 mit Ausnahme der äußeren Enden der leitenden Drähte26 ist mit dem Formharz23 umgeben, um so den verbundenen Teil des Halbleiterchips21 , die inneren Enden der leitenden Drähte26 und die Chipkissen22 zu schützen. Dann werden die äußeren Enden der aus dem Formharz23 vorstehenden leitenden Drähte26 gebildet, um eine kreisförmige Gestalt der externen Kugeln24' anzunehmen, indem eine Bogenentladung verwendet wird. Hier dienen die so gebildeten, kreisförmig gestalteten externen Kugeln24' als externe Leiter zum Übertragen eines elektrischen Signales zu und von den Chipkissen. - Wie oben beschrieben ist, liegt der einzige Unterschied in dem Aufbau zwischen dem Ausführungsbeispiel des Chipgrößen-Halbleiterbauteiles gemäß, der
4 und dem von4 abgewandelten Beispiel in6 darin, daß die Gestalten der äußeren Enden der leitenden Drähte26 , die aus dem Formharz23 vorstehen, um als externe Leiter dienen, voneinander verschieden sind. Als ein Bezugsmaß sind die Gestalten der externen oder äußeren Leiter abhängig von dem beabsichtigten Gebrauch änderbar und nicht lediglich auf einer vertikale "L"-Form oder eine kreisförmige Kugelform begrenzt, wie dies durch die beschriebenen Ausführungsbeispiele der vorliegenden Erfindung veranschaulicht ist. - Zusätzlich sind die Lage der vertikal vorstehenden leitenden Drähte
26 in4 , die als externe Leiter dienen, die externen Leiter, die "L"-förmigen Leiter24 in6 bilden, und die kreisförmige Kugelgestalt der externen Kugeln24' in8 ebenfalls gemäß der Lage der Vielzahl von Chipkissen22 , die in dem Halbleiterchip21 ausgebildet sind, veränderlich und nicht auf die Lage der Ausführungsbeispiele der vorliegenden Erfindung, wie diese oben beschrieben sind, begrenzt. - Im folgenden wird das Herstellungsverfahren für das Chipgrößen-Halbleiterbauteil gemäß der vorliegenden Erfindung, wie dieses anhand der
1 bis10 erläutert ist, mittels der11A bis11D beschrieben. - Zunächst wird eine Form
30 vorgesehen, wie dies in11A veranschaulicht ist. Die Form30 hat eine Vielzahl von Hohlräumen31 , um darin einen Halbleiterchip21 unterzubringen, und eine Metallplatte32 , die auf einer Oberseite der Form30 zwischen den Hohlräumen31 gebildet ist. Mit der Oberseite der Metallplatte32 sind die inneren Enden der Vielzahl von leitenden Drähten26 verbunden. - Ein Halbleiterchip
21 wird in jeden Hohlraum31 der Form30 gebracht, und die äußeren Enden der leitenden Drähte26 , die mit der Metallplatte32 verbunden sind, werden mit den (nicht gezeigten) auf der Oberseite des Halbleiterchips21 vorgesehenen Chipkissen durch das Ultraschall-Thermokompressionsbonden verbunden. Als ein Ergebnis des obigen Prozesses werden die äußeren Enden der leitenden Drähte26 auf den Chipkissen gebondet, um in unregelmäßige ovale Gestalten der Bondkugeln25 durch das Thermokompressionsbonden geformt zu sein. - Sodann wird der Halbleiterchip
21 geformt oder gegossen, indem die Hohlräume32 mit dem Formharz23 gefüllt werden, wobei die Oberseite des Formharzes23 planar gestaltet wird, indem die Form30 mit einer vorbestimmten Geschwindigkeit umgewälzt bzw. gedreht und sodann gehärtet wird. - Wenn, wie in
11B gezeigt ist, ein Funken durch Berühren einer Elektrode40 mit einem vorbestimmten Teil der leitenden Drähte26 (ungefähr in der Mitte der Länge der Drähte26 ) auftritt, so werden die getrennten Teile der leitenden Drähte26 , die durch die Elektrode40 kontaktiert sind, veranlaßt, senkrecht zu den Chipkissen aufgrund der Elastizität der leitenden Drähte26 zu stehen. - Nach Ausführen des obigen Prozesses wird der eingeformte Halbleiterchip
21 von der Form30 getrennt, und schließlich ist das Chipgrößen-Halbleiterbauteil gemäß der vorliegenden Erfindung vervollständigt, wie dies in11C gezeigt ist. Hier ist der Aufbau des in11C veranschaulichten Bauteiles identisch zu demjenigen des in den4 und5 gezeigten Bauteiles. - Die Enden der leitenden Drähte
26 , die aus dem Formharz23 herausragen, können abhängig von dem beabsichtigten Gebrauch in verschiedener Weise gestaltet werden, worauf hingewiesen werden soll. Das heißt, die Enden der aus dem Formharz23 herausragenden leitenden Drähte26 können zu kreisförmigen Kugeln gestaltet werden. Wie in7 gezeigt ist, können durch Komprimieren oder Pressen der leitenden Drähte26 mittels eines Bondkopfes29 die leitenden Drähte in die Gestalt eines "L" oder "T" gebracht werden. - Wie oben in Einzelheiten beschrieben ist, umfaßt das Herstellungsverfahren für das Chipgrößen-Bauteil gemäß der vorliegenden Erfindung ein Verbinden der auf dem Halbleiterchip gebildeten Chipkissen mit inneren Enden der leitenden Drähte durch das Ultraschall-Thermokompressionsbonden, ein Abschneiden der leitenden Drähte zu einer vorbestimmten Länge, ein Einschließen des gesamten Halbleiterchips mit dem Formharz mit Ausnahme äußerer Enden der leitenden Drähte, um dadurch den Halbleiterchip und die leitenden Drähte zu schützen, und ein Gestalten der äußeren Enden der aus dem Formharz vorstehenden leitenden Drähte gemäß dem beabsichtigten Gebrauch.
- Wie oben in Einzelheiten beschrieben ist, werden bei dem Chipgrößen-Halbleiterbauteil und dem Verfahren zu dessen Herstellung innere Enden der leitenden Drähte mit den Chipkissen verbunden, die auf dem Halbleiterchip ausgebildet sind, der gesamte Halbleiterchip wird ausschließlich der äußeren Enden der leitenden Drähte eingeformt, und die so vorspringenden Enden hiervon werden abhängig von dem beabsichtigten Gebrauch gestaltet. Da daher ein getrennter Prozeß zur Gestaltung der Verdrahtung nicht erforderlich ist, kann ein klein bemessenes Bauteil hergestellt werden, und da ein äußerer Leiter zum Übertragen elektrischer Signale direkt an den Chipkissen vorgesehen ist, wird die elektrische Strecke kürzer, und folglich können die elektrischen Eigenschaften verbessert werden. Zusätzlich kann der Halbleiterchip einfach unabhängig von der Herstellungslage seiner Chipkissen eingeschlossen werden.
Claims (9)
- Verfahren zum Herstellen eines Halbleiterbauteiles in Chipgröße, mit folgenden Schritten in der angegebenen Reihenfolge Verbinden eines inneren Endes wenigstens eines leitenden Drahtes (
26 ) mit einem auf einem Halbleiterchip (21 ) gebildeten Chipkissen (22 ), Einschließen des gesamten Halbleiterchips (21 ) ausschließlich eines äußeren Endes des wenigstens einen leitenden Drahtes (26 ) mit einem Formharz (23 ), Abschneiden des wenigstens einen leitenden Drahtes (26 ) auf eine vorbestimmte Länge, und Gestalten des äußeren Endes des aus dem Formharz (23 ) vorstehenden wenigstens einen leitenden Drahts (26 ). - Verfahren nach Anspruch 1, bei dem das Gestalten des äußeren Endes des wenigstens einen leitenden Drahtes (
26 ) mittels einer Bogenentladung ausgeführt wird. - Verfahren nach Anspruch 2, bei dem das äußere Ende des aus dem Formharz (
23 ) vorstehenden wenigstens einen leitenden Drahts (26 ) zu einer kreisförmigen Kugel geformt wird. - Verfahren nach Anspruch 1, bei dem das Gestalten des äußeren Endes des wenigstens einen leitenden Drahtes (
26 ) durch Komprimieren des vorstehenden äußeren Endes des wenigstens einen leitenden Drahtes (26 ) ausgeführt wird. - Verfahren nach Anspruch 4, bei dem ein Bondkopf für das Komprimieren verwendet wird.
- Verfahren nach Anspruch 4 oder 5, bei dem das äußere Ende des aus dem Formharz (
23 ) vorstehenden wenigstens einen leiten den Drahts (26 ) gebogen wird, um zu einem Mittenteil des Halbleiterchips (21 ) gerichtet zu sein, so daß es als externer Leiter in der Gestalt eines "L" dient. - Verfahren nach einem der Ansprüche 1 bis 6, bei dem das innere Ende des wenigstens einen leitenden Drahts (
26 ) auf das Chipkissen (22 ) gebondet wird. - Verfahren nach Anspruch 7, bei dem das innere Ende des wenigstens einen leitenden Drahts (
26 ) durch Verwenden eines Ultraschall-Thermokompressionsbondens mit dem Chipkissen (22 ) verbunden wird. - Verfahren nach Anspruch 7 oder 8, bei dem das auf das Chipkissen (
22 ) gebondete innere Ende des wenigstens einen Drahts (26 ) zu einer unregelmäßigen ovalen Gestalt einer Bondkugel (25 ) geformt wird.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960022507A KR100186333B1 (ko) | 1996-06-20 | 1996-06-20 | 칩 사이즈 반도체 패키지 및 그 제조방법 |
KR22507/1996 | 1996-06-20 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE19723203A1 DE19723203A1 (de) | 1998-01-02 |
DE19723203B4 true DE19723203B4 (de) | 2005-12-29 |
Family
ID=19462617
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19723203A Expired - Fee Related DE19723203B4 (de) | 1996-06-20 | 1997-06-03 | Verfahren zum Herstellen eines Halbleiterbauteils in Chipgröße |
Country Status (5)
Country | Link |
---|---|
US (1) | US5977643A (de) |
JP (1) | JP2949426B2 (de) |
KR (1) | KR100186333B1 (de) |
CN (1) | CN1092841C (de) |
DE (1) | DE19723203B4 (de) |
Families Citing this family (45)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW357332B (en) * | 1997-03-12 | 1999-05-01 | Seiko Epson Corp | Electronic parts module and the electronic machine |
US6268662B1 (en) * | 1998-10-14 | 2001-07-31 | Texas Instruments Incorporated | Wire bonded flip-chip assembly of semiconductor devices |
JP4526651B2 (ja) * | 1999-08-12 | 2010-08-18 | 富士通セミコンダクター株式会社 | 半導体装置 |
JP3672297B2 (ja) * | 1999-11-10 | 2005-07-20 | セイコーインスツル株式会社 | 半導体装置の製造方法 |
DE10017746B4 (de) * | 2000-04-10 | 2005-10-13 | Infineon Technologies Ag | Verfahren zur Herstellung eines elektronischen Bauteils mit mikroskopisch kleinen Kontaktflächen |
DE10110005B4 (de) * | 2001-03-01 | 2007-11-29 | Infineon Technologies Ag | Elektronisches Bauteil mit einem Halbleiterchip und Verfahren zu seiner Herstellung |
JP2005347356A (ja) * | 2004-05-31 | 2005-12-15 | Sanyo Electric Co Ltd | 回路装置の製造方法 |
KR101313391B1 (ko) | 2004-11-03 | 2013-10-01 | 테세라, 인코포레이티드 | 적층형 패키징 |
US8058101B2 (en) | 2005-12-23 | 2011-11-15 | Tessera, Inc. | Microelectronic packages and methods therefor |
US20080280393A1 (en) * | 2007-05-09 | 2008-11-13 | Taiwan Semiconductor Manufacturing Co., Ltd. | Methods for forming package structures |
US8482111B2 (en) | 2010-07-19 | 2013-07-09 | Tessera, Inc. | Stackable molded microelectronic packages |
US9159708B2 (en) | 2010-07-19 | 2015-10-13 | Tessera, Inc. | Stackable molded microelectronic packages with area array unit connectors |
KR101128063B1 (ko) | 2011-05-03 | 2012-04-23 | 테세라, 인코포레이티드 | 캡슐화 층의 표면에 와이어 본드를 구비하는 패키지 적층형 어셈블리 |
US8404520B1 (en) | 2011-10-17 | 2013-03-26 | Invensas Corporation | Package-on-package assembly with wire bond vias |
US8946757B2 (en) | 2012-02-17 | 2015-02-03 | Invensas Corporation | Heat spreading substrate with embedded interconnects |
US9349706B2 (en) | 2012-02-24 | 2016-05-24 | Invensas Corporation | Method for package-on-package assembly with wire bonds to encapsulation surface |
US8372741B1 (en) * | 2012-02-24 | 2013-02-12 | Invensas Corporation | Method for package-on-package assembly with wire bonds to encapsulation surface |
US9082763B2 (en) * | 2012-03-15 | 2015-07-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Joint structure for substrates and methods of forming |
US8835228B2 (en) | 2012-05-22 | 2014-09-16 | Invensas Corporation | Substrate-less stackable package with wire-bond interconnect |
US9391008B2 (en) | 2012-07-31 | 2016-07-12 | Invensas Corporation | Reconstituted wafer-level package DRAM |
US9502390B2 (en) | 2012-08-03 | 2016-11-22 | Invensas Corporation | BVA interposer |
US8878353B2 (en) | 2012-12-20 | 2014-11-04 | Invensas Corporation | Structure for microelectronic packaging with bond elements to encapsulation surface |
US9136254B2 (en) | 2013-02-01 | 2015-09-15 | Invensas Corporation | Microelectronic package having wire bond vias and stiffening layer |
US9167710B2 (en) | 2013-08-07 | 2015-10-20 | Invensas Corporation | Embedded packaging with preformed vias |
US9685365B2 (en) | 2013-08-08 | 2017-06-20 | Invensas Corporation | Method of forming a wire bond having a free end |
US20150076714A1 (en) | 2013-09-16 | 2015-03-19 | Invensas Corporation | Microelectronic element with bond elements to encapsulation surface |
US9583456B2 (en) | 2013-11-22 | 2017-02-28 | Invensas Corporation | Multiple bond via arrays of different wire heights on a same substrate |
US9379074B2 (en) | 2013-11-22 | 2016-06-28 | Invensas Corporation | Die stacks with one or more bond via arrays of wire bond wires and with one or more arrays of bump interconnects |
US9263394B2 (en) | 2013-11-22 | 2016-02-16 | Invensas Corporation | Multiple bond via arrays of different wire heights on a same substrate |
US9583411B2 (en) | 2014-01-17 | 2017-02-28 | Invensas Corporation | Fine pitch BVA using reconstituted wafer with area array accessible for testing |
US10381326B2 (en) | 2014-05-28 | 2019-08-13 | Invensas Corporation | Structure and method for integrated circuits packaging with increased density |
US9412714B2 (en) | 2014-05-30 | 2016-08-09 | Invensas Corporation | Wire bond support structure and microelectronic package including wire bonds therefrom |
US9735084B2 (en) | 2014-12-11 | 2017-08-15 | Invensas Corporation | Bond via array for thermal conductivity |
US9888579B2 (en) | 2015-03-05 | 2018-02-06 | Invensas Corporation | Pressing of wire bond wire tips to provide bent-over tips |
US9502372B1 (en) | 2015-04-30 | 2016-11-22 | Invensas Corporation | Wafer-level packaging using wire bond wires in place of a redistribution layer |
US9761554B2 (en) | 2015-05-07 | 2017-09-12 | Invensas Corporation | Ball bonding metal wire bond wires to metal pads |
US9490222B1 (en) | 2015-10-12 | 2016-11-08 | Invensas Corporation | Wire bond wires for interference shielding |
US10490528B2 (en) | 2015-10-12 | 2019-11-26 | Invensas Corporation | Embedded wire bond wires |
US10332854B2 (en) | 2015-10-23 | 2019-06-25 | Invensas Corporation | Anchoring structure of fine pitch bva |
US10181457B2 (en) | 2015-10-26 | 2019-01-15 | Invensas Corporation | Microelectronic package for wafer-level chip scale packaging with fan-out |
US9911718B2 (en) | 2015-11-17 | 2018-03-06 | Invensas Corporation | ‘RDL-First’ packaged microelectronic device for a package-on-package device |
US9659848B1 (en) | 2015-11-18 | 2017-05-23 | Invensas Corporation | Stiffened wires for offset BVA |
US9984992B2 (en) | 2015-12-30 | 2018-05-29 | Invensas Corporation | Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces |
US9935075B2 (en) | 2016-07-29 | 2018-04-03 | Invensas Corporation | Wire bonding method and apparatus for electromagnetic interference shielding |
US10299368B2 (en) | 2016-12-21 | 2019-05-21 | Invensas Corporation | Surface integrated waveguides and circuit structures therefor |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2622741A1 (fr) * | 1987-11-04 | 1989-05-05 | Nec Corp | Structure pour connexion de substrats a coefficients de dilatation thermique differents |
US4955523A (en) * | 1986-12-17 | 1990-09-11 | Raychem Corporation | Interconnection of electronic components |
US5060843A (en) * | 1989-06-07 | 1991-10-29 | Nec Corporation | Process of forming bump on electrode of semiconductor chip and apparatus used therefor |
JPH0851114A (ja) * | 1994-08-05 | 1996-02-20 | Mitsubishi Electric Corp | 樹脂封止型半導体装置およびその製造方法 |
JPH0855856A (ja) * | 1994-08-11 | 1996-02-27 | Shinko Electric Ind Co Ltd | 半導体装置とその製造方法 |
US5536973A (en) * | 1993-05-28 | 1996-07-16 | Kabushiki Kaisha Toshiba | Semiconductor device including a semiconductor element mounted on a substrate using bump-shaped connecting electrodes |
Family Cites Families (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5238884A (en) * | 1975-09-23 | 1977-03-25 | Mitsubishi Electric Corp | Method of forming bump of flip chips |
JPH07112041B2 (ja) * | 1986-12-03 | 1995-11-29 | シャープ株式会社 | 半導体装置の製造方法 |
JPH0267731A (ja) * | 1988-09-02 | 1990-03-07 | Toshiba Corp | はんだバンプ形半導体装置とその製造方法 |
JP2540652B2 (ja) * | 1990-06-01 | 1996-10-09 | 株式会社東芝 | 半導体装置 |
JPH04280633A (ja) * | 1991-03-08 | 1992-10-06 | Fujitsu Ltd | ベアチップの電極上へのはんだバンプ形成方法 |
JPH04294556A (ja) * | 1991-03-23 | 1992-10-19 | Nec Corp | Tab用フィルムキャリア |
US5744382A (en) * | 1992-05-13 | 1998-04-28 | Matsushita Electric Industrial Co., Ltd. | Method of packaging electronic chip component and method of bonding of electrode thereof |
JPH0637094A (ja) * | 1992-07-15 | 1994-02-10 | Hitachi Ltd | バンプ形成方法およびそれを用いた半導体装置、半導体集積回路装置 |
JPH06151440A (ja) * | 1992-11-11 | 1994-05-31 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法ならびに半導体装置の実装体 |
JP3057130B2 (ja) * | 1993-02-18 | 2000-06-26 | 三菱電機株式会社 | 樹脂封止型半導体パッケージおよびその製造方法 |
US5567981A (en) * | 1993-03-31 | 1996-10-22 | Intel Corporation | Bonding pad structure having an interposed rigid layer |
JP3258764B2 (ja) * | 1993-06-01 | 2002-02-18 | 三菱電機株式会社 | 樹脂封止型半導体装置の製造方法ならびに外部引出用電極およびその製造方法 |
JPH0837190A (ja) * | 1994-07-22 | 1996-02-06 | Nec Corp | 半導体装置 |
JP3142723B2 (ja) * | 1994-09-21 | 2001-03-07 | シャープ株式会社 | 半導体装置及びその製造方法 |
JP2792532B2 (ja) * | 1994-09-30 | 1998-09-03 | 日本電気株式会社 | 半導体装置の製造方法及び半導体ウエハー |
KR0141952B1 (ko) * | 1994-12-19 | 1998-06-01 | 문정환 | 반도체 패키지 및 그 제조방법 |
JP2626621B2 (ja) * | 1995-04-21 | 1997-07-02 | 日本電気株式会社 | 半導体装置の製造方法 |
JP2763020B2 (ja) * | 1995-04-27 | 1998-06-11 | 日本電気株式会社 | 半導体パッケージ及び半導体装置 |
JP3297254B2 (ja) * | 1995-07-05 | 2002-07-02 | 株式会社東芝 | 半導体パッケージおよびその製造方法 |
JP2666788B2 (ja) * | 1995-10-19 | 1997-10-22 | 日本電気株式会社 | チップサイズ半導体装置の製造方法 |
US5808360A (en) * | 1996-05-15 | 1998-09-15 | Micron Technology, Inc. | Microbump interconnect for bore semiconductor dice |
JPH09321212A (ja) * | 1996-05-30 | 1997-12-12 | Nec Kyushu Ltd | 半導体装置およびその製造方法 |
-
1996
- 1996-06-20 KR KR1019960022507A patent/KR100186333B1/ko not_active IP Right Cessation
-
1997
- 1997-04-10 CN CN97103780A patent/CN1092841C/zh not_active Expired - Fee Related
- 1997-06-03 DE DE19723203A patent/DE19723203B4/de not_active Expired - Fee Related
- 1997-06-05 JP JP9147350A patent/JP2949426B2/ja not_active Expired - Fee Related
- 1997-06-17 US US08/877,566 patent/US5977643A/en not_active Expired - Lifetime
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4955523A (en) * | 1986-12-17 | 1990-09-11 | Raychem Corporation | Interconnection of electronic components |
FR2622741A1 (fr) * | 1987-11-04 | 1989-05-05 | Nec Corp | Structure pour connexion de substrats a coefficients de dilatation thermique differents |
US5060843A (en) * | 1989-06-07 | 1991-10-29 | Nec Corporation | Process of forming bump on electrode of semiconductor chip and apparatus used therefor |
US5536973A (en) * | 1993-05-28 | 1996-07-16 | Kabushiki Kaisha Toshiba | Semiconductor device including a semiconductor element mounted on a substrate using bump-shaped connecting electrodes |
JPH0851114A (ja) * | 1994-08-05 | 1996-02-20 | Mitsubishi Electric Corp | 樹脂封止型半導体装置およびその製造方法 |
JPH0855856A (ja) * | 1994-08-11 | 1996-02-27 | Shinko Electric Ind Co Ltd | 半導体装置とその製造方法 |
Non-Patent Citations (10)
Title |
---|
ASCHENBRENNER, R. et.al.: Flip Chip Attachment Using Non-Conductive Adhesives and Gold Ball Bumps. In: The International Journal of Micro- circuits and Electronic Packaging, Vol. 18, No. 2, Second Quater, 1995, pp. 154-61 |
ASCHENBRENNER, R. et.al.: Flip Chip Attachment Using Non-Conductive Adhesives and Gold Ball Bumps. In: The International Journal of Micro- circuits and Electronic Packaging, Vol. 18, No. 2,Second Quater, 1995, pp. 154-61 * |
JONG-KAI, Lin et.al.: Low Thermo-Mechanical Stress Flip Chip Bumps. In: Motorola Technical Developments, Vol. 18, March 1993, pp. 76-77 * |
JP 3014235 A. In: Patent Abstracts of Japan * |
JP 3-14235 A. In: Patent Abstracts of Japan |
JP 4025026 A. In: Patent Abstracts of Japan * |
JP 4-25026 A. In: Patent Abstracts of Japan |
JP 6338504 A. In: Patent Abstracts of Japan * |
JP 6-338504 A. In: Patent Abstracts of Japan |
MASATOSHI YASUNAGA et.al.: Chip Scale Package: A Lightly Dressed LSI Chip." In: IEEE Transac- tions on Components, Packaging, and Manufacturing Technology, Part A, Vol. 18, No. 3, Sept. 1995, pp. 451-7 * |
Also Published As
Publication number | Publication date |
---|---|
KR980006178A (ko) | 1998-03-30 |
CN1092841C (zh) | 2002-10-16 |
JP2949426B2 (ja) | 1999-09-13 |
CN1174403A (zh) | 1998-02-25 |
KR100186333B1 (ko) | 1999-03-20 |
US5977643A (en) | 1999-11-02 |
DE19723203A1 (de) | 1998-01-02 |
JPH1065054A (ja) | 1998-03-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE19723203B4 (de) | Verfahren zum Herstellen eines Halbleiterbauteils in Chipgröße | |
DE4421077B4 (de) | Halbleitergehäuse und Verfahren zu dessen Herstellung | |
DE10295972B4 (de) | Nicht in einer Form hergestellte Packung für eine Halbleiteranordnung und Verfahren zur Herstellung | |
DE19720275B4 (de) | Substrat für eine Halbleiteranordnung, Herstellungsverfahren für dasselbe und eine das Substrat verwendende stapelbare Halbleiteranordnung | |
DE60030931T2 (de) | Halbleiteranordnung und Herstellungsverfahren dafür | |
DE3787671T2 (de) | Halbleiterpackung mit Eingang/Ausgang-Verbindungen hoher Dichte. | |
DE4238646B4 (de) | Halbleiter-Bauelement mit spezieller Anschlusskonfiguration | |
DE69527330T2 (de) | Halbleiteranordnung und Herstellungsverfahren | |
DE69621851T2 (de) | Mehrchipanlage und sandwich-typ verfahren zur herstellung durch verwendung von leitern | |
DE69325749T2 (de) | Gestapelte Mehrchip-Module und Verfahren zur Herstellung | |
DE19708617C2 (de) | Chipkartenmodul und Verfahren zu seiner Herstellung sowie diesen umfassende Chipkarte | |
DE4207198C2 (de) | Zuführungsrahmen und dessen Verwendung in einer Halbleitervorrichtung | |
DE112006003372T5 (de) | Vorrichtung und Verfahren zur Montage eines oben und unten freiliegenden eingehausten Halbleiters | |
DE19747105A1 (de) | Bauelement mit gestapelten Halbleiterchips | |
DE102011084803A1 (de) | Leistungshalbleitervorrichtung | |
DE19651122C2 (de) | Halbleiterbauelement mit einem Halbleiterchip und einer Leiterplatte | |
DE19628376A1 (de) | Integrierte Schaltkreisanordnung und Verfahren zu deren Herstellung | |
DE19725464A1 (de) | Halbleiterchip-Stapelgehäuse und Verfahren zu dessen Herstellung | |
DE19756185A1 (de) | Verfahren zum Herstellen einer Anordnung aus Verbindungskontakten für IC-Chips | |
DE69737320T2 (de) | Halbleitervorrichtung | |
DE4230030A1 (de) | Halbleitergehaeuse und verfahren zu dessen zusammenbau | |
DE3428881A1 (de) | Verfahren zum herstellen einer integrierten schaltungsvorrichtung | |
DE19743537A1 (de) | Halbleitergehäuse für Oberflächenmontage sowie Verfahren zu seiner Herstellung | |
DE19651549B4 (de) | Anschlußrahmen und Chipgehäuse | |
DE102020204406A1 (de) | Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8364 | No opposition during term of opposition | ||
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |