FR2622741A1 - Structure pour connexion de substrats a coefficients de dilatation thermique differents - Google Patents
Structure pour connexion de substrats a coefficients de dilatation thermique differents Download PDFInfo
- Publication number
- FR2622741A1 FR2622741A1 FR8814326A FR8814326A FR2622741A1 FR 2622741 A1 FR2622741 A1 FR 2622741A1 FR 8814326 A FR8814326 A FR 8814326A FR 8814326 A FR8814326 A FR 8814326A FR 2622741 A1 FR2622741 A1 FR 2622741A1
- Authority
- FR
- France
- Prior art keywords
- electrodes
- structure according
- substrate
- microspindles
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/562—Protection against mechanical damage
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
- H01L2224/05166—Titanium [Ti] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
- H01L2224/05169—Platinum [Pt] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05644—Gold [Au] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/061—Disposition
- H01L2224/0612—Layout
- H01L2224/0613—Square or rectangular array
- H01L2224/06131—Square or rectangular array being uniform, i.e. having a uniform pitch across the array
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
- H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
- H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/1301—Shape
- H01L2224/13016—Shape in side view
- H01L2224/13017—Shape in side view being non uniform along the bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/1301—Shape
- H01L2224/13016—Shape in side view
- H01L2224/13018—Shape in side view comprising protrusions or indentations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/1301—Shape
- H01L2224/13016—Shape in side view
- H01L2224/13018—Shape in side view comprising protrusions or indentations
- H01L2224/13019—Shape in side view comprising protrusions or indentations at the bonding interface of the bump connector, i.e. on the surface of the bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
- H01L2224/141—Disposition
- H01L2224/1412—Layout
- H01L2224/1413—Square or rectangular array
- H01L2224/14131—Square or rectangular array being uniform, i.e. having a uniform pitch across the array
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
- H01L2224/141—Disposition
- H01L2224/1412—Layout
- H01L2224/1414—Circular array, i.e. array with radial symmetry
- H01L2224/14141—Circular array, i.e. array with radial symmetry being uniform, i.e. having a uniform pitch across the array
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/818—Bonding techniques
- H01L2224/81801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00013—Fully indexed content
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01015—Phosphorus [P]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01022—Titanium [Ti]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01032—Germanium [Ge]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0105—Tin [Sn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
- H05K3/3426—Leaded components characterised by the leads
Abstract
a) Structure pour connexion de substrat à coefficients de dilatation thermique différents. b) Structure pour connexion de différents substrats caractérisée en ce qu'elle comporte : un premier substrat; un second substrat à coefficient de dilatation thermique différent de celui dudit premier substrat; une première distribution de premières électrodes formées sur la surface inférieure dudit premier substrat; une seconde distribution de secondes électrodes formées sur la surface supérieure dudit second substrat; des microbroches flexibles pour connecter électriquement lesdites premières électrodes auxdites secondes électrodes; un premier moyen de fixation pour fixer lesdites multibroches auxdites premières électrodes; et un second moyen de fixation pour fixer lesdites multibroches auxdites secondes électrodes. c) L'invention permet de remédier aux contraintes thermiques lors de la connexion de deux substrats.
Description
STRUCTURE POUR CONNEXION DE SUBSTRAS A COEFFFICIENTS
DE DILATATION THERMIQUE DIFFERENTS
Base de l'invention
La présente invention se rapporte à une structure pour connexion de différents substrats.
DE DILATATION THERMIQUE DIFFERENTS
Base de l'invention
La présente invention se rapporte à une structure pour connexion de différents substrats.
Un exemple de structures de l'art antérieur de ce type est décrit darus le brevet l.S. No. 4 245 273. Dans la structure de'-rite, les électrodes qui sont sur la surface intérieure d'un dispositif à semiconducteur et celles qui sont sur la surface supérieure d'un substrat céramique ne sont mutuellement connectées que par soudure. Toutefois, si le coeff i cient de dilatation thermique du dispositif et celui du substrat sont différents l'un de l'autre, les portions soudées peuvent subir des contraintes dues aux variations de température, avec le résultat que la connexion peut se briser.
Résumé de 11 invention
Un but de l'invention est donc de proposer une structure pour connexion de substrats qui soit exempte des inconvénients, mentionnés ci-dessus, de l'art antérieur.
Un but de l'invention est donc de proposer une structure pour connexion de substrats qui soit exempte des inconvénients, mentionnés ci-dessus, de l'art antérieur.
Selon un aspect de la présente invention, on propose une structure qui comporte:
un premier substrat;
un second substrat à coefficient de dilatation thermique différent de celui dudit premier substrat;
une première distribution de premières électrodes formées sur la surface intérieure dudit premier substrat;
une seconde distribution de secondes électrodes formées sur la surface supérieure dudit second substrat;
des microbroches flexibles pour connecter électriquement lesdites premières électrodes auxdites secondes électrodes;
un premier moyen de fixation pour fixer lesdites microbroches auxdites premières électrodes; et
un second moyen de fixation pour fixer lesdites microbroches auxdites secondes électrodes.
un premier substrat;
un second substrat à coefficient de dilatation thermique différent de celui dudit premier substrat;
une première distribution de premières électrodes formées sur la surface intérieure dudit premier substrat;
une seconde distribution de secondes électrodes formées sur la surface supérieure dudit second substrat;
des microbroches flexibles pour connecter électriquement lesdites premières électrodes auxdites secondes électrodes;
un premier moyen de fixation pour fixer lesdites microbroches auxdites premières électrodes; et
un second moyen de fixation pour fixer lesdites microbroches auxdites secondes électrodes.
Brève description des dessins
D'autres caractéristiques et avantages de l'invention a p parait r c n t mieux à partir ce ela. des c rip- tion détaillée qui suit prise en liaison avec les dessins joints sur lesquels:
- la figure 1 est une vue en coupe d'une réalisation préférée de l'invention;
- la figure 2 est une vue en coupe partielle, à échelle agrandie, de la réalisation;
- la figure 3 est une vue de côté d'une microbroche utilisée dans la réalisation;
- la figure 4 est une vue en plan de dessus d'un substrat utilisé dans la réalisation;
- les figures SA à 5C sont des vues perspectives de microbroches utilisées dans la réalisation;
- la figure 6 est une vue de côté d'un ensemble formant microplaquette à .semiconducteur utilisé dans la réalisation;
- la figure 7 est une vue de dessous de la microplaquette à semiconducteur de la figure 6;;
- la figure 8 est une vue de côté d'un autre ensemble formant microplaquette à semiconducteur utilisé dans la réalisation;
- la figure 9 est une vue de dessous de la microplaquette à semiconducteur de la figure 8; et
- la figure 10 est une vue en coupe d'un autre ensemble formant microplaquette à semiconducteur utilisé dans la réalisation.
D'autres caractéristiques et avantages de l'invention a p parait r c n t mieux à partir ce ela. des c rip- tion détaillée qui suit prise en liaison avec les dessins joints sur lesquels:
- la figure 1 est une vue en coupe d'une réalisation préférée de l'invention;
- la figure 2 est une vue en coupe partielle, à échelle agrandie, de la réalisation;
- la figure 3 est une vue de côté d'une microbroche utilisée dans la réalisation;
- la figure 4 est une vue en plan de dessus d'un substrat utilisé dans la réalisation;
- les figures SA à 5C sont des vues perspectives de microbroches utilisées dans la réalisation;
- la figure 6 est une vue de côté d'un ensemble formant microplaquette à .semiconducteur utilisé dans la réalisation;
- la figure 7 est une vue de dessous de la microplaquette à semiconducteur de la figure 6;;
- la figure 8 est une vue de côté d'un autre ensemble formant microplaquette à semiconducteur utilisé dans la réalisation;
- la figure 9 est une vue de dessous de la microplaquette à semiconducteur de la figure 8; et
- la figure 10 est une vue en coupe d'un autre ensemble formant microplaquette à semiconducteur utilisé dans la réalisation.
Description détaillée des réalisations préférées de l'invention
En se reportant à la figure 1, une réalisation de l'invention comporte un substrat céramique multicouche 200 comprenant des réseaux de câblage 201, des électrodes 202 formées sur la surface supérieure du substrat 200, une microplaquette de circuit intégré à semiconducteur 100 comprenant un substrat de silicium et des microbroch.es 300 pour connecter les circuits qui sont à l'i érieur de la microplaquette 100 aux réseaux de câblage 201 qui sont dans le substrat 200.
En se reportant à la figure 1, une réalisation de l'invention comporte un substrat céramique multicouche 200 comprenant des réseaux de câblage 201, des électrodes 202 formées sur la surface supérieure du substrat 200, une microplaquette de circuit intégré à semiconducteur 100 comprenant un substrat de silicium et des microbroch.es 300 pour connecter les circuits qui sont à l'i érieur de la microplaquette 100 aux réseaux de câblage 201 qui sont dans le substrat 200.
On va tout d'abord décrire le procédé de fabrication de la réalisation en se référant à la figure 2. On forme un film de passivation 101 de dioxyde de silicium (Si02) ou de polyimide sur la surface inférieure de la microplaquette 100, de façon que la zone autre que les électrodes soit électriquement isolée. Chacune des électrodes de la microplaquette 100 est composée d'un film d'adhérence 102 de titane et d'un film barrière 103 de platine. Les microbroches 300 sont liées aux électrodes de la microplaquette 100 par un alliage eutectique Au-Sn 104. Après avoir aligné chacune des microbroches 300 et l'une, correspondante, des électrodes 202, on connecte les microbroches 300 aux électrodes 202 par une soudure 203.
Le but de l'utilisation des microbroches 300 est de réduire la contrainte thermique due à -la différence de coefficient de dilatation thermique entre la microplaquette 100 et le substrat 200. Par conséquent, il est nécessaire de prendre les diamètres des microbroches 300 aussi petits que possible pour absorber ces contraintes. Toutefois, une microplaquette de petit diamètre détériore sa caractéristique de soudage à l'électrode 202.Si la pointe d'une microbroche 300a agissant comme pastille pour la soudure est prise plate de façon à avoir en coupe la forme de la lettre "I" comme représnté sur la figure 3, la caractéristique de soudage ne devient pas plus mauvaise, car une surface de soudage B de la microbroche 300a pourrait être suffisamment large même si le diamètre de la portion A de- la microbroche 300a est pris suffisamment petit pour réduire la contrainte thermique.
Parmi les microbroches 300 uniformément disposées comme représenté sur la figure 4, celles, 300b, qui sont situées loin du centre du substrat 200 subissent la contrainte thermique maximale, tandis que celles qui sont situées près du centre du substrat 200 en subissent une faible. Par conséquent, il est préfé rable de choisir la forme des microbroches qui subissent d'importantes contraintes thermiques de façon à réduire l'effet des contraintes et à renforcer l'adhérence à la soudure. Les microbroches 500b disposées à l'intérieur de la zone 500 sur la surface supérieure du substrat 200 de la figure 4 correspondent à ce cas. Les figures SA à 5C représentent les formes de microbroches qui tolèrent la contrainte thermique et adhèrent fermement à la soudure.Au contraire, des microbroches rectilignes habituelles de faible coût suffisent comme microbroches à disposer dans la zone, autre que les zones 500 de la figure 4, où seule une faible contrainte thermique est imposée. Etant donné que les surfaces de soudage des microbroches représentées sur les figures SA à 5C sont larges, il n'est pas possible d'obtenir une solution de haute densité si ces microbroches sont utilisées pour toutes les microbroches à monter sur le substrat. Par conséquent, les microbroches 300 disposées près du centre du substrat 200, auxquelles la contrainte thermique imposée est faible, sont des microbroches rectilignes habituelles dont les pointes n'ont pas été élargies. On peut alors réaliser une distribution de haute densité.
Pour réduire plus efficacement l'effet des contraintes, on peut utiliser une construction telle que représentée sur les figures 6 et 7 dans laquelle celles de la pluralité de -icrobroches 300c disposées sur la surface inférieure ce la icrorlaquette 100 qui sont à l'extérieur sont plus inclinées vers ltextérieur que celles qui sont à 1 'Intérieur.
Quand on connecte ensemble les microbroches 300c et le substrat 200 par le procédé bien connu de soudure à la vague, la différence de température entre eux monte jusqu'au-dessus de 1500C (degrés centigrades). A cette occasion, étant donné que la contraction thermique du substrat 200 est supérieure à celle de la microplaquette 100, les microbroches 300c sont tirées en direction de la portion centrale de la surface inférieure du substrat 200. Du fait de l'inclinaison des microbroches 300c, toutefois, la contrainte de traction est efficacement surmontée.
Pour réduire la contrainte thermique, on peut utiliser une autre construction comme représenté sur les figures 8 et 9, dans laquelle les microbroches 300b représentées sur les figures SA ou 5B sont disposées radialement depuis la portion centrale de la surface inférieure de la plaquette 100. Dans cette construction, la direction longitudinale de la portion de. pied B de chacune des microbroches 300b doit coincider avec la direction radiale selon laquelle elle est disposée.
On va maintenant décrire, en se référant à la figure 10, une autre construction pour la connexion entre la microplaquette 100 et la microbroche 300.
Au moyen du film .de passivation 101 en dioxyde de silicium (SiO2) ou polyimide, on isole la surface inférieure de la microplaquette 100 autre que les zones dans lesquelles les électrodes de connexions sont s former. Chacune des zones de la microplaquette 100 qui ne sont pas isolées est formée avec un film d'adhérence 105 de titane et un film barrière 106 de platine ou de nickel qui est lié à la microplaquette 300 par une s udure or-étain ou une soudure étain-plomb ou une soudure or-germanium 107.
Par ailleurs, les électrodes de connexion peuvent être constituées d'un unique film d'aluminium ou d'or ou de cuivre ou de platine ou de palladium.
Claims (16)
1. Structure pour connexion de différents substrats caractérisée en ce qu'elle comporte:
un premier substrat (100);
un second substrat (200) à coefficient de dilatation thermique différent de celui dudit premier substrat;
une première distribution de premières électrodes (102-103) formées sur la surface inférieure dudit premier substrat;
une seconde distribution de secondes électrodes (202) formées sur la surface supérieure dudit second substrat;
des microbroches flexibles (300) pour connecter électriquement lesdites premières électrodes auxdites secondes électrodes;
un premier moyen de fixation (104) pour fixer lesdites nicrobrornes au tes prè..ière- électrodes; et
un second moyen de fixation (203) pour fixer lesdites microbroches auxdites secondes électrodes.
2. Structure selon la revendication 1, caractérisée en ce qu'une ou plusieurs desdites microbroches sont en forme de I ou de 3 ou de L.
3. Structure selon la revendication 1, caractérisée en ce que celles desdites microbroches qui sont fixées sur les zones périphériques de la surface inférieure dudit substrat sont en forme de I ou de ou de L.
4. Structure selon la revendication 1, caractérisée en ce que lesdites microbroches sont en forme de L ou de a et sont toutes disposées radialement depuis la portion centrale de la surface inférieure dudit premier substrat.
5. Structure selon la revendication 1, caracté risée en ce que celles desdites microbrochès- qui sont à à l'extérieur sont plus inclinées vers l'extérieur que celles qui sont à l'intérieur.
6. Structure selon la revendication .1, caractérisée en ce que ledit premier moyen est un alliage eutectique.
7. Structure selon la revendication 6, caracté risée en ce que ledit alliage eutectique est un -alliage eutectique or-étain.
8. Structure selon la revendication 1, caracté .risée en ce que ledit second moyen est une connexion par soudure.
9.Structure selon la revendication 8, caractérisée en ce que ladite soudure est une soudure or-étain ou une soudure étain-plomb ou une soudure or-germanium.
10. Structure selon la revendication 1, caracté
risée en ce que 1 e s i t e s premières éiectrodes sont
fabriquées en aluminium ou en or ou en cuivre ou
en platine ou en palladium.
11. Structure selon la revendication 1, caractérisée en ce que lesdites ' premières électrodes sont
constituées d'un film d'adhérence et d'un film
barrière.
12. Structure selon la revendication 11, caractérisée en ce que ledit film d'adhérence est
constitué de titane.
13. Structure selon la revendication 11, caracté
risée en ce que ledit film barrière est constitué
de platine ou de nickel.
14. Structure selon la revendication 1, caracté
risée en ce que ledit premier substrat est princi
palement constitué de silicium; et en ce que ledit
second substrat est principalement constitué de
céramique.
un moyen de fixation pour fixer lesdites électrodes auxdites microbroches.
une pluralité de microbroches flexibles électriquement conductrices; et
un film de passivation recouvrant la zone excluant les zones formées avec lesdites électrodes sur la surface inférieure de ladite .microplaquette;
une distribution d'électrodes formées sur la surface inférieure de ladite microplaquette;
une microplaquette de circuit intégré à semiconducteur;
15. Structure caractérisée en ce qu'elle comporte:
16. Structure selon la revendication 15, caractérisée en ce que ledit film de passivation est un film de dioxyde de silicium ou un film de polyimide.
Applications Claiming Priority (8)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27976287 | 1987-11-04 | ||
JP30511987 | 1987-12-01 | ||
JP20050288 | 1988-08-10 | ||
JP20050388 | 1988-08-10 | ||
JP20050188 | 1988-08-10 | ||
JP20050488 | 1988-08-10 | ||
JP20050088 | 1988-08-10 | ||
JP22521388 | 1988-09-07 |
Publications (1)
Publication Number | Publication Date |
---|---|
FR2622741A1 true FR2622741A1 (fr) | 1989-05-05 |
Family
ID=27573420
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
FR8814326A Pending FR2622741A1 (fr) | 1987-11-04 | 1988-11-03 | Structure pour connexion de substrats a coefficients de dilatation thermique differents |
Country Status (1)
Country | Link |
---|---|
FR (1) | FR2622741A1 (fr) |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0504411A1 (fr) * | 1990-09-19 | 1992-09-23 | Fujitsu Limited | Dispositif a semi-conducteur comportant de nombreuses broches a fils conducteurs |
EP0514723A1 (fr) * | 1991-05-09 | 1992-11-25 | Hitachi, Ltd. | Module ayant des composants électroniques |
FR2691836A1 (fr) * | 1992-05-27 | 1993-12-03 | Ela Medical Sa | Procédé de fabrication d'un dispositif à semi-conducteurs comportant au moins une puce et dispositif correspondant. |
EP0602328A2 (fr) * | 1992-11-17 | 1994-06-22 | Fujitsu Limited | Structure d'interconnexion pour relier un circuit intégré à un substrat |
EP0615283A1 (fr) * | 1993-03-10 | 1994-09-14 | Nec Corporation | Structure d'interconnexion d'éléments électroniques, comprenant des perles de structure avec des éléments d'âme métalliques |
EP0792517A1 (fr) * | 1994-11-15 | 1997-09-03 | Formfactor, Inc. | Structures de contact electrique obtenues par configuration d'un fil souple |
US6336269B1 (en) | 1993-11-16 | 2002-01-08 | Benjamin N. Eldridge | Method of fabricating an interconnection element |
US6727579B1 (en) | 1994-11-16 | 2004-04-27 | Formfactor, Inc. | Electrical contact structures formed by configuring a flexible wire to have a springable shape and overcoating the wire with at least one layer of a resilient conductive material, methods of mounting the contact structures to electronic components, and applications for employing the contact structures |
US6778406B2 (en) | 1993-11-16 | 2004-08-17 | Formfactor, Inc. | Resilient contact structures for interconnecting electronic devices |
DE19723203B4 (de) * | 1996-06-20 | 2005-12-29 | LG Semicon Co., Ltd., Cheongju | Verfahren zum Herstellen eines Halbleiterbauteils in Chipgröße |
US8485418B2 (en) | 1995-05-26 | 2013-07-16 | Formfactor, Inc. | Method of wirebonding that utilizes a gas flow within a capillary from which a wire is played out |
ITTO20150229A1 (it) * | 2015-04-24 | 2016-10-24 | St Microelectronics Srl | Procedimento per produrre bump in componenti elettronici, componente e prodotto informatico corrispondenti |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0004289A2 (fr) * | 1978-03-27 | 1979-10-03 | International Business Machines Corporation | Procédé pour lier un premier dispositif à circuit intégré ayant une pluralité de points de connexion à un second dispositif à circuit intégré |
DE3129568A1 (de) * | 1980-07-28 | 1982-04-22 | Hitachi, Ltd., Tokyo | Verbindungssystem einer halbleiteranordnung und verfahren zu dessen herstellung |
JPS59143353A (ja) * | 1983-02-04 | 1984-08-16 | Sharp Corp | 電子部品の構造 |
EP0117111A2 (fr) * | 1983-02-17 | 1984-08-29 | Fujitsu Limited | Assemblage d'un dispositif semi-conducteur |
JPS59177957A (ja) * | 1983-03-28 | 1984-10-08 | Fujitsu Ltd | チツプ実装方法 |
JPS6262533A (ja) * | 1985-09-12 | 1987-03-19 | Fujitsu Ltd | 半導体素子の高密度実装方法 |
JPS62202544A (ja) * | 1986-02-28 | 1987-09-07 | Mitsubishi Electric Corp | 半導体装置 |
-
1988
- 1988-11-03 FR FR8814326A patent/FR2622741A1/fr active Pending
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0004289A2 (fr) * | 1978-03-27 | 1979-10-03 | International Business Machines Corporation | Procédé pour lier un premier dispositif à circuit intégré ayant une pluralité de points de connexion à un second dispositif à circuit intégré |
DE3129568A1 (de) * | 1980-07-28 | 1982-04-22 | Hitachi, Ltd., Tokyo | Verbindungssystem einer halbleiteranordnung und verfahren zu dessen herstellung |
JPS59143353A (ja) * | 1983-02-04 | 1984-08-16 | Sharp Corp | 電子部品の構造 |
EP0117111A2 (fr) * | 1983-02-17 | 1984-08-29 | Fujitsu Limited | Assemblage d'un dispositif semi-conducteur |
JPS59177957A (ja) * | 1983-03-28 | 1984-10-08 | Fujitsu Ltd | チツプ実装方法 |
JPS6262533A (ja) * | 1985-09-12 | 1987-03-19 | Fujitsu Ltd | 半導体素子の高密度実装方法 |
JPS62202544A (ja) * | 1986-02-28 | 1987-09-07 | Mitsubishi Electric Corp | 半導体装置 |
Non-Patent Citations (5)
Title |
---|
IBM TECHNICAL DISCLOSURE BULLETIN. vol. 27, no. 8, Janvier 1985, NEW YORK US page 4855; K. HINRICHSMEYER ET AL.: 'Solder-Filled Elastomeric Spacer' * |
PATENT ABSTRACTS OF JAPAN vol. 11, no. 249 (E-532)(2696) 13 Août 1987 & JP-A-62 062 533 ( FUJITSU LTD. ) * |
PATENT ABSTRACTS OF JAPAN vol. 12, no. 60 (E-584)(2907) 23 Février 1988 & JP-A-62 202 544 ( MITSUBISHI ELECTRIC CORP. ) * |
PATENT ABSTRACTS OF JAPAN vol. 8, no. 272 (E-284)(1709) 13 Décembre 1984 & JP-A-59 143 353 ( SHARP K.K. ) * |
PATENT ABSTRACTS OF JAPAN vol. 9, no. 35 (E-296)(1758) 14 Février 1985 & JP-A-59 177 957 ( FUJITSU K.K. ) * |
Cited By (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0504411A4 (en) * | 1990-09-19 | 1993-02-10 | Fujitsu Limited | Semiconductor device having many lead pins |
US5475261A (en) * | 1990-09-19 | 1995-12-12 | Fujitsu Limited | Semiconductor device having many lead pins |
EP0504411A1 (fr) * | 1990-09-19 | 1992-09-23 | Fujitsu Limited | Dispositif a semi-conducteur comportant de nombreuses broches a fils conducteurs |
EP0514723A1 (fr) * | 1991-05-09 | 1992-11-25 | Hitachi, Ltd. | Module ayant des composants électroniques |
US5422516A (en) * | 1991-05-09 | 1995-06-06 | Hitachi, Ltd. | Electronic parts loaded module including thermal stress absorbing projecting electrodes |
US6307261B1 (en) | 1992-05-27 | 2001-10-23 | Thomson Csf | Method for the manufacturing of a semiconductor device which comprises at least one chip and corresponding device |
FR2691836A1 (fr) * | 1992-05-27 | 1993-12-03 | Ela Medical Sa | Procédé de fabrication d'un dispositif à semi-conducteurs comportant au moins une puce et dispositif correspondant. |
WO1993024956A1 (fr) * | 1992-05-27 | 1993-12-09 | Thomson-Csf | Procede de fabrication d'un dispositif a semi-conducteurs comportant au moins une puce, et dispositif correspondant |
EP0642699B1 (fr) * | 1992-05-27 | 2007-11-07 | Tronic's Microsystems | Procede de fabrication d'un dispositif a semi-conducteurs comportant au moins une puce, et dispositif correspondant |
EP0602328A2 (fr) * | 1992-11-17 | 1994-06-22 | Fujitsu Limited | Structure d'interconnexion pour relier un circuit intégré à un substrat |
EP0602328A3 (en) * | 1992-11-17 | 1994-09-21 | Fujitsu Ltd | Wire interconnect structures for connecting an integrated circuit to a substrate. |
US5640052A (en) * | 1993-03-10 | 1997-06-17 | Nec Corporation | Interconnection structure of electronic parts |
EP0615283A1 (fr) * | 1993-03-10 | 1994-09-14 | Nec Corporation | Structure d'interconnexion d'éléments électroniques, comprenant des perles de structure avec des éléments d'âme métalliques |
US6336269B1 (en) | 1993-11-16 | 2002-01-08 | Benjamin N. Eldridge | Method of fabricating an interconnection element |
US6778406B2 (en) | 1993-11-16 | 2004-08-17 | Formfactor, Inc. | Resilient contact structures for interconnecting electronic devices |
US6835898B2 (en) | 1993-11-16 | 2004-12-28 | Formfactor, Inc. | Electrical contact structures formed by configuring a flexible wire to have a springable shape and overcoating the wire with at least one layer of a resilient conductive material, methods of mounting the contact structures to electronic components, and applications for employing the contact structures |
US7225538B2 (en) | 1993-11-16 | 2007-06-05 | Formfactor, Inc. | Resilient contact structures formed and then attached to a substrate |
EP0792517A4 (fr) * | 1994-11-15 | 1998-06-24 | Formfactor Inc | Structures de contact electrique obtenues par configuration d'un fil souple |
EP0792517A1 (fr) * | 1994-11-15 | 1997-09-03 | Formfactor, Inc. | Structures de contact electrique obtenues par configuration d'un fil souple |
US6727579B1 (en) | 1994-11-16 | 2004-04-27 | Formfactor, Inc. | Electrical contact structures formed by configuring a flexible wire to have a springable shape and overcoating the wire with at least one layer of a resilient conductive material, methods of mounting the contact structures to electronic components, and applications for employing the contact structures |
US8485418B2 (en) | 1995-05-26 | 2013-07-16 | Formfactor, Inc. | Method of wirebonding that utilizes a gas flow within a capillary from which a wire is played out |
DE19723203B4 (de) * | 1996-06-20 | 2005-12-29 | LG Semicon Co., Ltd., Cheongju | Verfahren zum Herstellen eines Halbleiterbauteils in Chipgröße |
ITTO20150229A1 (it) * | 2015-04-24 | 2016-10-24 | St Microelectronics Srl | Procedimento per produrre bump in componenti elettronici, componente e prodotto informatico corrispondenti |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0239494B1 (fr) | Boîtier de circuit intégré | |
FR2700416A1 (fr) | Dispositif à semiconducteurs comportant un élément semiconducteur sur un élément de montage. | |
FR2622741A1 (fr) | Structure pour connexion de substrats a coefficients de dilatation thermique differents | |
FR2591815A1 (fr) | Structure d'interconnexion de plot de soudage | |
FR2550661A1 (fr) | Procede de mise a la masse d'un support de pastille et dispositif obtenu par ce procede | |
EP0007873B1 (fr) | Système de soudure d'un composant semiconducteur émetteur de lumière sur un socle métallique | |
FR2621173A1 (fr) | Boitier pour circuit integre de haute densite | |
FR2620587A1 (fr) | Circuit imprime equipe d'un drain thermique | |
FR2609841A1 (fr) | Dispositif de circuit integre a semi-conducteurs | |
FR2631166A1 (fr) | Boitier de puissance du type a grille de broches pour un circuit integre | |
FR2720190A1 (fr) | Procédé de raccordement des plages de sortie d'une puce à circuit intégré, et module multipuces ainsi obtenu. | |
FR2651373A1 (fr) | Dispositif a semi-conducteurs a boitier en resine. | |
FR2931586A1 (fr) | Procede de fabrication et de test d'un circuit electronique integre | |
EP1005083B1 (fr) | Composant électronique de puissance comportant des moyens de refroidissement | |
FR2883416A1 (fr) | Dispositif a semiconducteur. | |
EP0735582B1 (fr) | Boítier de montage d'une puce de circuit intégré | |
EP0217471B1 (fr) | Dispositif semi-conducteur de puissance pour montage en surface | |
EP0291400B1 (fr) | Module de puissance pour équipements automobiles | |
EP0446125A1 (fr) | Composant semi-conducteur de puissance | |
EP0079265A1 (fr) | Procédé de réalisation d'un socle pour le montage d'une pastille semiconductrice sur l'embase d'un boîtier d'encapsulation | |
FR2748856A1 (fr) | Dispositif diode a semiconducteur a montage en surface | |
EP0368741A1 (fr) | Support de circuit intégré et son procédé de fabrication, circuit intégré adapté au support et boîtiers en résultant | |
FR2786658A1 (fr) | Structure composite pour composant electronique de puissance procede de fabrication de cette structure et composant electronique de puissance pourvu d'une telle structure | |
FR2651923A1 (fr) | Circuit integre de puissance. | |
FR2732184A1 (fr) | Module electrique de puissance |