FR2591815A1 - Structure d'interconnexion de plot de soudage - Google Patents

Structure d'interconnexion de plot de soudage Download PDF

Info

Publication number
FR2591815A1
FR2591815A1 FR8611633A FR8611633A FR2591815A1 FR 2591815 A1 FR2591815 A1 FR 2591815A1 FR 8611633 A FR8611633 A FR 8611633A FR 8611633 A FR8611633 A FR 8611633A FR 2591815 A1 FR2591815 A1 FR 2591815A1
Authority
FR
France
Prior art keywords
layer
polyimide
semiconductor device
passivation
active region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
FR8611633A
Other languages
English (en)
Inventor
Hem P Takiar
Thomas George
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Semiconductor Corp
Original Assignee
National Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Semiconductor Corp filed Critical National Semiconductor Corp
Publication of FR2591815A1 publication Critical patent/FR2591815A1/fr
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05569—Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01061—Promethium [Pm]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01084—Polonium [Po]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0504—14th Group
    • H01L2924/05042—Si3N4
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Abstract

L'invention concerne la technologie des semiconducteurs. Un dispositif à semiconducteurs comportant une région active dans laquelle se trouvent des plots de métallisation 12, comporte une couche de polyimide 20 formée sur la région active ; une couche résistant au percement 22 formée sur la couche de polyimide ; et des interconnexions métalliques 24 qui connectent des plots de métallisation à des plots de soudage 30 situés sur la région active. La couche de polyimide et la couche résistant au percement protègent la région active au cours d'opérations de soudage par thermocompression effectuées sur le plot de soudage. Application à la fabrication de circuits intégrés. (CF DESSIN DANS BOPI)

Description

La présente invention concerne de façon générale des dispositifs à
semiconducteurs qui peuvent être montés en
boîtier par l'utilisation de techniques automatisées de sou-
dage sur bande, et elle porte plus particulièrement sur une structure d'interconnexion de plot de soudage qui permet de
placer certains au moins des plots de soudage dans des ré-
gions actives du dispositif.
Le soudage automatisé sur bande est un procédé pour connecter simultanément à des circuits externes un ensemble
de plots de soudage se trouvant sur un dispositif à semicon-
ducteurs. Le procédé utilise une bande de métal continue com-
portant des cadres de montage individuels qui définissent des
conducteurs métalliques qui sont disposés avec une configura-
tion telle que les extrémités intérieures des conducteurs puissent être soudées aux plots de soudage sur le dispositif, tandis que les extrémités extérieures des conducteurs peuvent
être reliées à un cadre de montage classique ou laissées li-
bres pour être connectées par ailleurs à des circuits exter-
nes. Des éléments de circuit actifs, comprenant des transistors, des résistances, etc, sont généralement placés dans la partie centrale du dispositif à semiconducteurs, qu'on appelle habituellement la région active. Jusqu'à présent, on a normalement placé les plots de soudage à la périphérie de la
région active, de façon que le soudage des conducteurs en ban-
de soit moins suceptible d'endommager les éléments de circuit
actifs. On effectue un tel soudage par des techniques de ther-
mocompression, et la chaleur et la pression résultantes expo-
seraient des éléments de circuit sous-jacents à un endommage-
ment potentiel.
Dans de nombreux cas, il serait souhaitable de pou-
voir placer des plots de soudage dans la région active du
dispositif à semiconducteurs. A titre d'exemple, pour standar-
diser la disposition de plots de soudage sur divers disposi-
tifs à semiconducteurs différents, il sera souvent nécessaire de placer des plots de soudage sur des régions actives, dans certains au moins des dispositifs. L'aptitude à placer les plots de soudage sur les régions actives d'un dispositif peut
également simplifier la conception des couches de métallisa-
tion, du fait qu'elle supprimerait la nécessité de connecter
tous les plots de soudage à la périphérie du dispositif.
L'élimination de plots de soudage périphériques permettrait également de construire des dispositifs à semiconducteurs
ayant de plus petites tailles de puce.
Pour ces raisons, il serait hautement souhaitable de procurer une structure d'interconnexion de plot de soudage
et un procédé de fabrication d'une telle structure qui permet-
tent de' placer des plots de soudage directement sur les ré-
gions actives du dispositif. Il serait en particulier souhai-
table de procurer une telle structure qui protège les éléments
de circuit sous-jacents, dans la région active, contre l'en-
dommagement résultant du soudage par thermocompression de con-
ducteurs de bande dans des opérations classiques de soudage
automatisé sur bande.
Le soudage automatisé sur bande est décrit dans les brevets des E.U.A. n 4 330 790, 4 331 740, 4 355 463,
4 466 183, et 4 470 507.
La présente invention procure une structure d'inter-
connexion de plot de soudage perfectionnée pour des disposi-
tifs à semiconducteurs, qui permet de placer des plots de sou-
dage directement sur la ou les régions actives du dispositif.
La structure d'interconnexion de plots de soudage comprend au
moins deux couches de protection sur la région active et au-
dessous des plots de soudage, de façon que les plots de souda-
ge puissent être soumis à la chaleur et à la pression d'opéra-
tions de soudage automatisé sur bande, sans nuire à des élé-
ments de circuit sous-jacents se trouvant dans la région acti-
ve. On forme la structure de plot de soudage sur le dispositif à semiconducteurs en appliquant tout d'abord une couche de polyimide sur le substrat du dispositif. La couche
depolyimide est élastique et suffisamment épaisse pour absor-
ber le choc produit par le soudage automatisé sur bande, et
pour protéger les éléments de circuit sous-jacents. On appli-
que ensuite sur la couche de polyimide une couche résistant au percement, consistant de façon caractéristique en nitrure
de silicium ou en oxy-nitrure de silicium. La couche résis-
tant au percement a pour effet d'empêcher une pénétration du plot de soudage vers le bas pendant l'opération de soudage
sur bande. On achève la structure en formant une interconne-
xion métallique entre un élément de circuit sous-jacent ou
une métallisation formée sur le substrat, et un plot de sou-
dage placé à la surface de la couche résistant au percement.
L'interconnexion métallique descend à travers la couche ré-
sistant au percement et la couche de polyimide, et elle s'étend latéralement sur la couche résistant au percement jusqu'à un emplacement qui est décalé latéralement par rapport
à la branche descendante. On forme un plot de soudage à l'ex-
trémité de l'interconnexion métallique. De cette manière, une force descendante exercée sur le plot de soudage n'est pas transmise directement au substrat sous-jacent par la branche
descendante de l'interconnexion.
L'invention sera mieux comprise à la lecture de la
description qui va suivre d'un mode de réalisation, et en se
référant aux dessins annexés sur lesquels: La figure 1 représente un substrat de semiconducteur
sur lequel est formé un plot de métallisation, avant la forma-
tion des couches de protection de l'invention.
La figure 2 représente le substrat de la figure 1
sur lequel on a formé la couche de polyimide et la couche ré-
sistant au percement conformes à l'invention.
La figure 3 représente la structure d'interconnexion
de plot de soudage de l'invention dans sa forme finale.
L'invention procure une structure d'interconnexion
de plot de soudage originale, formée sur un substrat de dispo-
sitif à semiconducteurs. Le substrat consiste de façon carac-
téristique en une tranche de silicium qui a été traitée par des techniques classiques pour former sur cette tranche un
ensemble de circuits intégrés, qu'on appelle de façon carac-
téristique des puces. Chaque circuit intégré comprend un cer- tain nombre d'éléments de circuit et de plots de métallisation
qui doivent être interconnectés à des plots de soudage métal-
liques, qui sont à leur tour soudés à des circuits externes.
L'invention procure une structure d'interconnexion originale qui part du plot de métallisation ou de l'élément de circuit sur le substrat et qui s'étend jusqu'au plot de soudage, comme
on va maintenant le décrire en détail.
En considérant la figure 1, on voit un substrat de semiconducteur 10 qui comporte un plot de métallisation 12 sur
sa surface supérieure. Dans la description qui suit et dans
les revendications, toutes les désignations de direction se
réfèrent aux figures dans lesquelles le substrat est la partie inférieure de la structure semiconductrice, et les couches suivantes sont disposées sur le substrat. La surface 14 du substrat définit la direction horizontale ou latérale, tandis
que la direction qui est perpendiculaire ou normale à la sur-
face 14 sera considérée comme la direction verticale.
En considérant maintenant la figure 2, on note qu'une paire de couches de passivation 16 et 18 sont formées facultativement sur le substrat 10. La couche de passivation
inférieure 16 est de façon caractéristique une couche de dio-
xyde de silicium formée par dépôt chimique en phase vapeur ou par dépôt par plasma. L'épaisseur de la couche est comprise
entre environ 0,5 pm et 1,5 pm. La couche de passivation su-
périeure 18 consiste de façon caractéristique en une couche de nitrure de silicium ayant une épaisseur dans la plage de
0,5 pm à 1,5 pm. On peut également appliquer la couche de ni-
trure de silicium par dépôt chimique en phase vapeur ou par d'autres techniques classiques. L'utilisation et l'application
de telles couches de passivation sont connues dans l'art anté-
rieur et ne font pas partie de l'invention. Dans certains cas,
les couches de passivation 16 et 18 sont inutiles, en particu-
lier lorsque les couches de protection de l'invention, placées en recouvrement, procurent une isolation suffisante. Cependant, dans d'autres cas, les couches de passivation en dioxyde de
silicium et/ou nitrure de silicium sont nécessaires pour éta-
blir la séparation diélectrique nécessaire entre des disposi-
tifs dans la région active et des lignes de métallisation en
recouvrement, ou pour d'autres raisons.
La première couche de protection est la couche de polyimide 20. On utilise le terme polyimide dans un sens qui englobe à la fois des polyimides non modifiés et des polyimides
modifiés, tels que le polyimide-isoindroquinazalinedione (PIQ).
On applique les polyimides de façon à obtenir une épaisseur
finale dans la plage d'environ 1,0 à 2,0 pm, soit habituelle-
ment environ 1,5 pm, en employant des techniques classiques telles que le dépôt par centrifugation. Après application, on durcit le polyimide par l'action de la chaleur, d'une manière classique. On applique une couche résistant au percement, 22, directement sur la couche de polyimide 20. La couche résistant au percement consiste de préférence en nitrure de silicium ou en oxy-nitrure de silicium appliqué par dépôt par plasma de façon à donner une épaisseur dans la plage d'environ 500 à 1000 nm, soit habituellement environ 800 nm. Le dépôt par
plasma est préférable, du fait qu'il donne une matière parti-
culièrement tenace, résistant au percement, par comparaison avec d'autres techniques de dépôt, comme le dépôt chimique en phase vapeur. Une fois que la couche 22 résistant au percement a été formée, la structure apparaît de la manière représentée
sur la figure 2.
En considérant maintenant la figure 3, on note qu'on forme une interconnexion métallique 24 comportant une branche verticale 26 et une branche latérale 28, de façon que cette interconnexion s'étende entre le plot de métallisation 12 sur le substrat et un plot de soudage métallique 30. On forme l'interconnexion en métal 24 en formant tout d'abord un trou d'accès vertical, par attaque à travers les couches isolantes et de protection 16, 18, 20 et 22. On peut former un tel trou d'accès par des techniques photolithographiques et d'attaque classiques. On forme ensuite une couche d'aluminium sur la
couche résistant au percement, 22, par des techniques classi-
ques, et on définit un motif dans la couche d'aluminium pour former la branche latérale 28 de l'interconnexion 24. La branche latérale 28 part de la branche verticale 26, de façon que le plot de soudage 30 puisse être décalé par rapport à cette branche verticale. Si le plot de soudage 30 se trouvait directement au-dessus de la branche verticale 26, une force descendante résultant de la thermocompression qui est utilisée dans des opérations de soudage automatisé sur bande, serait
directement transmise vers le bas par la colonne de métal ver-
ticale qui forme la branche verticale 26. En décalant le plot de soudage 30, les couches de protection intermédiaires 20 et 22 protègent le substrat sous-jacent contre une détérioration
résultant de l'opération de thermocompression. Plus précisé-
ment, la couche de polyimide 20 est élastique et elle absorbe
le choc résultant de la thermocompression, tandis que la cou-
che de nitrure 22 déposée par plasma s'oppose à la pénétration du plot de soudage 30 et de la métallisation qui se trouvent
au-dessus. Avec cette structure, on a trouvé qu'il était pos-
sible de placer des plots de soudage directement au-dessus des
régions actives de dispositifs à semiconducteurs, tout en ré-
duisant considérablement la probabilité que les éléments de circuit se trouvant dans les régions actives puissent être
endommagés par des opérations de soudage automatisé sur bande.
Après avoir formé l'interconnexion métallique 24, on
recouvre la structure par une couche de passivation finale 32.
La couche 32 peut être constituée par n'importe quelle matière
de passivation classique, et elle consiste de façon caractéris-
tique en une couche de polyimide ou de nitrure de silicium. On forme ensuite un motif dans la couche de passivation finale
32, par des techniques de photolithographie et d'attaque clas-
siques, pour produire un trou d'accès au-dessus de la termi-
naison de l'interconnexion 28. On peut ensuite former par des techniques classiques le plot de soudage 30, qui est de façon
caractéristique une structure en cuivre.
Comme le montre la figure 3, le plot de soudage 30 convient pour le soudage automatisé sur une bande comportant des protubérances de métal. Si on désire connecter le plot de soudage 30 à une bande plate, il sera nécessaire de former une protubérance de métal (non représentée) au sommet du plot de
soudage 30. De telles structures de plot de soudage à protubé-
rances sont bien connues dans l'art antérieur et il n'est pas
nécessaire de les décrire en détail ici.
Il va de soi que de nombreuses modifications peuvent
être apportées au dispositif et au procédé décrits et repré-
sentés, sans sortir du cadre de l'invention.

Claims (18)

REVENDICATIONS
1. Dispositif à semiconducteurs caractérisé en ce qu'il comprend: un substrat (10) comportant un ensemble
d'éléments de circuit définissant une région active, dans le-
quel certains au moins de ces éléments de circuit sont con-
nectés à des plots de métallisation (12); une couche de po-
lyimide (20) formée sur la région active; une couche résis-
tant au percement (22) formée sur la couche de polyimide; et des interconnexions métalliques (24) pénétrant verticalement à la fois à travers la couche de polyimide (20) et à travers la couche résistant au percement (22), pour être connectées à
certains au moins des plots de métallisation (12), ces'inter-
connexions s'étendant latéralement sur la couche résistant au percement (22) et se terminant à un emplacement qui se trouve
sur la région active.
2. Dispositif à semiconducteurs selon la revendi-
cation 1, caractérisé en ce qu'il comporte au moins une cou-
che de passivation (16, 18) formée sur le substrat (10) et
sous la couche de polyimide (20).
3. Dispositif à semiconducteurs selon la revendica-
tion 2, caractérisé en ce qu'une première couche de passiva-
tion en dioxyde de silicium (16) et une seconde couche de passivation en nitrure de silicium (18) sont formées sur le
substrat (10) et sous la couche de polyimide (20).
4. Dispositif à semiconducteurs selon la revendica-
tion 1, caractérisé en ce que la couche de polyimide (20) est
formée à partir de polyimide-isoindroquinazalinedione (PIQ).
5. Dispositif à semiconducteurs selon la revendica-
tion 1, caractérisé en ce que la couche de polyimide a une
épaisseur dans la plage d'environ 1,0 à 2,0 pim.
6. Dispositif à semiconducteurs selon la revendica-
tion 1, caractérisé en ce que la couche résistant au percement
(22) est formée à partir de nitrure de silicium ou d'oxy-ni-
trure de silicium.
7. Dispositif à semiconducteurs selon la revendica-
tion 1, caractérisé en ce qu'il comprend en outre une couche
de passivation (32) formée sur la couche résistant au perce-
ment (22).
8. Dispositif à semiconducteurs selon la revendica-
tion 7, caractérisé en ce qu'il comprend en outre une struc-
ture de soudage métallique (30) formée à l'extrémité de l'in-
terconnexion métallique (24) et traversant la couche de pas-
sivation (32). -
9. Dispositif à semiconducteurs selon la revendica-
tion 8, caractérisé en ce que la couche de passivation (32)
est formée à partir de nitrure de silicium ou de polyimide.
10. Procédé de fabrication d'un dispositif à semi-
conducteurs, caractérisé en ce qu'il comprend les opérations suivantes: on applique une couche de polyimide (20) sur un substrat (10) comportant un ensemble d'éléments de circuit qui définissent une région active, certains au moins de ces
éléments de circuit étant connectés à des plots de métallisa-
tion (12); on applique une couche résistant au percement (22) sur la couche de polyimide (20); on forme un ensemble de trous d'interconnexion verticaux traversant à la fois la couche de polyimide (20) et la couche résistant au percement (22), à des emplacements qui correspondent à certains au moins des plots de métallisation (12) se trouvant sur le substrat (10); on applique une couche de métallisation sur la couche résistant au percement (22); et on forme un motif
dans la couche de métallisation pour définir des interconne-
xions latérales (24) allant des plots de métallisation (12)
vers des emplacements se trouvant sur la région active.
11. Procédé selon la revendication 10, caractérisé
en ce qu'on dépose la couche de polyimide (20) par centrifu-
gation et on la fait ensuite durcir par l'action de la chaleur.
12. Procédé selon la revendication 11, caractérisé en ce qu'on applique la couche de polyimide (20) de façon à lui donner une épaisseur finale dans la plage d'environ 1,0 à
2,0 pm.
13. Procédé selon la revendication 10, caractérisé
en ce que la couche de polyimide consiste en polyimide-isoin-
droquinazalinedione (PIQ).
14. Procédé selon la revendication 10, caractérisé en ce qu'il comprend en outre l'application d'au moins une couche de passivation (16, 18) sur le substrat (10), avant
l'application de la couche de polyimide (20).
15. Procédé selon la revendication 14, caractérisé en ce qu'on applique tout d'abord une couche de passivation
en dioxyde de silicium (16), et on applique ensuite une cou-
che de passivation en nitrure de silicium (18).
16. Procédé selon la revendication 15, caractérisé
en ce qu'on forme la couche de passivation en dioxyde de si-
licium (16) et la couche de passivation en nitrure de sili-
cium (18) par dépôt en phase vapeur.
17. Procédé selon la revendication 10, caractérisé en ce que la couche résistant au percement (22) consiste en
nitrure de silicium ou en oxy-nitrure de silicium.
18. Procédé selon la revendication 17, caractérisé en ce qu'on applique le nitrure de silicium ou l'oxy-nitrure
de silicium par dépôt par plasma.
FR8611633A 1985-12-16 1986-08-12 Structure d'interconnexion de plot de soudage Withdrawn FR2591815A1 (fr)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US06/809,448 US4723197A (en) 1985-12-16 1985-12-16 Bonding pad interconnection structure

Publications (1)

Publication Number Publication Date
FR2591815A1 true FR2591815A1 (fr) 1987-06-19

Family

ID=25201362

Family Applications (1)

Application Number Title Priority Date Filing Date
FR8611633A Withdrawn FR2591815A1 (fr) 1985-12-16 1986-08-12 Structure d'interconnexion de plot de soudage

Country Status (5)

Country Link
US (1) US4723197A (fr)
JP (1) JPS62145746A (fr)
DE (1) DE3640249A1 (fr)
FR (1) FR2591815A1 (fr)
GB (1) GB2184600B (fr)

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4949150A (en) * 1986-04-17 1990-08-14 Exar Corporation Programmable bonding pad with sandwiched silicon oxide and silicon nitride layers
JPH01321656A (ja) * 1988-06-23 1989-12-27 Fujitsu Ltd 半導体装置
US5208467A (en) * 1988-07-28 1993-05-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a film-covered packaged component
JPH0289346A (ja) * 1988-09-27 1990-03-29 Toshiba Corp 半導体装置及びその製造方法
FI113937B (fi) * 1989-02-21 2004-06-30 Tatsuta Electric Wire & Gable Painettu piirilevy ja menetelmä sen valmistamiseksi
US5070037A (en) * 1989-08-31 1991-12-03 Delco Electronics Corporation Integrated circuit interconnect having dual dielectric intermediate layer
JP2598328B2 (ja) * 1989-10-17 1997-04-09 三菱電機株式会社 半導体装置およびその製造方法
US5045142A (en) * 1989-11-22 1991-09-03 Xerox Corporation Stand-off structure for flipped chip butting
US5065227A (en) * 1990-06-04 1991-11-12 International Business Machines Corporation Integrated circuit packaging using flexible substrate
US5157589A (en) * 1990-07-02 1992-10-20 General Electric Company Mutliple lamination high density interconnect process and structure employing thermoplastic adhesives having sequentially decreasing TG 's
TW214599B (fr) * 1990-10-15 1993-10-11 Seiko Epson Corp
JP2593965B2 (ja) * 1991-01-29 1997-03-26 三菱電機株式会社 半導体装置
JP2875093B2 (ja) * 1992-03-17 1999-03-24 三菱電機株式会社 半導体装置
US5264664A (en) * 1992-04-20 1993-11-23 International Business Machines Corporation Programmable chip to circuit board connection
KR100335591B1 (ko) * 1992-09-10 2002-08-24 텍사스 인스트루먼츠 인코포레이티드 집적회로디바이스의액티브회로영역상의와이어본딩방법및집적회로디바이스
GB2279804A (en) * 1993-07-02 1995-01-11 Plessey Semiconductors Ltd Insulating layers for multilayer wiring
US5897376A (en) * 1993-09-20 1999-04-27 Seiko Instruments Inc. Method of manufacturing a semiconductor device having a reflection reducing film
EP0646959B1 (fr) * 1993-09-30 2001-08-16 Consorzio per la Ricerca sulla Microelettronica nel Mezzogiorno Metallisation et procédé de connexion pour fabriquer des composants semi-conducteurs de puissance
US5475246A (en) * 1993-12-20 1995-12-12 General Electric Company Repair line structure for thin film electronic devices
DE69321965T2 (de) * 1993-12-24 1999-06-02 Cons Ric Microelettronica MOS-Leistungs-Chip-Typ und Packungszusammenbau
EP0660402B1 (fr) * 1993-12-24 1998-11-04 Consorzio per la Ricerca sulla Microelettronica nel Mezzogiorno Dispositif semi-conducteur de puissance
US5798287A (en) * 1993-12-24 1998-08-25 Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiorno Method for forming a power MOS device chip
JPH09107048A (ja) 1995-03-30 1997-04-22 Mitsubishi Electric Corp 半導体パッケージ
JPH09205185A (ja) * 1996-01-26 1997-08-05 Mitsubishi Electric Corp 半導体装置および半導体装置の製造方法
FR2748602B1 (fr) * 1996-05-07 1998-08-21 Solaic Sa Circuit integre comportant des plots de connexion debouchant sur une face
TW448524B (en) * 1997-01-17 2001-08-01 Seiko Epson Corp Electronic component, semiconductor device, manufacturing method therefor, circuit board and electronic equipment
US5986344A (en) * 1998-04-14 1999-11-16 Advanced Micro Devices, Inc. Anti-reflective coating layer for semiconductor device
US6352940B1 (en) * 1998-06-26 2002-03-05 Intel Corporation Semiconductor passivation deposition process for interfacial adhesion
US6965165B2 (en) * 1998-12-21 2005-11-15 Mou-Shiung Lin Top layers of metal for high performance IC's
US6734093B1 (en) 1999-03-17 2004-05-11 Intel Corporation Method for placing active circuits beneath active bonding pads
US6372621B1 (en) * 1999-04-19 2002-04-16 United Microelectronics Corp. Method of forming a bonding pad on a semiconductor chip
US6803302B2 (en) * 1999-11-22 2004-10-12 Freescale Semiconductor, Inc. Method for forming a semiconductor device having a mechanically robust pad interface
US6437425B1 (en) * 2000-01-18 2002-08-20 Agere Systems Guardian Corp Semiconductor devices which utilize low K dielectrics
TWI313507B (en) * 2002-10-25 2009-08-11 Megica Corporatio Method for assembling chips
DE10231385B4 (de) * 2001-07-10 2007-02-22 Samsung Electronics Co., Ltd., Suwon Halbleiterchip mit Bondkontaktstellen und zugehörige Mehrchippackung
US7096581B2 (en) * 2002-03-06 2006-08-29 Stmicroelectronics, Inc. Method for providing a redistribution metal layer in an integrated circuit
US6833556B2 (en) 2002-08-12 2004-12-21 Acorn Technologies, Inc. Insulated gate field effect transistor having passivated schottky barriers to the channel
US7084423B2 (en) 2002-08-12 2006-08-01 Acorn Technologies, Inc. Method for depinning the Fermi level of a semiconductor at an electrical junction and devices incorporating such junctions
DE10242325A1 (de) * 2002-09-12 2004-04-01 eupec Europäische Gesellschaft für Leistungshalbleiter mbH Halbleiter mit Isolierschicht und Verfahren zu dessen Herstellung
US20040056350A1 (en) * 2002-09-24 2004-03-25 Medtronic, Inc. Electrical connection through nonmetal
KR100448344B1 (ko) * 2002-10-22 2004-09-13 삼성전자주식회사 웨이퍼 레벨 칩 스케일 패키지 제조 방법
US7453158B2 (en) * 2003-07-31 2008-11-18 Nvidia Corporation Pad over active circuit system and method with meshed support structure
US7495343B1 (en) 2003-07-31 2009-02-24 Nvidia Corporation Pad over active circuit system and method with frame support structure
US7477943B2 (en) * 2003-11-26 2009-01-13 Medtronic, Inc. Medical device and method of manufacturing
US7394161B2 (en) * 2003-12-08 2008-07-01 Megica Corporation Chip structure with pads having bumps or wirebonded wires formed thereover or used to be tested thereto
US8294279B2 (en) * 2005-01-25 2012-10-23 Megica Corporation Chip package with dam bar restricting flow of underfill
US7635919B1 (en) * 2005-05-26 2009-12-22 Rockwell Collins, Inc. Low modulus stress buffer coating in microelectronic devices
US9620611B1 (en) 2016-06-17 2017-04-11 Acorn Technology, Inc. MIS contact structure with metal oxide conductor
WO2018094205A1 (fr) 2016-11-18 2018-05-24 Acorn Technologies, Inc. Transistor à nanofils à source et drain induits par des contacts électriques avec une hauteur de barrière de schottky négative

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4063992A (en) * 1975-05-27 1977-12-20 Fairchild Camera And Instrument Corporation Edge etch method for producing narrow openings to the surface of materials
US4184909A (en) * 1978-08-21 1980-01-22 International Business Machines Corporation Method of forming thin film interconnection systems
US4355463A (en) * 1980-03-24 1982-10-26 National Semiconductor Corporation Process for hermetically encapsulating semiconductor devices
US4470507A (en) * 1980-03-24 1984-09-11 National Semiconductor Corporation Assembly tape for hermetic tape packaging semiconductor devices
US4330790A (en) * 1980-03-24 1982-05-18 National Semiconductor Corporation Tape operated semiconductor device packaging
US4331740A (en) * 1980-04-14 1982-05-25 National Semiconductor Corporation Gang bonding interconnect tape process and structure for semiconductor device automatic assembly
US4423547A (en) * 1981-06-01 1984-01-03 International Business Machines Corporation Method for forming dense multilevel interconnection metallurgy for semiconductor devices
US4585490A (en) * 1981-12-07 1986-04-29 Massachusetts Institute Of Technology Method of making a conductive path in multi-layer metal structures by low power laser beam
US4424621A (en) * 1981-12-30 1984-01-10 International Business Machines Corporation Method to fabricate stud structure for self-aligned metallization
DD205297A1 (de) * 1982-03-15 1983-12-21 Lothar Oppermann Schichtanordnung zur kontaktierung von kontaktdraehten auf halbleiterelementen fuer das mikroschweissverfahren
US4466183A (en) * 1982-05-03 1984-08-21 National Semiconductor Corporation Integrated circuit packaging process
DE3234907A1 (de) * 1982-09-21 1984-03-22 Siemens AG, 1000 Berlin und 8000 München Verfahren zum herstellen einer monolithisch integrierten schaltung
US4587719A (en) * 1983-08-01 1986-05-13 The Board Of Trustees Of The Leland Stanford Junior University Method of fabrication of long arrays using a short substrate
US4523372A (en) * 1984-05-07 1985-06-18 Motorola, Inc. Process for fabricating semiconductor device

Also Published As

Publication number Publication date
DE3640249A1 (de) 1987-06-19
JPS62145746A (ja) 1987-06-29
GB8629901D0 (en) 1987-01-28
GB2184600B (en) 1989-10-25
US4723197A (en) 1988-02-02
GB2184600A (en) 1987-06-24

Similar Documents

Publication Publication Date Title
FR2591815A1 (fr) Structure d'interconnexion de plot de soudage
US6077726A (en) Method and apparatus for stress relief in solder bump formation on a semiconductor device
KR100674211B1 (ko) 반도체 장치
EP0111823B1 (fr) Des couches métallurgiques en titane sous tension de pression pour contacter des dispositifs semi-conducteurs passivés
KR100463492B1 (ko) 상호 접속 구조
US6093630A (en) Semi-conductor personalization structure and method
US7115985B2 (en) Reinforced bond pad for a semiconductor device
US6664129B2 (en) Integrated circuits and methods for their fabrication
TWI417990B (zh) 提供垂直晶圓對晶圓互聯之填充金屬的貫通介層結構
EP1261030A1 (fr) Plot de connexion d'un circuit intégré
EP0540312B1 (fr) Structure d'électrode à protubérance et puce semi-conductrice la comprenant
US9607957B2 (en) Semiconductor device
JPH02308552A (ja) 半導体集積回路用コンタクト構造及びその形成方法
WO2001091176A2 (fr) Billes de soudure a deux/trois couches et procedes de fabrication correspondants
FR2931586A1 (fr) Procede de fabrication et de test d'un circuit electronique integre
TWI520282B (zh) 用於半導體裝置之互連結構及相關之製造方法
TWI254390B (en) Packaging method and structure thereof
EP0890981B1 (fr) Adhésion accrue du sous-revêtement d'une puce à bosses (flip chip)
FR2622741A1 (fr) Structure pour connexion de substrats a coefficients de dilatation thermique differents
US7327031B2 (en) Semiconductor device and method of manufacturing the same
TWI254395B (en) Chip structure and wafer structure
US6415973B1 (en) Method of application of copper solution in flip-chip, COB, and micrometal bonding
US7129581B2 (en) Semiconductor device, method of manufacturing thereof, circuit board and electronic apparatus
JP2725611B2 (ja) 半導体装置
WO2018002368A1 (fr) Dispositif electronique ayant une banque integree de composants passifs

Legal Events

Date Code Title Description
ST Notification of lapse