DE3640249A1 - Halbleitervorrichtung (halbleiterbaustein) - Google Patents

Halbleitervorrichtung (halbleiterbaustein)

Info

Publication number
DE3640249A1
DE3640249A1 DE19863640249 DE3640249A DE3640249A1 DE 3640249 A1 DE3640249 A1 DE 3640249A1 DE 19863640249 DE19863640249 DE 19863640249 DE 3640249 A DE3640249 A DE 3640249A DE 3640249 A1 DE3640249 A1 DE 3640249A1
Authority
DE
Germany
Prior art keywords
layer
polyimide
semiconductor device
silicon nitride
passivation layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE19863640249
Other languages
English (en)
Inventor
Hem P Takiar
Thomas George
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Semiconductor Corp
Original Assignee
National Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Semiconductor Corp filed Critical National Semiconductor Corp
Publication of DE3640249A1 publication Critical patent/DE3640249A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05569—Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01061—Promethium [Pm]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01084—Polonium [Po]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0504—14th Group
    • H01L2924/05042—Si3N4
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Description

Die Erfindung bezieht sich auf eine Halbleitervor­ richtung (Halbleiterbaustein) mit einer Mehrzahl von Schaltungselementen, die eine aktive Zone bilden, wobei zumindest einige Schaltungselemente mit metallisierten Kontaktfeldern verbunden sind.
Sie befaßt sich mit der Paketierung von Halbleiter­ vorrichtungen bei Anwendung von automatischen Bandlöt­ verfahren bzw. Bandschweißverfahren und betrifft insbe­ sondere eine Verbindungsleitungsanordnung eines Anschluß­ kontaktfeldes, die es ermöglicht, zumindest einige An­ schlußkontaktfelder oberhalb aktiver Zonen der Vorrich­ tung anzuordnen.
Das automatische Bandlöten bzw. -schweißen oder -bon­ den ist ein Verfahren zum gleichzeitigen Verbinden einer Mehrzahl von Anschlußkontaktfeldern an einer Halbleiter­ vorrichtung an eine äußere Schaltung. Dabei wird ein fortlaufendes Metallband mit einzelnen Rahmen verwendet, welche metallene Leiter bilden, die in einem solchen Muster angeordnet sind, daß die inneren Enden der Leiter­ arme an die Anschlußkontaktfelder der Vorrichtung ge­ bondet werden können, während die äußeren Enden der Lei­ ter mit einem Leiterrahmen üblicher Art verbunden werden oder frei bleiben können, um auf andere Weise mit einer äußeren Schaltung verbunden zu werden.
Aktive Schaltungselemente, wie insbesondere Tran­ sistoren, Widerstände u.dgl. sind im allgemeinen im mittleren Teil der Halbleitervorrichtung angeordnet, der üblicherweise als aktive Zone bzw. aktive Zonen bezeichnet wird. Bisher waren die Anschlußkontaktfelder normalerweise längs des Umfangsrandes der aktiven Zone angebracht, so daß das Bonden der Leiterbänder die aktiven Schaltungselemente weniger leicht zu beschädigen ver­ mochte. Das Bonden geschieht in der Regel im Wege von Thermokompressionsverfahren und die dabei entstehende Beanspruchung durch Hitze und Druck könnte die darunter liegenden Schaltungselemente unter Umständen beschädigen.
In vielen Fällen wird es erwünscht sein, Anschluß­ kontaktfelder oberhalb der aktiven Zonen von Halbleiter­ vorrichtungen anordnen zu können. Zum Beispiel wird es, um die Anordnung von Anschlußkontaktfeldern an einer Vielfalt unterschiedlicher Halbleitervorrichtungen standardisieren oder vereinheitlichen zu können, notwen­ dig sein, Anschlußkontaktfelder oberhalb von aktiven Zonen an mindestens einigen solcher Vorrichtungen an­ ordnen zu können. Die Möglichkeit, die Anschlußkontakt­ felder oberhalb der aktiven Zonen der Vorrichtung an­ zuordnen, kann also die Ausbildung der Metallisierungs­ schichten vereinfachen, da es auf diese Weise entbehr­ lich gemacht wird, sämtliche Anschlußkontaktfelder am Umfang der Vorrichtung anzuschließen. Die Entbehrlich­ machung am Umfang gelegener Anschlußkontaktfelder würde auch die Konstruktion der Halbleitervorrichtungen mit kleineren Plättchengrößen ermöglichen.
Das automatische Bandlöten bzw. -schweißen oder -bonden ist in den U.S. Patentschriften 43 30 790, 43 31 740, 43 55 463, 44 66 183 und 44 70 507 beschrie­ ben.
Gemäß der Erfindung wird eine verbesserte Anschluß­ kontaktfeld-Verbindungsanordnung für Halbleitervor­ richtungen geschaffen, welche es ermöglicht, die An­ schlußkontaktfelder direkt oberhalb der aktiven Zone bzw. der aktiven Zonen der Vorrichtung anzuordnen. Die Anschlußkontaktfeld-Anschlußanordnung enthält erfin­ dungsgemäß zumindest zwei Schutzschichten oberhalb der aktiven Zone und unterhalb der Anschlußkontaktfelder, so daß diese der beim Bandlöten bzw. -schweißen oder -bonden auftretenden Beanspruchung ausgesetzt werden können, ohne daß die darunter liegenden Schaltelemente in der aktiven Zone durch Druck und Hitze beschädigt werden.
Der Anschlußkontaktfeldaufbau an der Halbleitervor­ richtung wird dadurch hergestellt, daß zunächst eine Polyimidschicht über dem Substrat der Vorrichtung ange­ bracht wird. Die Polyimidschicht ist elastisch nach­ giebig und genügend dick, um Stoßbeanspruchungen zu absorbieren, die beim automatischen Bandlöten bzw. -schweißen oder -bonden auftreten, und die darunter liegenden Schaltungselemente zu schützen. Eine durch­ lochungsbeständige Schicht, in der Regel aus Silizium­ nitrid oder Siliziumoxynitrid wird dann über der Poly­ imidschicht angebracht. Die durchlochungsbeständige Schicht bewirkt eine Hinderung des Eindringens des Anschlußkontaktfeldes nach unten während des Bandlöt­ vorganges. Die Anordnung wird vervollständigt durch Ausbildung einer metallenen Verbindung zwischen einem darunter liegenden Schaltungselement oder einer Metal­ lisierung auf dem Substrat und einem auf der Oberfläche der durchlochungsbeständigen Schicht angeordneten Kon­ taktfeld. Die metallische Verbindung erstreckt sich ab­ wärts sowohl durch die durchlochungsbeständige Schicht als auch die Polyimidschicht und außerdem nach der Seite hin auf der durchlochungsbeständigen Schicht bis zu einer Stelle, die seitlich von dem nach unten ge­ richteten Abschnitt der metallischen Verbindung ver­ setzt ist. An dem Ende der metallischen Verbindung wird ein Anschlußkontaktfeld ausgebildet. Auf diese Weise wird die nach unten gerichtete Kraft von dem An­ schlußkontaktfeld aus nicht direkt über den nach unten gerichteten Abschnitt der Verbindung auf das darunter liegende Substrat übertragen.
Im folgenden wird die Erfindung anhand der Zeich­ nung näher erläutert. Es zeigen
Fig. 1 ein Halbleitersubstrat mit einem darauf vor der Formierung der Schutzschichten gemäß der Er­ findung angebrachten metallisierten Kontaktfeld;
Fig. 2 das Substrat von Fig. 1 nach Aufbrin­ gung der erfindungsgemäßen Polyimidschicht und der durchlochungsbeständigen Schicht und
Fig. 3 das Schema der endgültigen Ausführung einer Halbleitervorrichtung gemäß der Erfindung mit der Anschlußkontaktfeld-Verbindungsanordnung.
Durch die Erfindung wird eine neuartige Anschluß­ kontaktfeld-Verbindungsanordnung auf dem Substrat einer Halbleitervorrichtung geschaffen. Das Substrat besteht in der Regel aus einem Siliziumplättchen, das nach gebräuchlichen Verfahren zur Erzeugung einer Vielzahl integrierter Schaltungen darauf bearbeitet worden ist, die in der Regel als Chips oder Halbleiterplättchen bezeichnet zu werden pflegen. Jede integrierte Schaltung enthält eine Anzahl von Schaltungselementen und me­ tallisierten Kontaktfeldern, die mit metallenen Anschluß­ kontaktfeldern verbunden werden müssen, die wiederum an äußere elektrische Schaltungen gebondet werden. Durch die Erfindung wird eine neuartige Verbindungsanordnung geschaffen, die sich von dem metallisierten Kontaktfeld oder Schaltungselement auf dem Substrat zu dem Anschluß­ kontaktfeld erstreckt, wie nachstehend im einzelnen näher beschrieben.
Nach Fig. 1 weist ein Halbleitersubstrat 10 ein metallisiertes Kontaktfeld 12 auf seiner Oberseite auf. Gemäß der nachstehend und in den Ansprüchen angewendeten Ausdrucksweise sind alle Richtungsangaben auf die Figuren bezogen, bei denen das Substrat der unterste Teil der Halbleiteranordnung und die darauf folgenden Schichten oberhalb des Substrats angeordnet sind. Die Oberseite 14 des Substrats bestimmt die horizontale oder seitliche Richtung, während die senkrecht oder normal zu der Ober­ fläche 14 verlaufende Richtung als vertikale Richtung angesehen wird.
Dann können, wie Fig. 2 zeigt, zwei Passivierungs­ schichten 16 und 18 auf dem Substrat 10 ausgebildet werden. Die untere Passivierungsschicht 16 wird in der Regel als eine Schicht aus Siliziumdioxid entweder durch chemisches Aufdampfen oder als Plasmaniederschlag auf­ gebracht. Die Dicke der Schicht beträgt zwischen etwa 0,5 µm und 1,5 µm. Die obere Passivierungsschicht 18 ist in der Regel eine Siliziumnitridschicht mit einer Dicke im Bereich von 0,5 µm bis 1,5 µm. Die Silizium­ nitridschicht kann auch durch chemisches Aufdampfen oder andere gebräuchliche Verfahren aufgebracht werden. Die Anwendung solcher Passivierungsschichten ist an sich bekannt. In manchen Fällen sind die Passivierungsschichten 16 und 18 entbehrlich, besonders wenn die darüber lie­ genden Schutzschichten gemäß der Erfindung genügende Isolation bieten. In anderen Fällen aber sind Passi­ vierungsschichten aus Siliziumdioxid und/oder Silizium­ nitrid von Wichtigkeit, um die erforderliche dielek­ trische Trennung zwischen den Vorrichtungen in der aktiven Zone und den darüber liegenden metallisierten Leiterbahnen zu schaffen, oder aus anderen Gründen.
Die erste Schutzschicht ist eine Polyimidschicht 20. Der Ausdruck Polyimid soll hier sowohl unmodifizierte Polyimide als auch modifizierte Polyimide, wie z.B. Polyimidisoindroquinazalinedion (PIQ) umfassen. Die Polyimide werden bis zu einer Enddicke im Bereich zwischen 1,0 bis 2,0 µm, vorzugsweise etwa 1,5 µm, aufgebracht, indem gebräuchliche Verfahren wie Aufspinnen (spin-on) angewendet werden. Nach der Aufbringung wird das Polyimid in herkömmlicher Weise warmgehärtet.
Direkt auf die Polyimidschicht 20 wird eine durch­ lochungsbeständige (puncture-resistant) Schicht 22 auf­ gebracht. Die durchlochungsbeständige Schicht ist vor­ zugsweise Siliziumnitrid oder Siliziumoxynitrid, das durch Plasmaniederschlagverfahren oder Plasmaaufdampfung bis zu einer Dicke im Bereich von etwa 5000 bis 10 000 Angström, vorzugsweise etwa 8000 Angström, aufgebracht wird. Das Plasmaniederschlagverfahren ist zu bevorzugen, da es im Vergleich zu anderen Aufbringungsverfahren, wie z.B. chemischer Aufdampfung, ein besonders wider­ standsfähiges durchlochungsbeständiges Widerstandsmaterial ergibt. Wenn die durchlochungsbeständige Schicht 22 hergestellt ist, hat der Aufbau die in Fig. 2 sche­ matisch als Schnitt veranschaulichte Form.
Nach Fig. 3 wird nunmehr eine metallische Verbin­ dung 24 mit einer vertikalen Bahn 26 und einer seit­ lichen Bahn 28 so hergestellt, daß sie sich zwischen dem metallisierten Kontaktfeld 12 auf das Substrat und einem metallenen Anschlußkontaktfeld 30 erstreckt. Die metallene Verbindungsleiterbahn 24 wird in der Weise hergestellt, daß zunächst ein vertikales Zugangsloch durch die Isolier- und Schutzschichten 16, 18, 20 und 22 geätzt wird. Ein solches Zugangsloch kann durch gebräuchliche photolithographische und Ätzverfahren geschaffen werden. Dann wird eine Aluminiumschicht über der durchlochungsbeständigen Schicht 22 mittels gebräuchlicher Verfahren hergestellt und die Aluminium­ schicht erhält die Form eines solchen Musters oder solcher Konturen, daß die seitliche Bahn 28 der Ver­ bindung 24 entsteht. Die seitliche Bahn 28 erstreckt sich von der vertikalen Bahn 26 weg, so daß das An­ schlußkontaktfeld 30 gegenüber dieser vertikalen Bahn seitlich versetzt ist. Wäre das Anschlußkontaktfeld 30 direkt über dem vertikalen Bahnabschnitt 26 der Leiter­ bahn angebracht, so würde die nach unten gerichtete von der beim automatischen Bonden angewendeten Thermo­ kompression herrührende Kraft direkt nach unten über die vertikale Metallsäule, welche den Bahnabschnitt 26 bildet, wirken. Durch das Versetzen des Anschlußkontaktfelds 30 wird das darunter liegende Substrat gegen Beschädigung durch den Thermokompressionsvorgang mittels der da­ zwischen liegenden Schutzschichten 20 und 22 geschützt. Gerade die Polyimidschicht 20 ist elastisch nachgiebig und wirkt dämpfend auf von der Thermokompression her­ rührende Stoßbeanspruchungen, während die Plasmanitrid­ schicht 22 einem Durchdringen des darüber liegenden Anschlußkontaktfelds 30 und der Metallisierung Wider­ stand leistet. Durch diesen Aufbau wird es, wie gefunden wurde, möglich, Anschlußkontaktfelder direkt oberhalb der aktiven Zonen von Halbleitervorrichtungen anzuord­ nen und dennoch dabei in hohem Maße die Wahrscheinlich­ keit zu vermindern, daß die Schaltelemente in den aktiven Zonen durch die Vorgänge des automatischen Bondens beschädigt würden.
Nachdem die metallene Zwischenverbindung 24 gebildet wurde, wird der Aufbau durch eine abschließende Passi­ vierungsschicht 32 abgedeckt. Die Schicht 32 kann aus irgendeinem gebräuchlichen Passivierungsmaterial be­ stehen; sie ist in der Regel entweder eine Polyimid­ schicht oder eine Siliziumnitridschicht. Die abschlie­ ßende Passivierungsschicht 32 wird dann durch gebräuch­ liche photolithographische und Ätzverfahren derart be­ arbeitet, daß sie ein Zugangsloch oberhalb des Endes der Zwischenverbindung 28 erhält. Das Anschlußkontakt­ feld 30, in der Regel ein Aufbau aus Kupfer, kann dann in üblicher Weise hergestellt werden.
Wie in Fig. 3 veranschaulicht, eignet sich das An­ schlußkontaktfeld 30 zum automatischen Bandbonden an ein gebuckeltes Metallband. Falls es erwünscht ist, das Anschlußkontaktfeld 30 mit einem flachen Band zu ver­ binden, ist es erforderlich, einen (nicht dargestellten) Metallbuckel oder -vorsprung auf der Oberseite des An­ schlußkontaktfelds 30 aufzubauen. Solche gebuckelten Anschlußkontaktfeldaufbauten sind an sich bekannt und brauchen daher nicht näher beschrieben zu werden.
Wenngleich die Erfindung hier im Zusammenhang mit Einzelheiten an Ausführungsbeispielen veranschaulicht und erklärt wurde, so ist doch ohne weiteres verständ­ lich, daß auch Abwandlungen und Veränderungen möglich sind, ohne den Bereich des Erfindungskonzepts zu ver­ lassen.

Claims (18)

1. Halbleitervorrichtung (Halbleiterbaustein) mit einer Mehrzahl von Schaltungselementen, die eine aktive Zone bilden, wobei zumindest einige Schaltungselemente mit metallisierten Kontaktfeldern verbunden sind, dadurch gekennzeichnet,
daß oberhalb der aktiven Zone eine aus einem Polyimid bestehende Schicht und über dieser eine durchlochungsbeständige Schicht angebracht sind,
und daß sowohl die Polyimidschicht als auch die durchlochungsbeständige Schicht durch metallene Ver­ bindungsleitungen in senkrechter Richtung durchsetzt sind, welche zumindest mit einem der metallisierten Kontaktfelder eine Verbindung herstellen und sich in seitlicher Richtung über die durchlochungsbeständige Schicht erstrecken und an einer Stelle oberhalb der aktiven Zone endigen.
2. Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß wenigstens eine Passivierungsschicht oberhalb des Substrats und unterhalb der Polyimidschicht ausgebildet ist.
3. Halbleitervorrichtung nach Anspruch 2, dadurch gekennzeichnet, daß eine erste, aus Siliziumdioxid be­ stehende Passivierungsschicht und eine zweite, aus Siliziumnitrid bestehende Passivierungsschicht oberhalb des Substrats und unterhalb der Polyimidschicht ange­ ordnet sind.
4. Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Polyimidschicht aus Polyimid­ isoindroquinazalinedion (PIQ) besteht.
5. Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Polyimidschicht eine Dicke im Bereich von etwa 1,0 bis 2,0 µm aufweist.
6. Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die durchlochungsbeständige Schicht aus Siliziumnitrid oder Siliziumoxynitrid besteht.
7. Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß sie eine oberhalb der durchlochungs­ beständigen Schicht angeordnete Passivierungsschicht aufweist.
8. Halbleitervorrichtung nach Anspruch 7, dadurch gekennzeichnet, daß sie eine am freien Ende der die Passivierungsschicht durchsetzenden Verbindungsleitung angebrachte metallene Kontaktfeldanordnung aufweist.
9. Halbleitervorrichtung nach Anspruch 8, dadurch gekennzeichnet, daß die Passivierungsschicht aus Siliziumnitrid oder einem Polyimid hergestellt ist.
10. Verfahren zur Herstellung einer Halbleiter­ vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß eine Polyimidschicht über einem Substrat ange­ bracht wird, das eine Vielzahl von Schaltungselementen aufweist, die eine aktive Zone bilden, wobei mindestens einige dieser Schaltungselemente mit metallisierten Kontaktfeldern verbunden sind;
daß eine widerstandsfähige Schicht oberhalb der Polyimidschicht angebracht wird;
daß eine Vielzahl vertikaler Verbindungslöcher durch sowohl die Polyimidschicht als auch die durch­ lochungsbeständige Schicht an Stellen gebildet werden, welche zumindest einigen der metallisierten Kontakt­ felder auf dem Substrat entsprechen;
daß eine Metallisierungsschicht auf der durch­ lochungsbeständigen Schicht angebracht wird und
daß die Metallisierungsschicht mit solchen Kon­ turen gestaltet wird, daß seitliche Verbindungen, welche von den metallisierten Kontaktfeldern zu Stellen oberhalb der aktiven Zone verlaufen, gebil­ det werden.
11. Verfahren nach Anspruch 10, dadurch gekenn­ zeichnet, daß die Polyimidschicht aufgesponnen (spun-on) und danach warmgehärtet wird.
12. Verfahren nach Anspruch 11, dadurch gekenn­ zeichnet, daß die Polyimidschicht bis zu einer end­ gültigen Dicke im Bereich von etwa 1,0 bis 2,0 µm aufgebracht wird.
13. Verfahren nach Anspruch 10, dadurch gekenn­ zeichnet, daß die Polyimidschicht aus PIQ hergestellt wird.
14. Verfahren nach Anspruch 10, dadurch gekenn­ zeichnet, daß mindestens eine Passivierungsschicht oberhalb des Substrats vor dem Aufbringen der Poly­ imidschicht aufgebracht wird.
15. Verfahren nach Anspruch 14, dadurch gekenn­ zeichnet, daß eine Passivierungsschicht aus Silizium­ dioxid zunächst aufgebracht und anschließend auf dieser eine Passivierungsschicht aus Siliziumnitrid aufge­ bracht wird.
16. Verfahren nach Anspruch 15, dadurch gekenn­ zeichnet, daß die aus Siliziumdioxid bestehende Passi­ vierungsschicht und die aus Siliziumnitrid bestehende Passivierungsschicht durch Aufdampfen gebildet werden.
17. Verfahren nach Anspruch 10, dadurch gekenn­ zeichnet, daß die durchlochungsbeständige Schicht aus Siliziumnitrid oder Siliziumoxynitrid hergestellt wird.
18. Verfahren nach Anspruch 17, dadurch gekenn­ zeichnet, daß die aus Siliziumnitrid oder Silizium­ oxynitrid herzustellende Schicht durch Niederschlag im Plasma aufgebracht wird.
DE19863640249 1985-12-16 1986-11-25 Halbleitervorrichtung (halbleiterbaustein) Ceased DE3640249A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US06/809,448 US4723197A (en) 1985-12-16 1985-12-16 Bonding pad interconnection structure

Publications (1)

Publication Number Publication Date
DE3640249A1 true DE3640249A1 (de) 1987-06-19

Family

ID=25201362

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19863640249 Ceased DE3640249A1 (de) 1985-12-16 1986-11-25 Halbleitervorrichtung (halbleiterbaustein)

Country Status (5)

Country Link
US (1) US4723197A (de)
JP (1) JPS62145746A (de)
DE (1) DE3640249A1 (de)
FR (1) FR2591815A1 (de)
GB (1) GB2184600B (de)

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4949150A (en) * 1986-04-17 1990-08-14 Exar Corporation Programmable bonding pad with sandwiched silicon oxide and silicon nitride layers
JPH01321656A (ja) * 1988-06-23 1989-12-27 Fujitsu Ltd 半導体装置
US5208467A (en) * 1988-07-28 1993-05-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a film-covered packaged component
JPH0289346A (ja) * 1988-09-27 1990-03-29 Toshiba Corp 半導体装置及びその製造方法
FI113937B (fi) * 1989-02-21 2004-06-30 Tatsuta Electric Wire & Gable Painettu piirilevy ja menetelmä sen valmistamiseksi
US5070037A (en) * 1989-08-31 1991-12-03 Delco Electronics Corporation Integrated circuit interconnect having dual dielectric intermediate layer
JP2598328B2 (ja) * 1989-10-17 1997-04-09 三菱電機株式会社 半導体装置およびその製造方法
US5045142A (en) * 1989-11-22 1991-09-03 Xerox Corporation Stand-off structure for flipped chip butting
US5065227A (en) * 1990-06-04 1991-11-12 International Business Machines Corporation Integrated circuit packaging using flexible substrate
US5157589A (en) * 1990-07-02 1992-10-20 General Electric Company Mutliple lamination high density interconnect process and structure employing thermoplastic adhesives having sequentially decreasing TG 's
TW214599B (de) * 1990-10-15 1993-10-11 Seiko Epson Corp
JP2593965B2 (ja) * 1991-01-29 1997-03-26 三菱電機株式会社 半導体装置
JP2875093B2 (ja) * 1992-03-17 1999-03-24 三菱電機株式会社 半導体装置
US5264664A (en) * 1992-04-20 1993-11-23 International Business Machines Corporation Programmable chip to circuit board connection
KR100335591B1 (ko) * 1992-09-10 2002-08-24 텍사스 인스트루먼츠 인코포레이티드 집적회로디바이스의액티브회로영역상의와이어본딩방법및집적회로디바이스
GB2279804A (en) * 1993-07-02 1995-01-11 Plessey Semiconductors Ltd Insulating layers for multilayer wiring
US5897376A (en) * 1993-09-20 1999-04-27 Seiko Instruments Inc. Method of manufacturing a semiconductor device having a reflection reducing film
EP0646959B1 (de) * 1993-09-30 2001-08-16 Consorzio per la Ricerca sulla Microelettronica nel Mezzogiorno Verfahren zur Metallisierung und Verbindung bei der Herstellung von Leistungshalbleiterbauelementen
US5475246A (en) * 1993-12-20 1995-12-12 General Electric Company Repair line structure for thin film electronic devices
EP0660402B1 (de) * 1993-12-24 1998-11-04 Consorzio per la Ricerca sulla Microelettronica nel Mezzogiorno Leistungs-Halbleiterbauelement
DE69321965T2 (de) * 1993-12-24 1999-06-02 Cons Ric Microelettronica MOS-Leistungs-Chip-Typ und Packungszusammenbau
US5798287A (en) * 1993-12-24 1998-08-25 Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiorno Method for forming a power MOS device chip
JPH09107048A (ja) * 1995-03-30 1997-04-22 Mitsubishi Electric Corp 半導体パッケージ
JPH09205185A (ja) 1996-01-26 1997-08-05 Mitsubishi Electric Corp 半導体装置および半導体装置の製造方法
FR2748602B1 (fr) * 1996-05-07 1998-08-21 Solaic Sa Circuit integre comportant des plots de connexion debouchant sur une face
TW448524B (en) * 1997-01-17 2001-08-01 Seiko Epson Corp Electronic component, semiconductor device, manufacturing method therefor, circuit board and electronic equipment
US5986344A (en) * 1998-04-14 1999-11-16 Advanced Micro Devices, Inc. Anti-reflective coating layer for semiconductor device
US6352940B1 (en) * 1998-06-26 2002-03-05 Intel Corporation Semiconductor passivation deposition process for interfacial adhesion
US6965165B2 (en) * 1998-12-21 2005-11-15 Mou-Shiung Lin Top layers of metal for high performance IC's
US6734093B1 (en) 1999-03-17 2004-05-11 Intel Corporation Method for placing active circuits beneath active bonding pads
US6372621B1 (en) * 1999-04-19 2002-04-16 United Microelectronics Corp. Method of forming a bonding pad on a semiconductor chip
US6803302B2 (en) * 1999-11-22 2004-10-12 Freescale Semiconductor, Inc. Method for forming a semiconductor device having a mechanically robust pad interface
US6437425B1 (en) * 2000-01-18 2002-08-20 Agere Systems Guardian Corp Semiconductor devices which utilize low K dielectrics
TWI313507B (en) * 2002-10-25 2009-08-11 Megica Corporatio Method for assembling chips
DE10231385B4 (de) * 2001-07-10 2007-02-22 Samsung Electronics Co., Ltd., Suwon Halbleiterchip mit Bondkontaktstellen und zugehörige Mehrchippackung
US7096581B2 (en) * 2002-03-06 2006-08-29 Stmicroelectronics, Inc. Method for providing a redistribution metal layer in an integrated circuit
US7084423B2 (en) 2002-08-12 2006-08-01 Acorn Technologies, Inc. Method for depinning the Fermi level of a semiconductor at an electrical junction and devices incorporating such junctions
US6833556B2 (en) 2002-08-12 2004-12-21 Acorn Technologies, Inc. Insulated gate field effect transistor having passivated schottky barriers to the channel
DE10242325A1 (de) * 2002-09-12 2004-04-01 eupec Europäische Gesellschaft für Leistungshalbleiter mbH Halbleiter mit Isolierschicht und Verfahren zu dessen Herstellung
US20040056350A1 (en) * 2002-09-24 2004-03-25 Medtronic, Inc. Electrical connection through nonmetal
KR100448344B1 (ko) * 2002-10-22 2004-09-13 삼성전자주식회사 웨이퍼 레벨 칩 스케일 패키지 제조 방법
US7495343B1 (en) 2003-07-31 2009-02-24 Nvidia Corporation Pad over active circuit system and method with frame support structure
US7453158B2 (en) * 2003-07-31 2008-11-18 Nvidia Corporation Pad over active circuit system and method with meshed support structure
US7477943B2 (en) * 2003-11-26 2009-01-13 Medtronic, Inc. Medical device and method of manufacturing
US7394161B2 (en) * 2003-12-08 2008-07-01 Megica Corporation Chip structure with pads having bumps or wirebonded wires formed thereover or used to be tested thereto
US8294279B2 (en) * 2005-01-25 2012-10-23 Megica Corporation Chip package with dam bar restricting flow of underfill
US7635919B1 (en) * 2005-05-26 2009-12-22 Rockwell Collins, Inc. Low modulus stress buffer coating in microelectronic devices
US9620611B1 (en) 2016-06-17 2017-04-11 Acorn Technology, Inc. MIS contact structure with metal oxide conductor
WO2018094205A1 (en) 2016-11-18 2018-05-24 Acorn Technologies, Inc. Nanowire transistor with source and drain induced by electrical contacts with negative schottky barrier height

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DD205297A1 (de) * 1982-03-15 1983-12-21 Lothar Oppermann Schichtanordnung zur kontaktierung von kontaktdraehten auf halbleiterelementen fuer das mikroschweissverfahren

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4063992A (en) * 1975-05-27 1977-12-20 Fairchild Camera And Instrument Corporation Edge etch method for producing narrow openings to the surface of materials
US4184909A (en) * 1978-08-21 1980-01-22 International Business Machines Corporation Method of forming thin film interconnection systems
US4470507A (en) * 1980-03-24 1984-09-11 National Semiconductor Corporation Assembly tape for hermetic tape packaging semiconductor devices
US4355463A (en) * 1980-03-24 1982-10-26 National Semiconductor Corporation Process for hermetically encapsulating semiconductor devices
US4330790A (en) * 1980-03-24 1982-05-18 National Semiconductor Corporation Tape operated semiconductor device packaging
US4331740A (en) * 1980-04-14 1982-05-25 National Semiconductor Corporation Gang bonding interconnect tape process and structure for semiconductor device automatic assembly
US4423547A (en) * 1981-06-01 1984-01-03 International Business Machines Corporation Method for forming dense multilevel interconnection metallurgy for semiconductor devices
US4585490A (en) * 1981-12-07 1986-04-29 Massachusetts Institute Of Technology Method of making a conductive path in multi-layer metal structures by low power laser beam
US4424621A (en) * 1981-12-30 1984-01-10 International Business Machines Corporation Method to fabricate stud structure for self-aligned metallization
US4466183A (en) * 1982-05-03 1984-08-21 National Semiconductor Corporation Integrated circuit packaging process
DE3234907A1 (de) * 1982-09-21 1984-03-22 Siemens AG, 1000 Berlin und 8000 München Verfahren zum herstellen einer monolithisch integrierten schaltung
US4587719A (en) * 1983-08-01 1986-05-13 The Board Of Trustees Of The Leland Stanford Junior University Method of fabrication of long arrays using a short substrate
US4523372A (en) * 1984-05-07 1985-06-18 Motorola, Inc. Process for fabricating semiconductor device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DD205297A1 (de) * 1982-03-15 1983-12-21 Lothar Oppermann Schichtanordnung zur kontaktierung von kontaktdraehten auf halbleiterelementen fuer das mikroschweissverfahren

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
JP 57-159035 A2. In: Patent Abstracts of Japan, E-150, 23.12.82, Vol. 6, No. 264 *
JP 58-197735 A2. In: Patent Abstracts of Japan, E-228, 21.2.84, Vol. 8, No. 39 *
JP 59-40550 A2. In: Patent Abstracts of Japan, E-250, 14.6.84, Vol. 8, No. 127 *
JP 59-75639 A2. In: Patent Abstracts of Japan, E-262, 24.8.84, Vol. 8, No. 185 *

Also Published As

Publication number Publication date
GB8629901D0 (en) 1987-01-28
GB2184600A (en) 1987-06-24
GB2184600B (en) 1989-10-25
JPS62145746A (ja) 1987-06-29
FR2591815A1 (fr) 1987-06-19
US4723197A (en) 1988-02-02

Similar Documents

Publication Publication Date Title
DE3640249A1 (de) Halbleitervorrichtung (halbleiterbaustein)
DE69133497T2 (de) Leiterrahmen für eine Halbleiteranordnung und dessen Herstellungsverfahren
DE69737262T2 (de) Herstellungsverfahren für einen Vorder-Hinterseiten-Durchkontakt in mikro-integrierten Schaltungen
DE4201792C2 (de) Anschlußelektrodenstruktur und Verfahren zu deren Herstellung
DE69735318T2 (de) Flip-Chip-Halbleiter mit Teststruktur und seine Herstellung
DE3331624C2 (de) Halbleiteranordnung mit Schutzmetalleinrichtung
DE2729030C2 (de) Verfahren zum Herstellen eines mehrschichtigen Leiterzugsmusters für monolithisch integrierte Halbleiterschaltungen
DE102013208818B4 (de) Leistungshalbleitermodul und Verfahren zur Fertigung eines Leistungshalbleitermoduls
DE2637667A1 (de) Halbleiteranordnung
DE2411259A1 (de) Integrierter schaltkreis und verfahren zu seiner herstellung
DE3913221A1 (de) Halbleiteranordnung
DE3134343A1 (de) Halbleiteranordnung
DE4019848A1 (de) Halbleitereinrichtung mit einer eine pufferschicht aufweisenden anschlussflaeche
DE2033532C3 (de) Halbleiteranordnung mit einer Passivierungsschicht aus Siliziumdioxid
DE2510757C2 (de) Verfahren zum Herstellen von Trägersubstraten für hochintegrierte Halbleiterschaltungsplättchen
DE3640248A1 (de) Halbleitervorrichtung
DE102005026229B4 (de) Halbleiter-Package, das ein Neuverteilungsmuster enthält, und Verfahren zu dessen Herstellung
DE1589695A1 (de) Verfahren zum Herstellen von Halbleiterbauelementen aus einer Halbleiterplatte
DE102004047522B3 (de) Halbleiterchip mit einer Metallbeschichtungsstruktur und Verfahren zur Herstellung desselben
DE3544539A1 (de) Halbleiteranordnung mit metallisierungsbahnen verschiedener staerke sowie verfahren zu deren herstellung
DE2230171A1 (de) Verfahren zum herstellen von streifenleitern fuer halbleiterbauteile
EP0152557B1 (de) Halbleiterbauelement mit höckerartigen, metallischen Anschlusskontakten und Mehrlagenverdrahtung
DE3209666A1 (de) Halbleitervorrichtung und verfahren zum herstellen eines aufbaumetallkontaktes derselben
DE60320299T2 (de) Integrierte Schaltung mit mindestens einem Kontakthöcker
DE2945385A1 (de) Halbleiter-anordnung und verfahren zu ihrer herstellung

Legal Events

Date Code Title Description
8128 New person/name/address of the agent

Representative=s name: RICHTER, J., DIPL.-ING., 1000 BERLIN GERBAULET, H.

8110 Request for examination paragraph 44
8131 Rejection