DE2230171A1 - Verfahren zum herstellen von streifenleitern fuer halbleiterbauteile - Google Patents

Verfahren zum herstellen von streifenleitern fuer halbleiterbauteile

Info

Publication number
DE2230171A1
DE2230171A1 DE2230171A DE2230171A DE2230171A1 DE 2230171 A1 DE2230171 A1 DE 2230171A1 DE 2230171 A DE2230171 A DE 2230171A DE 2230171 A DE2230171 A DE 2230171A DE 2230171 A1 DE2230171 A1 DE 2230171A1
Authority
DE
Germany
Prior art keywords
layer
gold
aluminum
areas
openings
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE2230171A
Other languages
English (en)
Inventor
Angelo Antonio Anastasio
Terry George Athanas
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
RCA Corp
Original Assignee
RCA Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by RCA Corp filed Critical RCA Corp
Publication of DE2230171A1 publication Critical patent/DE2230171A1/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H01L21/31612—Deposition of SiO2 on a silicon body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/31658—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe
    • H01L21/31662—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe of silicon in uncombined form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4822—Beam leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Description

Dipl.-lng. H. Sauerland · Dr.-lng. R. König · Dipl.-lng. K. Bergen
Patentanwalts · 4odo Düsseldorf · Cecilienallee 76 · Telefon 43Ξ7
20. Juni 1972 Unsere Akte: 27 368 Be/Fue
RCA Corporation, 30 Rockefeiler Plaza, New York. N„Y. 10020 (V0St.A.)
"Verfahren zum Herstellen von Streifenleitern für Halbleiterbauteile "
Die vorliegende Erfindung bezieht sioh auf Halbleiterbauteile, insbesondere auf ein Verfahren zum Herstellen freitragender Streifenleiter für Halbleiterbauteile,
Sogenannte Streifenleiter oder Bandleiter (beam leads) für Halbleiterbauteile sind ebenso bekannt wie verschiedene Verfahren zu ihrer Herstellung. Alle bekannten Herstellungsverfahren gehen von einem Halbleiterplättchen aus, das auf seiner Oberfläche eine Isolierschicht mit Öffnungen besitzt, die dort angebracht sind, wo Kontakte zum Halbleiter gewünscht sinde Bei einem bekannten Verfahren wird zunächst ein Bereich aus Platinsilizid an den Kontaktbereichen im Halbleiterplättchen durch Aufsprühen einer-Platinschicht auf das Bauteil und anschließendes Reagieren des Platins mit dem Silizium gebildet«, Danach wird eine durchgehende Titanschicht, und auf diese eine durchgehende Platinschicht aufgebracht. Mittels fotolithographischer Behandlung wird sodann das Leitungsmuster in der Platinschicht begrenzt. Danach wird auf die Titanbereiche, die nicht mit Platin bedeckt sind, eine Fotoresistschicht gebracht und die Platinleiter mit Gold elektroplattiert. Schließlich wird das Titan, das durch die Leiter nicht bedeckt ist, entfernt. Bei diesem Metallisierungssystem dient
209882/1037
die Titanschicht dazu, die Haftfähigkeit am Halbleiterplättchen zu erhöhen, während die Platinschicht das Eindringen von Gold in den Halbleiter verhindert und die Goldschicht für die notwendige physikalische Festigkeit und einen hohen elektrischen Wirkleitwert sorgt. Die Schwierigkeiten bei dieser Herstellungsmethode liegen darin, daß spezielle Sprüheinrichtungen vorzusehen sind, um den Platinniederschlag durchzuführen, wobei hinzukommt, daß das Vorbehandlungsmaterial Platin verhältnismäßig teuer ist. Wegen möglicher Ungenauigkeiten beim Anbringen der Maske, mit der ein Plattieren von Gold auf die Titanschicht verhindert werden soll, kann außerdem etwas Gold auf die Titan— schicht gelangen, womit die Gefahr verbunden ist, daß das Gold durch die Titanschicht in das Plättchen kriecht. Dies ist bekanntermaßen unerwünscht. Deshalb versucht man, bei dem beschriebenen bekannten Prozeß dieser Gefahr durch die Bildung von Platinsilizid, das eine gewisse Sperrfunktion hinsichtlich der Golddiffusion darstellt, zu begegnen, was jedoch nicht vollständig gelingt.
Zu weiteren bekannten Herstellungsmethoden für Streifenleiter gehört beispielsweise ein Verfahren, bei dem es nicht notwendig ist, zunächst die Platinschicht zu begrenzen, d.h. das elektroplattierte Gold kann auch auf einer durchgehenden maskierten Platinschicht aufgebracht werden, die erst nach dem Plattieren begrenzt wird. (M.P. Lepselter, Bell Systems Technical Journal, Vol. 45, Seite 233, 1966), Dieses Verfahren wurde angewandt, bevor das eingangs beschriebene Verfahren.bekannt wurde, hat jedoch keinen Eingang in die Technik gefunden, weil es schwierig ist, die Teile der Platinschicht, die nach
209882/1037
dem Plattieren der Goldschicht freigelegt werden, zu entfernen, ohne nachteilig auf die Goldschicht einzuwirken. Es ist auch "bekannt, alle drei Streifenleiterschichten aufzudampfen, bevor das Leitungsmuster begrenzt wird» (Hunter, Handbook of Semiconductor Electronics, 3 c Auflage, McGraw Hill, New York, 1970, Seiten 8-26 bis 8-30).
Bei allen Streifenleitersystemen, die auf Silizium angebracht werden, ist es erforderlich, die Siliziumoberfläche für einen Ohm1sehen Kontakt zu konditionieren. Die unterste Schicht des Leitersystems, Titan, stellt ein schlechtes Kontaktmaterial für nicht präpariertes Silizium dar. Man hat deshalb bisher gewöhnlich das Platinsilizid-Verfahren angewandt, das,wie oben beschrieben, ein Sprühen erfordert. Der Sprühprozeß ist jedoch nicht allen Halbleiterbauteilen zuträglich. Beispielsweise kann er nicht bei MOS-Bauteilen angewandt werden. Die empfindlichen und kritischen Gate-Isolatoren können die während dieses Verfahrens auftretenden mechanischen Kräfte nicht aushalten. Es ist daher in großem Umfang versucht worden, alternative Prozesse zur Vorbereitung der Oberfläche für MOS-Bauteile zu entwickeln, jedoch hat sich bisher keine zuverlässige Alternativlösung finden lassend Beispielsweise ist stromlose oder Widerstands-Aufdampfung von Palladium angewandt worden, wobei das Bauteil danach erhitzt wurde, um eine Reaktion zwischen Palladium und Silizium zur Bildung von Palladiumsilizid zu bewirken. Die Ergebnisse sind jedoch nicht . reproduzierbar gewesen.
Bei einem anderen bekannten Verfahren zur Vorbehandlung der Oberfläche wird Aluminium auf das erhitzte Siliziumplättchen bei einer solchen Temperatur auf-
2 0 S 8 Ci 2 / T 0 3 ?
223017
gedampft, daß eine Aluminium-Silizium-Legierung gebildet wirdo Diese Vorbehandlung wird in Kombination mit Nickelmetallisierung angewendet. Obwohl diese Art der Vorbehandlung durch Bilden einer Aluminium-Silizium-Legierung eine bekannte Alternative zum Herstellen Ohm1scher Kontakte zwischen Nickel und Silizium ist, wurde sie bei der Herstellung von Streifenleitern nicht angewandt. Es ist nämlich bekannt, daß eine Aluminium-Silizium-Legierung im Gegensatz zu Platinsilizid keine Trennschicht für Gold darstellt. Die Fachwelt hat jedoch bisher geglaubt, daß aus den eingangs angegebenen Gründen bei der Vorbehandlung der Oberfläche zum Anbringen von Streifenleitern eine derartige Trennschicht vorhanden sein muß.
Erfindungsgemäß werden freitragende Streifenleiter auf einem Halbleiterplättchen durch ein Verfahren hergestellt, bei dem Titan, Platin oder Palladium und Gold vorzugsweise in einem einzigen Abpumpvorgang des Verdampfungsgeräts aufgedampft werden· Vor dem Anbringen dieser Schichten werden die Kontaktbereiche des Bauteils durch Anbringen einer Aluminiumschicht auf dem Plättchen und anschließendes Erhitzen desselben in einer nicht oxydierenden Atmosphäre, um eine Aluminium-Silizium-Legierung in den Kontaktbereichen zu schaffen, für Ohm'sche Kontakte vorbereitet. Sämtliches nichtlegiertes Aluminium wird danach entfernt und das Streifenleitersystem aufgedampft. Danach wird das Metallisierungsmuster fotolithographisch begrenzt.
Anhand der beiliegenden Zeichnungen wird die Erfindung nachfolgend näher erläutert. Es zeigen:
Fig. 1 einen integrierten H»lbleiterschaltkreis, der Streifenleiter in Verbindung mit einer gedruckten Schaltungsplatte aufweist, teilweise im Querschnitt; 209882/1037
Figo 2 Ms 7 ein Halbleiterplättchen während verschiedener Herstellungsschritte eines bevorzugten Ausführungsbeispiels des erfindungsgemäßen Verfahrens, jeweils im Querschnitt.
Beispiel
In Fig. 1 ist ein Teil eines erfindungsgemäß hergestellten Bauteils 10 in zusammengefügtem Zustand mi-fc-einer-™-^ gedruckten Schalungsplatte dargestellte Das Bauteil.c-^aiT 10 besteht aus einem Körper 12 aus monokristallinem Halbleitermaterial, vorzugsweise Silizium, das zunächst einheitlich eine Leitfähigkeitsart besitzt, im vorliegenden Beispiel N-leitend ist. In Fig. 1 ist nur eine Ecke 13 des Körpers 12 dargestellt. Der Körper 12 besitzt eine Oberfläche 14, in deren Bereich die Schaltungselemente des Bauteils gebildet sind. In Arbeitsposition des Bauteils 10, wie sie in Fig. 1 dargestellt ist, stellt die Oberfläche 14 die untere Oberfläche des Körpers 12 dar.
In Fig.' 1 ist ein MOS-Transistor 15 dargestellt, der einen P-leitenden Ausnehmungsbereich 16 aufweist. Der Bereich 16 wird durch Diffusion von Leitfähigkeitsmodifizierem in den Körper 12 durch die Oberfläche 14 gebildet. Innerhalb des Bereiches 16 befinden sich ebenfalls durch Diffusion hergestellte, mit Abstand voneinander angeordnete N+ -leitende Source- und Drain-Bereiche 18 und 20. Innerhalb der Bereiche 18 und 20 sind Bereiche 22 und 24 vorgesehen, die aus einer Aluminium-Siliziumlegierung bestehen und dazu dienen, den Ohm1 sehen Kontakt zwischen dem Metallisierungssystem, das nachfolgend noch beschrieben werden wird, und dem Material des Körpers 12 zu verbessern.
Auf der Oberfläche 14 des Körpers 12 befindet sich eine
2 0 9 8 8 2 / 1 0 31
relativ dicke Isolierschicht 26, die gewöhnlich aus Siliziumdioxid besteht,, Anschließend an die Source- und Drain-Bereiche 18 und 20 sowie an das dazwischenliegende Material ist eine relativ dünne, reine Isolierschicht 28 vorgesehen, die die für einen Gate-Isolator notwendigen Eigenschaften aufweist. Obwohl diese beiden Schichten 26 und 28 zu verschiedenen Zeitpunkten hergestellt werden und tatsächlich auch getrennte Schichten darstellen, sind sie in der Zeichnung zusammenhängend gezeigt, weil sie beide aus demselben Material bestehen.
Gemäß Fig. 1 befindet sich auf den Siliziumdioxidschichten 26 und 28 eine Siliziumnitridschicht 30. Diese Schicht ist nicht unbedingt erforderlich. Damit ist lediglich ein etwas besserer Schutz des Halbleiters gegen Verunreinigungen von außen verbunden als er durch Siliziumdioxidschichten alleine erreicht werden kann.
Das Streifenleitermetallisierungssystem ist in Fig. 1 allgemein mit 32 bezeichnet. Wie aus dieser Figur hervorgeht, gehört zu dem System 32 ein Source-Leiter 34, der sich über die Ecke 13 des Körpers hinaus erstreckt, ein Drain-Leiter 36 und eine Gate-Elektrode 38, Jedes dieser Elemente besteht aus einer Titanschicht 40, einer Platin- oder Palladiumschicht 42 und einer Goldschicht 44. Unterhalb des freitragenden Teils des Source-Leiters 34 ist eine relativ dicke, elektroplattierte Goldschicht 46 angeordnet, die für mechanische Steife und Festigkeit sorgt. Eine entsprechende ·;,: elektroplattierte Schicht wird an den übrigen freitragenden Leitungen des Bauteils 10 ebenfalls angeordnet, ist jedoch in Fig. 1 nicht dargestellt.
Das Bauteil 10 ist an einer gedruckten Schaltungsplatte:
2 Ü 9 8 U 211 0 3 1
48 "befestigt, die ein isolierendes Substrat 49 aufweist, auf dessen Oberfläche 50 ein Leitungsmuster angeordnet ist, ■von dem ein Element mit 52 bezeichnet iste In zusammengebautem Zustand befindet sich das Bauteil 10 in der dargestellten, gewendeten Stellung, wobei seine Streifenleiter an den entsprechenden Anschlußleitungen liegen. Danach werden die Streifenleiter mit den Anschlußleitungen verschweißt, und zwar mit einem Werkzeug, das die Leiter in der dargestellten Weise gegen die Schaltungsplattenmetallisierung drückt.
Die nachfolgend im Zusammenhang mit den Fig. 2 bis 7 beschriebenen Herstellungsschritte beziehen sich auf ein bevorzugtes Ausführungsbeispiel des erfindungsgemäßen Verfahrens. Es sei vorab darauf hingewiesen, daß die üblichen Reinigungs- und Spülvorgänge des HaIbleiterplättchens zwischen den beschriebenen Verfahrensschritten durchgeführt werden.
1T Schritt; Herstellen eines integrierten Schaltungsscheibchens 54 (Fig. 2), das gewöhnlich mehrere Bauteile 10 enthält, und zwar einschließlich der Herstellung der Source- und Drain-Bereiche des Transistors in den Bauteilen 10.
Der in Fig. 2 gezeigte Teil der Scheibe 54 kann gegebenenfalls die Eckteile zweier getrennter Bauteile 10 ergeben. Wie aus der Darstellung hervorgeht, ist die Scheibe 54 N-leitend und besitzt an ihre Oberfläche 14 anschließend Elemente eines N-Channel-Transistors, der beispielsweise der Transistor 15 gemäß Fig. 1 sein kann, und der somit einen diffundierten P-Bereich 16 und mit Abstand voneinander angeordnete Source- und Drain-Bereiche 18 und 20 aufweist. Auf der rechten Seite in Fig. 2 sind in der Scheibe 54 Teile eines
209882/1037
P-Channel-Transistors 58 dargestellt, der mit Abstand voneinander angeordnete P+ - Source- und Drain-Bereiche 59 und 60 "besitzt. Die relativ dicke Oxidschicht 26 weist im Bereich der Elemente der beiden Transistoren Öffnungen 62 auf.
2. Schritt; Bilden des Gate-Isolators 28 (Fig. 3) durch Erhitzen der Scheibe 54 in einer oxydierenden Atmosphäre, Z0B0 in einer azeotropen Mischung aus Dampf und gasförmiger Salzsäure. Die Scheibe 54 wird in dieser Atmosphäre auf eine Temperatur von 875°C.gebracht und solange erhitzt, daß auf den Bereichen in den Öffnungen 62 Oxidschichten 28 mit einer Dicke von ungefähr 800 2..entstehen. Danach werden die Schichten 28 bei ungefähr 10000C in einer reduzierenden Atmosphäre, beispielsweise Reformiergas, oder in einer inerten Atmosphäre, wie Argon, geglüht. Dieser Prozeß verbraucht einen Teil des Siliziums in den Öffnungen 62, wodurch die gewünschte, in den Zeichnungen dargestellte Konfiguration entsteht.
3. Schritt; Anbringen der Schicht 30 aus isolierendem Siliziumnitrid auf der Scheibe 54 durch Erhitzen der Scheibe 54 auf eine Temperatur von ungefähr 8000C in einer aus Silan (SiH^) und Ammoniak bestehenden Atmosphäre für ungefähr 15 Minuten, wodurch die Schicht 30 auf eine Dicke von ungefähr 500 & anwächst.
4. Schritt; Niederschlagen einer Schicht 64 aus Siliziumdioxid auf der Siliziumnitridschicht 30 durch Erhitzen der Scheibe 54 auf eine Temperatur von ungefähr 35O°C in einer aus Silan (SiH^) und Sauerstoff bestehenden Atmosphäre, und zwar solange, daß die Schicht 64 auf eine Dicke von ungefähr 2000 Ä anwächst. Eine in dieser
209882/1037
Weise hergestellte Schicht ist relativ porös und sollte durch Erhitzen der Scheibe beispielsweise auf ungefähr 100O0C für ungefähr 10 Minuten in Sauerstoff verdichtet werden«, Die Oxidschicht 64 ist nicht Teil des endgültigen Bauteilsο Sie dient lediglich während der nächsten beiden Verfahrensschritte als Ätzmaske für die Siliziumnitridschicht 30, Der Grund, daß im vorliegenden Fall als Maskierschicht eine Siliziumdioxidschicht 64 benutzt wird, liegt darin, daß die gebräuchlichen organischen Fotoresiste für Silizium nicht direkt benutzt werden können, da sie mit den Lösungsmitteln für Siliziumnitrid, Z0B0 Phosphorsäure, nicht verträglich sind«, " . "'
5. Schritt: Anbringen einer Fotoresistschicht 66 und deren Eehandeln, um die Kontaktöffnungsbereiche 68 zu begrenzen (vgl. Fig.' 3)» Hierzu kann jedes der gebräuchlichen fotolithographischen Verfahren angewandt werden.
6. Schritt; Ätzen des durch die Öffnungen 68 freiliegenden Teils des Siliziumdioxidüberzugs 64, Entfernen des Fotoresistüberzugs 66 und Ätzen der Siliziumnitridschicht 30 in den Kontaktbereichen 68. Die Form der Scheibe nach Durchführen dieses Verfahrensschritts ist nicht dargestellt. Das Siliziumdioxid der Schicht 64 kann in gepufferter HF-Lösung bei Raumtemperatur geätzt werden, d.h. in einer Lösung aus Flußsäure und Ammoniumfluorid. Diese Lösung greift Siliziumnitrid nicht an. Danach wird die Fotoresistschicht 66 mittels eines üblichen Lösungsmittels entfernt. Das Siliziumnitrid der Schicht 30 kann dann bei ungefähr 1800C in Phosphorsäure geätzt werden. Obwohl die Konfiguration der Scheibe 54 nach Beendigung dieses Verfahrensschritts in den Zeichnungen nicht dargestellt ist, ist es jedoch selbstver-
209882/1037
ständlich, daß die Siliziumdioxidschicht 28 durch die Phosphorsäure nicht angegriffen wird, so daß der Ätzvorgang dann zum Stillstand kommt, wenn dieses Material erreicht ist»
7ο Schritt; Entfernen der Siliziumdioxidschicht 64 und gleichzeitiges Vervollständigen der öffnungen der Kontaktgebiete. (vgl0 Fig. 4). Die Scheibe 54 sollte als nächstes einem Lösungsmittel für Siliziumdioxid ausgesetzt werden, wie beispielsweise gepufferter Flußsäurelösung, um die Siliziumdioxidschicht 28 in den Kontaktbereichen 68 und die diese umgebende Siliziumdioxidschicht 64 zu entfernen. Dieses Ätzen ist selbstbegrenzend und kommt zum Stillstand, sobald der Siliziumnitridüberzug und die Oberfläche des Siliziums freigelegt sind»
8, Schritt: Aufbringen einer Aluminiumschicht 70 auf die Scheibe 54 gemäß Fig„ 4. Die Aluminiumschicht 70 wird auf die Scheibe 54 in bekannter Weise in einem Vakuumverdampfungsgerät aufgebracht. Während dieses Herstellungsschrittes befindet sich die Scheibe 54 vorzugsweise auf Raumtemperatur, Die Schicht 70 erhält dabei vorzugsweise eine Dicke von ungefähr 2000 Ä .
9. Schritt; Erhitzen der Scheibe 54, um das Aluminium der Schicht 70 mit dem Silizium in den Kontaktbereichen zum Bilden der Legierungsbereiche 22 und 24 (Fig. 4) sowie anderer Legierungsbereiche in den übrigen Transistoren zu bringen. Dabei wird die Scheibe 54 auf eine Temperatur zwischen ungefähr 400 und ungefähr 5000C, vorzugsweise 4500C, in einer nicht oxydierenden Atmosphäre erhitzt, und zwar für ungefähr 15 Minuten. Die Atmosphäre kann reduzierend sein, beispielsweise bei Verwendung von Reformiergas, oder inert, bei Verwendung von Argon,
209882/1037
10. Schritt; Entfernen des nicht legierten Aluminiums. Dazu wird die Scheibe 54 als nächstes in Phosphorsäure bei ungefähr 75°C getaucht, bis das nicht legierte Aluminium entfernt ist,
11 ο Schritt: Aufbringen der Titanschicht 40, der Palladium-(oder wenn gewünscht Platin-) Schicht 42 und der Goldschicht 44 auf der Scheibe 54 mittels Vakuumverdampfung (vgl. Fig. 5)β Diese Aufdampfungen können in herkömmlicher Weise durchgeführt werden, jedoch sollten sie während eines Abpumpvorgangs des Vakuumsystems durchgeführt werden, um Verunreinigungen zu vermeiden. Obwohl die Schichtdicke keine kritische Größe darstellt, erhält die Titanschicht 40 eine Dicke von vorzugsweise 600 2., während die Palladiumschicht 42 eine solche von ungefähr 1000 ü und die Goldschicht 44 eine Dicke von ungefähr 10000 £ aufweist. Wie den Darstellungen zu entnehmen ist, bedeckt die Palladiumschicht 42 die Titanschicht völlig und verhindert somit jeglichen Kontakt der Goldschicht 44 mit der Titanschicht. Dadurch wird die im Zusammenhang mit den bekannten Verfahren bereits erwähnte Möglichkeit des Kriechens von Gold in die Siliziumscheibe verhindert.
12. Schritt; Anbringen eines Fotoresistüberzuges 72 und dessen Behandlung, um Teile der Schichten 40, 42 und zum Erzielen des gewünschten Leitungsmusters zu begrenzen.
Dieser Verfahrensschritt kann in bekannter Weise durchgeführt werden. Wie aus Fig. 5 hervorgeht, besitzt der Überzug 72 Öffnungen 74, um die Trennbereiche zwischen den Source- und Drainleitungen sowie den Gate-Elektroden des Bauteils zu begrenzen, während die Öffnung 75 die Enden der Streifenleiter benachbarter Bauteile begrenzt...
209882/1037
13« Schritt: Ätzen des nicht maskierten Goldes und Palladiums (Fig. 6)β Dies kann dadurch erreicht werden, daß die Scheibe 54 bei Raumtemperatur in geeignetes Lösungsmittel, wie das im Handel erhältliche "C-35"-Lösungsmittel, getaucht wird. "C-35" ist ein Lösungsmittel, das aus zwei auf den geeigneten pH-Wert eingestellten Jod-Formen besteht. Danach wird der Fotoresistüberzug 72 entfernt,
14. Schritt: Anbringen eines Fotoresistüberzuges 76, der die Teile der Streifenleiter, die später freitragend sein werden, unbedeckt läßt» Auch dieser Schritt kann in bekannter Weise durchgeführt werden. Die unbedeckten Leiterteile sollten entfernt von den Bauteilen auf der Scheibe 54 liegen und vorzugsweise die gegebenenfalls freitragenden Teile der Leiter sein.
15. Schritt: Elektroplattieren von Goldschichten 46 auf die nicht maskierten Bereiche„ Auch hierbei kann jeder übliche Goldplattierprozeß angewendet werden. Die Titanschicht 40 dient dabei der elektrischen Kontinuität. Danach wird der Fotoresistüberzug 76 entfernt. Der Grund, daß Teile der Leiter während des Plattierschrittes maskiert werden, liegt darin, daß ein Plattieren von Gold auf solchen Gebieten, wo das Gold nicht benötigt wird, vermieden werden soll« Außerdem könnte wegen der geringen Abstände zwischen den Leitern in diesen Bereichen ein Plattieren der Leiter mit Gold Brückenbildungen verursachen, die zu Kurzschlüssen führen würden.
16. Schritt: Ätzen des freigelegten Titans (Fig.7), Dies kann durch Eintauchen der Scheibe in Äthyldiinethyltetraessigsäure bei einer Temperatur von ungefähr 560C erreicht werden. Sowohl die Leiter 34, 36
2U98üv/1037
und die Gate-Elektrode 38 als auch die anderen MetallisierungsverMndungen werden zu diesem Zeitpunkt genau "begrenzt.
17. Schritt;. Bilden einer Oxid-Maskierschicht 78 auf der Rückseite der Scheibe 54. Auch" dieser Schritt kann in konventioneller Weise durchgeführt werden,
18. Schritt: Ätzen der Scheibe 54, um die Bauteile 10 zu trennen. Dies kann durch Eintauchen der Scheibe 54 in ein anisotropes Lösungsmittel für Silizium, wie Äthylendiamintetraessigsäure, Hydrazin od.dgl. geschehen«, Die Scheibe 54 wird so ausgerichtet, daß die Oberfläche 14, an die angrenzend die Bauteile gebildet werden, und die rückseitige Oberfläche parallel zu den kristallographischen (lOO)-Ebenen verlaufen. Das anisotrope Ätzen erfolgt schnell in der (100)-Richtung, während es nur langsam in der (111)-Richtung im Kristall erfolgt, so daß das Material im wesentlichen entlang der (111)-Ebenen ■ entfernt wird, wie dies durch die gestrichelten Linien 80 und 82 in Fig. 7 angedeutet ist0 Dadurch werden die Bauteile 10 nur noch durch die relativ dünnen Schichten 26 und 30 zusammengehalten. Die Scheiben können durch Wegätzen dieser Schichten völlig getrennt werden. Damit sind die Bauteile 10 fertiggestellt und können in der eingangs beschriebenen Weise an einer gedruckten Schaltungsplatte angebracht werden.
Insbesondere bei MOS-Bauteilen hat die vorliegende Erfindung den besonderen Vorteil, daß die Gate-Isolatoren 28 niht den Einflüssen mechanischer Zerstörung durch das bisher vorgenommene Aufsprühen von Platin ausgesetzt sind. Obwohl eine Aluminium-Silizium-Legierung zur Anwendung kommt, die keine Trennschicht für
2A) 9BB 2/1037
Gold darstellt, wird die mit dem bisher bekannten Elektroplattieren von Gold auf das Titan nahe der Kontaktöffnungen verbundene Gefahr völlig vermieden, weil die gesamte Titanschicht mit Palladium oder Platin überzogen ist, sobald die erste Goldschicht 44 aufgebracht wird; beim weiteren Goldplattieren sind die Kontaktgebiete durch einen Fotoresist maskiert. Ein weiterer Vorteil des erfindungsgemäßen Verfahrens besteht darin, daß als einzige Prozesse Aufdampfen, Ätzen und Erhitzen zur Anwendung kommen, die sämtlich relativ einfach in bestehenden Vorrichtungen durchgeführt werden können. Spezielle Geräte, wie Sprüheinrichtungen, sind nicht erforderlich. Selbstverständlich ist das erfindungsgemäße Verfahren nicht auf die Herstellung von MOS-Bauteile beschränkt und kann beispielsweise auch zum Herstellen von Streifenleitern an Bipolarbauteilen zur Anwendung kommen.
2 U 9 B b / / 1 Ü 3 7

Claims (1)

  1. RCA Corporation, 30 Rockefeller Plaza, New York, ΝβΎ. 10020 (V.St.A.)
    Patentansprüche;
    MJ Verfahren zum Herstellen von Streifenleitern auf einem Halbleiterbauteil, das aus einem Siliziumkörper, einer auf einer Körperoberfläche angebrachten Isolierschicht und Öffnungen in der Isolierschicht besteht, durch die elektrische Verbindungen zum Körper geführt werden können, dadurch gekennzeichnet , daß die durch die Öffnungen (62) bestimmten Teile der Oberfläche (14) für das Aufbringen von Metallschichten vorbehandelt werden, daß dann in der aufgeführten Reihenfolge eine durchgehende Titanschicht (40) eine durchgehende Platin- oder Palladiumschicht (42) und eine durchgehende Goldschicht (44) auf dem Körper (12) niedergeschlagen wird, daß dann die Goldschicht (44) mit einem ätzbeständigen Überzug (72) auf vorbestimmten Bereichen in dem für die Streifenleiter (34, 36, 38) gewünschten Muster versehen wird, und daß mittels Ätzen die nicht maskierten Teile der Schichten (40, 42, 44) entfernt werden, wobei die Vorbehandlung dadurch erfolgt, daß im Bereich der Öffnungen (62) der Isolierschicht (26) Aluminium-Silizium-Legierungsbereiche (22, 24) in Ohn^schem Kontakt mit dem Körper (12) gebildet werden.
    2β Verfahren nach Anspruch 1, dadurch gekennzeichnet , daß die Aluminium-Silizium-Legierung durch Niederschlagen einer Aluminiumschicht (70) auf dem Siliziumkörper (12) und Erhitzen des Körpers (12) gebildet wird.
    2U98U2/1037
    "16■ 7230171
    3ο Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet , daß die Aluminiumschicht mittels Vakuumverdampfung aufgebracht wird, wobei sich der Körper ungefähr auf Raumtemperatur befindet und das Erhitzen in einer reduzierenden oder einer inerten Atmosphäre bei einer Temperatur zwischen ungefähr 400 und ungefähr 5000C erfolgt.
    4. Verfahren nach einem oder mehreren der Ansprüche 1 bis
    3, dadurch gekennzeichnet, daß das nicht legierte Aluminium vor dem Anbringen der Titanschicht entfernt wird.
    5. Verfahren nach einem oder mehreren der Ansprüche 1 bis
    4, dadurch gekennzeichnet,
    daß das Niederschlagen der Titan-, Platin- oder Palladium- und Goldschichten durch Vakuumverdampfen der genannten Metalle während eines einzigen Abpumpvorgangs des Vakuumverdampfungsgerätes erfolgt„
    6. Verfahren nach einem oder mehreren der Ansprüche 1 bis
    5, dadurch gekennzeichnet, daß auf bestimmten Bereichen der erstgenannten Goldschicht (44) eine zusätzliche Goldschicht (46) plattiert wird.
    Verfahren nach einem oder mehreren der Ansprüche 1 bis.
    6, dadurch gekennzeichnet , daß der Körper an den Öffnungen Bereiche aufweist, die Teile von Schaltungselementen darstellen, und daß die ausgewählten Teile der ersten Goldschicht entfernt von den Öffnungen liegen,.
    1 (J Η V> . V / 1 I) 3 7
    8. Verfahren nach einem oder mehreren der Ansprüche 1 bis 7 zum Herstellen eines integrierten Halbleiterbauteils, - das Feldeffekt-Transistoren mit isolierter Gate-Elektrode aufweist, wobei jeder Transistor mit Abstand zueinander angeordnete Source- und Drain-Bereiche in einem Siliziumkörper besitzt, auf dessen Oberfläche eine Isolierschicht und darauf eine Gate-Elektrode angebracht ist, und das Bauteil außerdem Streifenleiter in Ohmlsehern Kontakt mit den Source- und Drain-Bereichen enthält, dadurch gekennzeichnet, daß die Isolierschicht auf der. Oberfläche des Körpers und in ihr Öffnungen an den Source- und Drain-Bereichen gebildet werden, daß eine Aluminium-Silizium-Legierung in OhmSehern Kontakt mit den Source- und Drain-Bereichen hergestellt wird, daß eine durchgehende Titanschicht, eine durchgehende Platin- oder Palladiumschicht und eine durchgehende .Goldschicht auf dem Körper niedergeschlagen wird, daß letztere mit einem ätzbeständigen Überzug in bestimmten Gebieten mit dem gewünschten Muster der Streifenleiter und der Gate-Elektrode überzogen wird, und daß die unmaskierten Teile der Schichten durch Ätzen entfernt werden.
    ./ T 0 3 7
DE2230171A 1971-06-24 1972-06-21 Verfahren zum herstellen von streifenleitern fuer halbleiterbauteile Pending DE2230171A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US15639871A 1971-06-24 1971-06-24

Publications (1)

Publication Number Publication Date
DE2230171A1 true DE2230171A1 (de) 1973-01-11

Family

ID=22559406

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2230171A Pending DE2230171A1 (de) 1971-06-24 1972-06-21 Verfahren zum herstellen von streifenleitern fuer halbleiterbauteile

Country Status (9)

Country Link
US (1) US3765970A (de)
JP (1) JPS5144062B1 (de)
BE (1) BE785287A (de)
CA (1) CA959387A (de)
DE (1) DE2230171A1 (de)
FR (1) FR2143327B1 (de)
GB (1) GB1334494A (de)
IT (1) IT956532B (de)
NL (1) NL7208648A (de)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2324780C3 (de) * 1973-05-16 1978-07-27 Siemens Ag, 1000 Berlin Und 8000 Muenchen Verfahren zum Herstellen eines Halbleiterbauelements
GB1480592A (en) * 1973-11-02 1977-07-20 Marconi Co Ltd Light emitting diodes
US4068022A (en) * 1974-12-10 1978-01-10 Western Electric Company, Inc. Methods of strengthening bonds
JPS51147253A (en) * 1975-06-13 1976-12-17 Nec Corp Structure of electrode terminal
US4112196A (en) * 1977-01-24 1978-09-05 National Micronetics, Inc. Beam lead arrangement for microelectronic devices
FR2394894A1 (fr) * 1977-06-17 1979-01-12 Thomson Csf Dispositif de prise de contact sur un element semiconducteur
JPS5679450A (en) * 1979-11-30 1981-06-30 Mitsubishi Electric Corp Electrode and wiring of semiconductor device
JPS57139862U (de) * 1981-02-27 1982-09-01
US4377316A (en) * 1981-02-27 1983-03-22 International Business Machines Corporation High density interconnection means for chip carriers
JPS5817649A (ja) * 1981-07-24 1983-02-01 Fujitsu Ltd 電子部品パツケ−ジ
US4612601A (en) * 1983-11-30 1986-09-16 Nec Corporation Heat dissipative integrated circuit chip package
JPS63205930A (ja) * 1987-02-21 1988-08-25 Ricoh Co Ltd 半導体集積回路装置の製造方法
DE3802403A1 (de) * 1988-01-28 1989-08-10 Licentia Gmbh Halbleiteranordnung mit polyimidpassivierung
US7595230B2 (en) * 2004-02-16 2009-09-29 Sharp Kabushiki Kaisha Thin film transistor, method of manufacturing same, display device, method of modifying an oxide film, method of forming an oxide film, semiconductor device, method of manufacturing semiconductor device, and apparatus for manufacturing semiconductor device
US7327634B2 (en) * 2004-07-09 2008-02-05 Aps Technology, Inc. Rotary pulser for transmitting information to the surface from a drill string down hole in a well

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL134170C (de) * 1963-12-17 1900-01-01
US3421985A (en) * 1965-10-19 1969-01-14 Sylvania Electric Prod Method of producing semiconductor devices having connecting leads attached thereto
US3535176A (en) * 1968-12-19 1970-10-20 Mallory & Co Inc P R Surface conditioning of silicon for electroless nickel plating

Also Published As

Publication number Publication date
NL7208648A (de) 1972-12-28
US3765970A (en) 1973-10-16
FR2143327A1 (de) 1973-02-02
FR2143327B1 (de) 1977-12-23
BE785287A (fr) 1972-10-16
CA959387A (en) 1974-12-17
JPS5144062B1 (de) 1976-11-26
AU4357672A (en) 1974-01-03
GB1334494A (en) 1973-10-17
IT956532B (it) 1973-10-10

Similar Documents

Publication Publication Date Title
DE3021206C2 (de) Verfahren zur Herstellung von Leiterbahnen auf Halbleiterbauelementen
DE4010618C2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE1930669C2 (de) Verfahren zur Herstellung einer integrierten Halbleiterschaltung
DE2033532C3 (de) Halbleiteranordnung mit einer Passivierungsschicht aus Siliziumdioxid
DE1809115A1 (de) Verfahren zur Herstellung von mehrere Schichten umfassenden Leitungsverbindungen fuer Halbleiteranordnungen
DE2230171A1 (de) Verfahren zum herstellen von streifenleitern fuer halbleiterbauteile
DE2709986A1 (de) Verfahren zum herstellen von koplanaren schichten aus duennen filmen
DE2817258A1 (de) Verfahren zur herstellung einer isolierschicht-feldeffekttransistorstruktur
EP0012220A1 (de) Verfahren zur Herstellung eines Schottky-Kontakts mit selbstjustierter Schutzringzone
DE2723944A1 (de) Anordnung aus einer strukturierten schicht und einem muster festgelegter dicke und verfahren zu ihrer herstellung
DE3038773C2 (de) Verfahren zur Herstellung einer integrierten Halbleiterschaltungsanordnung mit MOS-Transistoren und mit spannungsunabhängigen Kondensatoren
DE2123595A1 (de) Halbleiteranordnung
DE2207264A1 (de) Halbleiterschaltung mit drei Anschlußebenen und Verfahren zu ihrer Herstellung.
DE2132034A1 (de) Verfahren zur Herstellung von Zwischenverbindungen fuer elektrische Baueinheiten auf Festkoerpern
DE1589076C3 (de) Verfahren zum Herstellen von Halbleiteranordnungen mit tragfähigen elektrischen Leitern
DE2450230A1 (de) Verfahren zur herstellung von feldeffekttransistoren
DE2111633A1 (de) Verfahren zur Herstellung eines Oberflaechen-Feldeffekt-Transistors
EP0216945B1 (de) Verfahren zum Anbringen eines Kontaktes an einem Kontaktbereich eines Substrats aus Halbleitermaterial
DE1929084C3 (de) Ätzlösung für ein Verfahren zum Herstellen eines Halbleiterbauelementes
DE1564528A1 (de) Verfahren zum Herstellen eines elektrisch leitenden Kanals in einem kristallinen Halbleiterkoerper
DE1764937C3 (de) Verfahren zur Herstellung von Isolationsschichten zwischen mehrschichtig übereinander angeordneten metallischen Leitungsverbindungen für eine Halbleiteranordnung
DE1564136A1 (de) Verfahren zum Herstellen von Halbleiterbauelementen
DE1803025A1 (de) Elektrisches Bauelement und Verfahren zu seiner Herstellung
DE2538264C3 (de) Verfahren zur Herstellung einer planaren integrierten Halbleiteranordnung
DE2227961A1 (de) Verfahren zur herstellung eines elektrischen leiterzugmusters und nach diesem verfahren hergestellte anordnung

Legal Events

Date Code Title Description
OHN Withdrawal