DE3021206C2 - Verfahren zur Herstellung von Leiterbahnen auf Halbleiterbauelementen - Google Patents

Verfahren zur Herstellung von Leiterbahnen auf Halbleiterbauelementen

Info

Publication number
DE3021206C2
DE3021206C2 DE3021206A DE3021206A DE3021206C2 DE 3021206 C2 DE3021206 C2 DE 3021206C2 DE 3021206 A DE3021206 A DE 3021206A DE 3021206 A DE3021206 A DE 3021206A DE 3021206 C2 DE3021206 C2 DE 3021206C2
Authority
DE
Germany
Prior art keywords
layer
insulating layer
conductor
silicon nitride
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE3021206A
Other languages
English (en)
Other versions
DE3021206A1 (de
Inventor
Masaharu Aoyama
Jiro Yokohama Ohshima
Toshio Yokosuka Kanagawa Yonezawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Publication of DE3021206A1 publication Critical patent/DE3021206A1/de
Application granted granted Critical
Publication of DE3021206C2 publication Critical patent/DE3021206C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4827—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/7688—Filling of holes, grooves or trenches, e.g. vias, with conductive material by deposition over sacrificial masking layer, e.g. lift-off
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Description

dadurch gekennzeichnet,
(h) daß für die dritte Isolierschicht (15) eine Siliziumnitridschicht verwendet wird, und
(i) daß im Verfahrensschritt (g) die zweite Isolierschicht (14) weggeätzt wird, wodurch die über dieser liegenden Teile der dritten Isolierschicht (15) und der Leitermaterialschicht (ISa) abgehoben werden.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Kontaktöffnung (13) nach dem Verfahrensschritt (a) in an sich bekannter Weise oder nach dem Verfahrensschritt (e) ausgebildet wird.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die zweite Isolierschicht (14) aus mehreren Siliziumoxid-Filmen (14a, i4b) mit derart unterschiedlicher Fremdstoffkonzentration geformt wird, daß der untere Film (14ajeine größere Ätzbarkeit besitzt.
4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß der untere Film (14a,) aus mit Fremdstoff dotiertem Siliziumoxid und ein oberer Film (146,)aus undotiertem Siüziumoxid geformt werden.
5. Verfahren nach Anspruch 3 oder 4, dadurch gekennzeichnet, daß als Fremdstoff mindestens ein Element wie Phosphor oder Arsen oder Bor benutzt wird.
6. Verfahren nach Anspruch 1 oder 3, dadurch gekennzeichnet, daß die Ätzzeit an der zweiten Isolierschicht 114) beim Verfahrensschritt (e) mindestens das l,5fache der Zeitspanne beträgt, die für das Durchätzen bis zur Sohle der zweiten Isolierschicht (14) erforderlich ist
7. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Leitermaterialschicht (18) aus Aluminium, Aluminiumlegierung, polykristallinem Silizium oder aus einem dreilagigen Gebilde aus Ti, Pt und Au hergestellt wird.
8. Verfahren nach Anspruch 3 oder 7, dadurch gekennzeichnet, daß die Leitermaterialschicht (18) mit einer Metallschicht (23) abgedeckt wird, die gegen das beim Ätzen der zweiten Isolierschicht (14) verwendete Ätzmittel beständig ist
9. Verfahren nach Anspruch 8, dadurch gekennzeichnet daß die Leitermaterialschicht (18) bedekkende Metallschicht (23) aus Ti, Cr, Ni oder Pt geformt wird.
10. Verfahren nach Anspruch 1 oder 3, dadurch gekennzeichnet daß vor dem Verfahrensschritt (f) auf der Fläche des Halbleitersubstrats (9), die durch die Kontaktöffnung (13) in der ersten Isolierschicht (12) freigelegt ist eine Platinsilicid- oder Molybdänsilicidschicht (24) ausgebildet wird.
11. Verfahren nach Anspruch 1, dadurch gekennzeichnet daß der untere Film (10) der ersten Isolierschicht (12) eine B;cke von 0,1 μπι bis 1,5 μπι besitzt, daß der obere Film (11) der ersten Isolierschicht (12) 0,1 μπι bis 0,2 μπι dick ist daß die zweite Isolierschicht (14) eine Dicke von 0,5 μπι bis 1,5 μΐη besitzt und daß die dritte Isolierschicht (15) 0,1 μπι bis 0,2 μπι dick ist.
.3S Die Erfindung betrifft ein Verfahren zur Herstellung von Leiterbahnen auf Halbleiterbauelementen nach dem Oberbegriff des Patentanspruch.; 5!.
Ein derartiges Verfahren, bei dem für die dritte isoüerschicht eine Photolackschicht verwendet wird, ist aus der DE-OS 26 55 937 bekannt.
Diese Photolackschicht wird durch ein »übliches Abziehverfahren« abgelöst, das beispielsweise darin bestehen kann, daß die Photolackschicht für 15 bis 30 Minuten in ein Lösungsmittel eingetaucht wird. Durch dieses Eintauchen werden auch die oberhalb der Photolackschicht liegenden Teile der Leitermaterialschicht entfernt bzw. abgehoben (»Abhebetechnik«).
Weiterhin ist aus der DE-OS 22 35 749 ein Verfahren zum Herstellen eines Leiterbahnmusters bekannt, bei dem zwei übereinanderliegende Isolierschichten verwendet werden, die in ihrer Ätzbarkeit voneinander abweichen. Die obere Isolierschicht dient dabei nach Fertigstellung des Bauelements als Schutzschicht für die Leiterbahnen gegen mechanische Beschädigungen. Zum Strukturieren der Schutzschicht für die Herstellung der Leiterbahnen wird jedoch auch hier ein Photolackfilm aufgebracht, auf dem die unerwünschten Leitermaterialschichten abgeschieden werden, so daß sie mit ihm abgelöst werden können.
Bei diesen bekannten Abhebetechniken dient die Schicht aus Photolack oder aus Polyimidharz auf einer Siliziumdioxid-Isolierschicht, die auf einem Halbleitersubstrat ausgebildet ist, ais Abstandschicht. Diese Ab-Standschicht wird mit einer öffnung zur Ausbildung einer Leiterbahn versehen und als Maske für das selektive Wegätzen der Isolierschicht zur Herstellung einer öffnung für die Kontaktierung benutzt. Sodann wird auf
der Gesamtoberfläche eine Metall-Leiterschicht vorgesehen. Zu beachten ist dabei, daß diese Metall-Leiterschicht an der die Öffnung der Abstandschicht bestimmenden Wand unterbrochen bzw. diskontinuierlich ist Beim Abtragen der Abstandschicht wird daher auch die darauf abgeschiedene Lederschicht entfernt, so daß die Leiterbahn entsteht Dieses Verfahren mit einem Kunstharz, etwa Photolack, als Abstandschicht is< jedoch u. a. mit den folgenden Nachteilen behaftet:
IO
1. Da sich dieses Abhebeverfahren auf die Diskontinuität einer Leiterbahnschicht an der eine öffnung der Abstandschicht festlegenden Wand stützt, muß als Abstandschicht eine vergleichsweise dicke Kunstharzschicht vorgesehen werden, wodurch die Ausbildung einer feinen, d. h. schmalen Leiterbahn erschwert wird.
2. Da die Kunstharz-Abstandschicht durch Schleuderbeschichtung geformt wird, wird sie zu ihrem Umfangsrand hin zunehmend dicker, was dazu ?ühren kann, daß nach dem Abhebevorgang um die Isolierschicht herum unnötige Leiterbahn- und Kunstharzschichten zurückbleiben. Weiterhin bleibt nach dem Abhebevorgang ein dünner Kunstharzrückstand zurück, der bei einer Wärmebehandlung nach der Ausbildung der Leiterbahnen zersetzt wird und dabei zu einer Verunreinigung des Halbleiterbauelements führt
3. Im allgemeinen bleibt das Substrat bei der Bildung der Leiterbahnschicht erwärmt damit deren Material sicher einen Stufenabschnitt zwischen dem Substrat und der Isolierschicht bedecken kann. Die Kunstharz-Abstandschicht wird jedoch unter dem Wärmeeinfluß angeschmolzen oder zersetzt, so daß sie ihre vorgesehene Aufgabe nicht erfüllen kann. Wenn das Substrat andererseits nicht erwärmt wird, kann die Leiterbahnschicht den Stufenabschnitt zwischen Substrat und Isolierschicht nicht ausreichend bedecken.
4. Die unvermeidlich in der Kunstharzschicht enthaltenen Verunreinigungen bewirken eine Verunreinigung des Halbleiterbauelements bei der Ausbildung der Leiterbahnschicht oder bei der Wärmebehandlung nach der Herstellung der Leiterbahnen, wodurch eine Verschlechterung der Eigenschaften der Halbleiterbauelemente hervorgerufen wird. Wenn eine Reinigung der Kunstharzschicht unter Verwendung eines Gemisches aus H2SO4 und H2O2 durchgeführt wird, um die Verunreinigungen zu beseitigen, wird hierbei die Kunstharzschicht selbst angelöst, so daß sie ihre Funktion als Abstandschicht nicht zu erfüllen vermag.
Schließlich ist aus der DE-OS 23 19 883 ein Verfahren zur Herstellung eines Halbleiterbauelements mit einem Leiterbahnmuster bekannt. Bei diesem Verfahren werden zur Verminderung von Unterätzungen auf einer ersten Isolierschicht eine zweite und eine dritte Schicht aufgebracht, wobei die dritte Schicht aus Metall sehr dünn ausgebildet wird und als Ätzmaske für die darunterliegende zweite Schicht aus Metall dient. Nach dem Aufbringen einer Leiterbahnschicht wird die zweite Schicht aus Metall und damit auch die darüberliegende dritte Schicht aus Metall entfernt.
Aufgabe der Erfindung ist die Schaffung eines weiteren Verfahrens zur Herstellung besonders feiner und schmaler Leiterbahnen auf Halbleiterbauelementen ohne Beeinträchtigung vor deren elektrischen Eigenschaf
Diese Aufgabe wird bei einem Verfahren nach dem Oberbegriff des Patentanspruches 1 erfindungsgemäß durch die in dessen kennzeichnenden Teil enthaltenen Merkmale gelöst.
Vorteilhafte Weiterbildungen der Erfindung ergeben sieh insbesondere aus den Patentansprüchen 2 bis 11.
Das erfindungsgemäße Verfahren stützt sich auf die beschriebene Abhebetechnik. Dabei ist darauf hinzuweisen, daß anstelle der üblichen Abstandschicht aus einem Kunstharz, wie Photolack bzw. Photomaskenmaterial, eine Abstandschicht aus einer Siliziumnitridschicht und einer Siliziumoxidschicht angewandt wird. Genauer gesagt: bei diesem Verfahren wird eine erste Isolierschicht aus einem unteren Siliziumoxidfilm und einem oberen Siliziumnitridfilm auf einem Halbleitersubstrat ausgebildet Sodann werden eine zweite Isolierschicht aus Siliziumoxid und eine dritte Isolierschicht aus Siliziumnitrid nacheinander avj der ersten Isolierschicht geformt Die dritte Isolierschicht wird selektiv abgetragen, um eine Maske für die Ausbildung einer öffnung für eine Leiterbahn zu formen, worauf rter freigelegte Teil der zweiten Isolierschicht weggeätzt wird. Selbstverständlich tritt dabei in der zweiten Isolierschicht ein seitliches Anätzen auf, so daß die dritte Isolierschicht die in der zweiten Isolierschicht geformte öffnung überragt Da der obere Film der ersten Isolierschicht aus Siliziumnitrid besteht, wircr diese bei diesem Verfahrensschritt nicht weggeätzt. Das Laminat aus zweiter und dritter Isolierschicht, in welchem eine Öffnung mit einer speziellen Form ausgebildet ist, wird als Abstandschicht benutzt
Wie erwähnt, besteht die erste Isolierschicht aus einem unteren Film aus Siliziumdioxid (S1O2) und einem oberen Film aus Siüziumnitrid (Si3N4). Der SKVFihn und der Si3N4-FiIm besitzen vorzugsweise eine Dicke von 100 nm bis 1,5 μπι bzw. 100 m bis 200 nm. Vor der Ausbildung einer Leiterschicht muß in der ersten Isolierschicht eine Kontaktöffnung ausgebildet werden. Diese Kontaktöffnung kann entweder vor der Formung der zweiten Isolierschicht oder nach dem selektiven Wegätzen der zweiten Isolierschicht ausgebildet werden. Falls jedoch die Kontaktöffnung nach der selektiven Abtragung der zweiten Isolierschicht hergestellt wird, muß eine Maske aus z. B. Photomaskenmaterial auf die Seitenfläche bzw. -flanks des Laminats aus zweiter und dritter Isolierschicht aufgetragen werden. Bevorzugt wird daher die Kontaktöffnung vor der Ausbildung der zweiten isolierschicht auf der ersten Isolierschicht hergestellt.
Die Dicke der zweiten Isolierschicht hängt von der Oickc tier später geformten Leiterbahn ab und liegt im allgemeinen zwischen 500 nm und 1,5μΓη. Die zweite Isolierschicht kanu aus einer undotierten Siliziumoxidschicht oder einer dotierten Siliziumoxidschicht mit höherem Ätzbarkeitsgrad als dem der undotierten Siliziumoxidschicht gebildet werden. Eine dotierte Siliziumoxidschicht kann beispielsweise aus Phosphorsilicatglas (PSG)1 Arsensilicatglas (AsSG), Phosphorarsensilicatglas (PAsSG) oder Borsilicatglas (BSG) bestehen. Ebenso ist es möglich, ein Laminat aus mehreren verschiedenen Sih'ziumdioxid- bzw. Glasfilmen oder -schichten zu verwenden. In dicem Fall sollte die jeweils untere Schicht vorzugsweise die höhere Ätzbarkeit besitzen. Beispielsweise kann die zweite Isolierschicht aus einem unteren Phosphorsilicatglasfilm mit hoher Phosphorkonzentration und einem oberen Phosphorsilicatglasfilm mit niedrigerer Phosphorkonzentration oder einem
undotierten Siliziumoxidfilm bestehen. Bei einer derartigen Isolierschicht kann eine öffnung für eine Leiterbahn im unteren Bereich einen größeren Durchmesser besitzen als im oberen Bereich, so daß die Leiterbahn mit einer sanft geneigten Seitenflanke ausgebildet werden kann.
Die dritte Isolierschicht aus Siliziumnitrid sollte vorzugsweise eine Dicke von 100 nm bis 200 nm besitzen. Die Siliziumnitridschicht ist auf photolithographischem Wege unter Verwendung eines Photomaskenmaterials selektiv abtragbar. Nach der selektiven Abtragung der Siliziumnitridschicht wird die Photomaske mit Hilfe eines Atzmittels weggeätzt, das aus einem 3 : 1 Gemisch aus Schwefelsäure und Wasserstoffperoxid besteht. Da Siliziumnitrid wesentlich ätzbeständiger ist als das Photomaskenmaterial, kann letzteres vollständig beseitigt werden, so daß auf der Siliziumnitridschicht kein Photomaskenmaterial zurückbleibt.
Die zweite Isolierschicht wird unter Verwendung der restlichen dritten Isolierschicht als Maske selektiv weggeätzt. Die Ätzzeit sollte mindestens das l,5fache der Zeitspanne betragen, welche der angeätzte Teil der zweiten Isolierschicht benötigt, um die Sohle dieser Schicht zu erreichen. Aufgrund der genannten Ätzzeit wird die zweite Isolierschicht seitlich angeätzt, so daß die dritte Isolierschicht über die hierbei geformte öffnung überhängt. Hieraus ergibt sich, daß eine im nächsten Verfahrensschritt ausgebildete Leitermaterialschicht in jedem Fall diskontinuierlich wird, so daß die auf der dritten Isolierschicht befindliche Leitermaterialschicht leicht entfernt werden kann.
Das leitfähige Material besteht beispielsweise aus metallischem Aluminium, einer Aluminiumlegierung, wie Al-Si, Al-Cu und Al-Si-Cu, polykristallinem Silizium oder einem dreilagigen Aufbau aus Ti, Pt und Au. Es ist jedoch darauf hinzuweisen, daß metallisches Aluminium und Aluminiumlegierungen keine zufriedenstellende Beständigkeit gegen das zum Wegätzen der zweiten Isolierschicht nach der Ausbildung der Leiterschicht verwendete Ätzmittel besitzen. Wenn die Leiterbahnschicht somit aus Al oder AI-Legierung geformt wird, sollte sie mit einem Metall mit hoher Ätzmittelbeständigkeit beschichtet werden, z. B. mit Ti, Cr. Ni oder Pt.
Die Leiterbahn wird mit der Oberfläche des Halbleitersubstrats über eine in der ersten Isolierschicht gebildete Kontaktöffnung verbunden. Zur Herabsetzung des Kontaktwiderstands zwischen dem Substrat und der Leiterbahn wird eine metallische Silicidschicht mit hohem Schmelzpunkt, wie Platinsilicid oder Molybdänsilicid. vor der Herstel'ung der Leiterbahn auf der Oberfläehe des Substrats ausgebildet.
im folgenden ist die Erfindung in Anwendung auf bipolare Transistoren anhand der Zeichnungen beispielhaft näher erläutert. Es zeigen
Fig. IA bis IF Schnittansichten zur Veranschaulichung der Verfahrensschritte bei der Herstellung eines bipolaren Transistors nach dem Verfahren gemäß der Erfindung,
F i g. 2A bis 2F Schnittar.sichten zur Veranschaulichung einer Abwandlung des erfindungsgemäßen Verfahrens bei der Herstellung eines bipolaren Transistors,
F i g. 3A bis 3C Schnittansichten zur Veranschaulichung einer anderen Abwandlung des erfindungsgemäßen Verfahrens bei der Herstellung eines bipolaren Transistors, und
Fig.4 eine Schnittansicht eines nach einer weiteren Abwandlung des erfindungsgemäßen Verfahrens hergestellten bipolaren Transistors.
Beispiel 1
Gemäß Fig. IA wird eine eingelassene (»vergrabene«) n + -Schicht 2 selektiv in einem p-Typ-Siliziumsubstrat 1 ausgebildet, worauf durch epitaxiales Aufwachsen eine n-Typ-Epitaxieschicht 3 auf dem Substrat 1 geformt wird. Hierauf wird Bor in hoher Konzentration selektiv in die Epitaxieschicht 3 eindiffundiert, um p + -Kanal-Schnittbereiche 4 auszubilden, worauf Borionen selektiv in die Epitaxieschicht 3 eindiffundiert werden, um in dieser einen inneren Basisbereich 5 und einen äußeren Basisbereich 6 auszubilden. Weiterhin wird Arsen in den inneren Basisbereich 5 und in die Epitaxieschicht 3 eindiffundiert, so daß ein Emitterbereich 7 bzw. ein Kollektorbereich 8 geformt werden und hierauf das Halbleitersubstrat 9 gemäß Fig. IA erhalten wird.
Anschließend werden die mit dem äußeren Basisbereich 6. dem Emitterbereich 7 und dem Kollektorbereich 8 verbundenen Leiterbahnschichten nach dem vorliegenden Verfahren hergestellt. In diesem Zusammenhang dürfte die Beschreibung lediglich der mit dem äußeren Basisbereich 6 verbundenen Leiterbahnschicht ausreichen.
Gemäß Fig. IB wird eine erste Isolierschicht 12 aus einem unteren Siliziumdioxidfilm 10 mit einer Dicke von 200 nm und einem oberen Siliziumnitridfilm 11 mit einer Dicke von 100 nm durch chemischen Niederschlag aus der Dampfphase (CVD), im folgenden kurz als »chemisches Aufdampfen« bezeichnet, auf der Oberfläche des Halbleitersubstrats 9 geformt. Anschließend wird die erste Isolierschicht 12 zur Bildung einer Kontaktöffnung 13 auf photolithographischem Wege selektiv weggeätzt. Hierauf werden durch chemisches Aufdampfen auf der ersten Isolierschicht 12 nacheinander eine Siliziumdioxidschicht 14 mit einer Dicke von I μιη (zweite Isolierschicht) und eine Siliziumnitridschicht 15 mit einer Dicke von t00 nm (dritte isolierschicht) ausgebildet, worauf die Siliziumnitridschicht 15 auf photolithographischem Wege selektiv weggeätzt wird, um eine Öffnung 16 entstehen zu lassen.
Unter Verwendung des restlichen Teils der Süiziumnitridschicht 15 als Maske wird hierauf die Siliziumdioxidschicht 14 selektiv weggeätzt. Als Ätzmittel wird ein Gemisch aus NH^F und HF verwendet, wobei die Ätzzeit das l,5fache der Zeitspanne beträgt, die nötig ist, um den angeätzten Teil der Siliziumdioxidschicht 14 bis zur Oberfläche des Substrats 9 durchzuätzen. Infolgedessen bildet sich gemäß Fig. IC in der Siliziumdioxidschicht 14 eine für die Leiterbahn vorgesehene öffnung 17, die größer ist als die Öffnung 16 in der Siliziumnitridsc'.icht 15. Mit anderen Worten: die Siliziumnitridschicht 15 hängt über die öffnung 17 über. Selbstverständlich wird hierbei auch der in der Kontaktöffnung 13 befindliche Teil der Siliziumdioxidschicht 14 entfernt, so daß der äußere Basisbereich 6 des Substrats freigelegt wird. In diesem Verfahrensschritt wird jedoch die erste Isolierschicht 12 aufgrund des Vorhandenseins des oberen Siliziumnitridschicht 11 nicht weggeätzt.
Nach der Ausbildung der öffnung 17 wird auf die gesamte Oberfläche des auf etwa 200'C erwärmten Substrats 9 eine Aluminiumschicht 18a und iSb aufgesprüht. Gemäß F i g. 1D ist dabei die auf der ersten Isolierschicht 12 innerhalb der Öffnung 17 gebildete Aluminiumschicht ISb vollständig von der auf der Siliziumnitridschicht 15 geformten Aluminiumschicht 18a getrennt Diese Trennung oder Diskontinuität der Aluminiumschicht ist ersichtlicherweise auf das Vorhandensein der die öffnung 17 überhängenden Siliziumnitrid-
schicht 15 zurückzuführen. Selbstverständlich wird dabei auch die Kontaktöffnung 13 mit Aluminium ausgefüllt, so daß die Aluminiumschicht 186 auf der ersten Isolierschicht 12 mit dem äußeren Basisbereich 6 des Substrats 9 verbunden ist. Die Aluminiumschicht 18Z> besitzt dabei außerdem sanft geneigte Seitenflanken.
S.'Jann wird die Siliziumdioxidschicht 14 (zweite Isolierschicht) mit einem Gemisch aus NH<F und HF weggeätzt, so daß gemäß Fig. IE die Siliziumnitridschicht 15 und die auf diese auflaminierte Alumiiiiumschicht 18a »abgehoben« werden. Die Aluminiumschicht 18Z> gemäß Fig. ID bildet hierauf, wie in Fig. 1E dargestellt ist, eine mit dem Basisbereich des Substrats 9 verbundene Leiterbahn 19a.
Auf die vorstehend beschriebene Weise werden außerdem eine mit dem Emitterbereich verbundene Leiterbahn 20a und eine an den Kollektorbereich angeschlossene Leiterbahn 2ia ausgebildet. SchiieSiich wird eine Stützschicht 22 aus S1O2 durch chemisches Aufdampfen auf der gesamten Oberfläche ausgebildet, so daß der bipolare Transistor gemäß Fig. IF hergestellt ist.
Bei dem vorstehend beschriebenen Verfahren wird die Abstandschicht für die »Abhebefunktion« nicht aus Kunstharz, sondern aus Siliziumdioxid und Siliziumnitrid ausgebildet, so daß die Aluminiumschicht unter Erwärmung des Halbleitersubstrats 9 hergestellt werden kann. Infolgedessen ist die in der ersten Isolierschicht 12 geformte öffnung 13 vollständig mit Aluminium gefüllt, so odß die hergestellte Leiterbahn eine zufriedenstellende Flächenbedeckung gewährleistet. Außerdem ist dabei die Leiterbahn mit kleinen und äußerst genauen Abmessungen und mit leicht abfallenden Seitenflanken ausgebildet. Weiterhin wird bei der Ausbildung der Aluminiumschicht das Halbleitersubstrat nicht verunreinigt, weil auf die Verwendung von Kunstharz als Trennschicht verzichtet wird. Der auf die beschriebene Weise hergestellte bipolare Transistor zeigt infolgedessen vorteilhafte Eigenschaften als Halbleiterbauelement.
Beispiel 2
Gemäß Fig. 2A wird die erste Isolierschicht 12 aus dem unteren Siliziumdioxidfilm 10 mit einer Dicke von 200 nm und dem oberen Siliziumnitridfilm 11 mit einer Dicke von 100 nm durch chemisches Aufdampfen auf der Oberfläche des Halbleitersubstrats 9 geformt, welches denselben Aufbau besitzt wie das in Beispiel 1 verwendete Halbleitersubstrat. Anschließend wird die erste Isolierschicht 12 auf photolithographischem Wege selektiv weggeätzt, um die Kontaktöffnung 13 zu bilden, in welcher der äußere Basisbereich 6 des Substrats teilweise freigelegt ist Hierauf wird auf der ersten Isolierschicht 12 die zweite Isolierschicht 14 ausgebildet. Die zweite Isolierschicht 14 besteht dabei aus einem unteren Phosphorsilicatglasfilm 14a, der mit 1,5 · 1021 Atome/ cm3 mit Phosphor dotiert ist und eine Dicke von 0,5 μπι besitzt, und einem oberen undotierten Siliziumdioxidfilm 14Z) mit einer Dicke von 0,5 μπι. Weiterhin wird durch chemisches Aufdampfen als dritte Isolierschicht eine Siliziumnitridschicht 15 mit einer Dicke von 100 nm auf der zweiten Isolierschicht 14 geformt, worauf die Siliziumnitridschicht 15 auf photolithographischem Wege unter Verwendung einer Photomaske zur Ausbildung der Öffnung 16 selektiv weggeätzt wird. Nach der Herstellung der Öffnung 16 wird die Photomaske auf der restlichen Siliziumnitridschicht 15 vollständig entfernt
Die zweite Isolierschicht 14 wird hierauf mit Hilfe eines Ätzmittels aus NH4F und HF unter Verwendung der restlichen Siliziumnitridschicht als Maske selektiv weggeätzt. Die Ätzzeit beträgt das l,5fache der Zeitspanne, die nötig ist, um den Ätzvorgang an der zweiten Isolierschicht 14 bis zu deren Boden fortschreiten zu lassen. Wie aus Fig. 2B hervorgeht, wird der untere Phosphorsilicatglasfilm 14a der zweiten Isolierschicht 14 stärker angeätzt als der obere Siliziumdioxidfilm 14Z>, so daß sich zwischen oberem und unterem Film 146 bzw. 14a eine Stufe bildet. Nach Abschluß des Ätzvorgangs wird gemäß F i g. 2C in der zweiten Isolierschicht 14 die öffnung 17 für die Leiterbahn geformt.
Der Durchmesser der öffnung 17 ist im unteren Bereich größer als im oberen Bereich, und die Siliziumnitridschicht 15 hängt dabei über die öffnung 17 über. Selbstverständlich wird auch die die Kontaktöffnung 13 in der ersten Isolierschicht ausfüllende zweite isolierschicht weggeätzt, so daß der äußere Basisbereich 6 des Substrats 9 freigelegt wird. Andererseits wird aufgrund des Vorhandenseins des oberen Siliziumnitridfilms 11 die erste Isolierschicht 12 nicht weggeätzt.
Nach der Herstellung der öffnung 17 wird unter Erwärmung des Substrats 9 auf etwa 2000C auf die Gesamtoberfläche des Substrats eine Aluminiumschicht aufgesprüht. Gemäß F i g. 2D ist dabei die auf der ersten Isolierschicht 12 innerhalb der Öffnung 17 geformte Aluminiumschicht 18Z) vollständig von der auf der Siliziumnitridschicht 15 ausgebildeten Aluminiumschicht 18a getrennt. Die Diskontinuität der Aluminiumschicht ist ersichtlicherweise auf das Vorhandensein der die öffnung 17 überhängenden Siliziumnitridschicht 15 zurückzuführen. Selbstverständlich wird dabei auch die Kontaktöffnung 13 mit Aluminium ausgefüllt, so daß die auf der ersten Isolierschicht 12 ausgebildete Aluminiumschicht J8Z? mit dem äußeren BssisbsreicH 6 des Sub* strats 9 verbunden ist. Weiterhin besitzt die Aluminiumschicht 18Z>sanft abfallende Seitenflanken.
Im Anschluß an diese Vorgänge wird die aus dem Phosphorsilicatglasfilm 14a und dem Siliziumdioxidfilm 14Z) bestehende zweite Isolierschicht 14 mit einem Ätzmittel aus NH4F-HF-Gemisch weggeätzt, um die auf die zweite Isolierschicht 14 auflaminierte Siliziumnitridschicht 15 und die Aluminiumschicht 18a »abzuheben«.
Die Aluminiumschicht 18Z> gemäß F i g. 2D bildet dabei die Leiterbahn 19Z), die gemäß F i g. 2E mit dem Basisbereich des Substrats 9 verbunden ist.
Eine an den Emitterbereich angeschlossene Leiterbahn 20Z) und eine an den Kollektorbereich angeschlosspne Leiterbahn 21Z) werden ebenfalls nach dem beschriebenen Verfahren hergestellt. Schließlich wird durch chemisches Aufdampfen die Stützschicht 22 aus S1O2 auf die Gesamtoberfläche aufgetragen, so daß der bipolare Transistor gemäß F i g. 2F erhalten wird.
Der auf diese Weise hergestellte bipolare Transistor besitzt im wesentlichen dieselben Eigenschaften wie der bipolare Transistor nach Beispiel 1. Es ist besonders darauf hinzuweisen, daß die Leiterbahnen 19Z), 20b und 21 Z) sehr sanft geneigte Seitenflanken besitzen. Infolgedessen bleibt eine auf der Siliziumdioxidschicht 22 gebildete zweite Leiterbahn im Bereich über den Leiterbahnen 19Z), 20Z) und 21Z) bruchfrei, so daß eine mehrlagige Verbindung mit hoher Zuverlässigkeit gewährleistet wird.
Beispiel 3
Gemäß F i g. 3A wird eine Ti-Schicht 23 mit ausge-
10
20
25
zeichneter Ätzbeständigkeit auf den Oberflächen der Aluminiumschichten 18.7 und 186 bei der Konstruktion gemäß Fig. 2D geformt. Anschließend wird die zweite Isolierschicht 14 aus dem Phosphorsilicatglasfilm 14a und dem Silizium^ioxidfilm 14£> mit dem Gemisch aus NH4F und HF weggeätzt, um die beiden auf die zweite Isolierschicht K auflaminierten Schichten t5 und 18a »abzuheben«. Dabei wird selbstverständlich auch die die Aluminiumschicht 18a bedeckende Ti-Schicht abgetragen. Die Ti-Schicht 23 auf der Aluminiumschicht 186 wird jedoch durch das Ätzmittel in keiner Weise korrodiert, so daß eine vorteilhafte, mit dem Basisbereich des Substrats 9 verbundene Leiterbahn 19c erhalten wird (vgl. F ig. 3B).
Auf die beschriebene Weise werden außerdem eine an den Emitterbereich angeschlossene Leiterbahn 20c und eine an den Kollektorbereich angeschlossene Leilerbsh" 1\c hergestellt. Schließlich wird suf der Gesamtoberfläche durch chemisches Aufdampfen die SiC^-Schicht 22 geformt, so daß der in Fig.3C dargestellte bipolare Transistor erhalten wird.
Die in diesem bipolaren Transistor befindlichen Leiterbahnen sind mit hoher Genauigkeit ausgebildet und besitzen im Vergleich zu den Leiterbahnen nach Beispiel 1 und 2 sehr glatte Oberflächen.
Beispiel 4
F i g. 4 veranschaulicht eine weitere Ausführungsform der Erfindung, bei welcher der Basisbereich 6, der Emitterbereich 7 und der Kollektorbereich 8, wenn sie über Kontaktöffnungen in der ersten Isolierschicht freigelegt sind, mit einem metallischen Silicidfilm, z. B. einem PIatinsilicidfilm 24, mit hohem Schmelzpunkt bedeckt werden. Bei dieser Konstruktion werden die öffnungen für die Leiterbahnen auf die in Beispiel 1 bis 3 beschriebene Weise geformt, worauf anstelle der Aluminiumschicht gemäß Beispiel 1 bis 3 nacheinander eine Ti-Schicht 25, eine Pt-Schicht 26 und eine Au-Schicht 27 ausgebildet werden. Die drei auf die zweite Isolierschicht auflaminierten Metallschichten v.crden selbstverständlich anschließend, wie bei den vorher beschriebenen Beispielen, nach dem »Abhebeverfahren« entfernt, so daß mit Basis, Emitter und Kollektor verbundene Leiterbahnen 19tf, 2Odbzw. 2ldmit dreilagigem Aufbau erhalten werden.
Das vorstehend beschriebene Verfahren gemäß der Erfindung bietet u. a. die folgenden Vorteile:
1. Da die Abstandschicht für die »Abhebefunktion« aus einer Siliziumdioxidschicht und einer Siliziumnitridschicht besteht, kann das Halbleitersubstrat bei der Ausbildung einer Leiterbahnschicht erwärmt werden. Infolgedessen kann eine zufriedensteifende Flächenbedeckung der Leiterbahnschicht gewährleistet werden.
2. Da eine Siliziumnitridschicht eine öffnung für eine Leiterbahn überhängt bzw. übergreift, kann die Leitermaterialschicht einwandfrei an der Wand, welche die genannte Öffnung bildet, diskontinuierlieh ausgelegt werden, so daß sich eine schmale bzw. »feine« Leiterbahn mit genau festgelegten Abmessungen herstellen läßt Darüber hinaus erhält die Leiterbahn sanft abfallende Seitenflanken. Infolgedessen bleibt eine zweite, über einem Isolierfilm darüber ausgebildete Leiterbahn in den Bereichen über den Seitenflanken der ersten Leiterbahn bruchfrei.
Es wird keine Kunstharzschicht als Abstandschicht benutzt, und die für die Musterbildung der Abstandschicht verwendete Photomaske wird praktisch vollständig abgetragen, so daß auf der Abstandschicht keinerlei Photomaske zurückbleibt. Aus diesem Grund treten keine Verunreinigungen bei der Ausbildung der Leitermaterialschicht und bei der Erwärmung der Leiterbahn in das Halbleitersubstrat ein, so daß eine Verunreinigung des Halbleitersubstrats durch Fremdstoffe vermieden werden kann.
Das vorstehend beschriebene Verfahren gemäß der Erfindung ermöglicht somit die Herstellung einer Leiterbahn mit sehr hoher Zuverlässigkeit und ohne Beeinträchtigung der Eigenschaften eines Halbleiterbauelements.
40 Hierzu 6 Blatt Zeichnungen

Claims (1)

Patentansprüche:
1. Verfahren zur Herstellung von Leiterbahnen auf Halbleiterbauelementen,
(a) bei dem auf der Oberfläche eines Halbleitersubstrats (9) eine erste Isolierschicht (12) aus einem unteren Siliziumoxid-Film (10) und einem oberen Siliziumnitrid-Film (11) ausgebildet wird,
(b) bei dem auf der ersten Isolierschicht (12) eine zweite Isolierschicht (14) aus Siliziumoxid ausgebildet wird,
(c) bei dem auf der zweiten Isolierschicht (14) eine dritte Isolierschicht (15) geformt wird,
(d) bei dem die dritte Isolierschicht (15) selektiv abgetragen wird, so daß sie eine Maske in Form der herzustellenden Leiterbahnen bildet,
(e) bei dem jnter Verwendung der Maske der freigelegte "fei! der zweiten Isolierschicht (14) weggeätzt wird,
(f) bei dem auf der Gesamtoberfläche des nach dem Verfahrensschritt (e) erhaltenen Gebildes eine Leitermaterialschieht (18a, i8b) ausgebildet wird, wobei eine zuvor in der ersten Isolierschicht (12) ausgebildete Kontaktöffnung (13) so mit dem Leitermaterial ausgefüllt wird, daß die auf der ersten Isolierschicht (12) befindliche Leitermaterialschicht (\8b) mit dem Halbleitersubstrat [V) in Verbindung steht,
(g) bei dem eine der Isolierschichten (12, 14, 15) abgelöst wird, um damit die Leitermaterialschicht (Ma) auf der dritten Isolierschicht (15) abzuheben, so daß die verbleibende Leitermateria!schicht(186Jdie Leiterbahnen bildet,
DE3021206A 1979-06-06 1980-06-04 Verfahren zur Herstellung von Leiterbahnen auf Halbleiterbauelementen Expired DE3021206C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7104379A JPS55163860A (en) 1979-06-06 1979-06-06 Manufacture of semiconductor device

Publications (2)

Publication Number Publication Date
DE3021206A1 DE3021206A1 (de) 1980-12-11
DE3021206C2 true DE3021206C2 (de) 1986-03-27

Family

ID=13449090

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3021206A Expired DE3021206C2 (de) 1979-06-06 1980-06-04 Verfahren zur Herstellung von Leiterbahnen auf Halbleiterbauelementen

Country Status (3)

Country Link
US (1) US4334349A (de)
JP (1) JPS55163860A (de)
DE (1) DE3021206C2 (de)

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5821843A (ja) * 1981-07-31 1983-02-08 Oki Electric Ind Co Ltd 半導体装置の製造方法
FR2532471A1 (fr) * 1982-09-01 1984-03-02 Labo Electronique Physique Procede de realisation d'ouverture de faible dimension, utilisation de ce procede pour la fabrication de transistors a effet de champ, a grille alignee submicronique, et transistors ainsi obtenus
US4536942A (en) * 1982-12-09 1985-08-27 Cornell Research Foundation, Inc. Fabrication of T-shaped metal lines for semiconductor devices
JPS6010644A (ja) * 1983-06-30 1985-01-19 Toshiba Corp 半導体装置の製造方法
DE3473381D1 (en) * 1984-12-21 1988-09-15 Itt Ind Gmbh Deutsche Plastic encapsulated semiconductor component
FR2577715B1 (fr) * 1985-02-19 1987-03-20 Thomson Csf Procede de realisation de deux structures mos a dielectriques juxtaposes differents et dopages differents et matrice a transfert de trame obtenue par ce procede
US4606998A (en) * 1985-04-30 1986-08-19 International Business Machines Corporation Barrierless high-temperature lift-off process
US4745082A (en) * 1986-06-12 1988-05-17 Ford Microelectronics, Inc. Method of making a self-aligned MESFET using a substitutional gate with side walls
JPH02502417A (ja) * 1987-12-02 1990-08-02 アドバンスト・マイクロ・ディバイシズ・インコーポレーテッド 半導体素子の製造方法
EP0344277A4 (de) * 1987-12-02 1990-05-14 Advanced Micro Devices Inc Selbstausgerichtete zwischenverbindungen für halbleiteranordnungen.
US4878294A (en) * 1988-06-20 1989-11-07 General Dynamics Corp., Pomona Division Electroformed chemically milled probes for chip testing
US5027062A (en) * 1988-06-20 1991-06-25 General Dynamics Corporation, Air Defense Systems Division Electroformed chemically milled probes for chip testing
JP2746289B2 (ja) * 1989-09-09 1998-05-06 忠弘 大見 素子の作製方法並びに半導体素子およびその作製方法
FR2663155B1 (fr) * 1990-06-12 1997-01-24 Thomson Composants Microondes Procede de realisation d'une grille de transistor.
US5155053A (en) * 1991-05-28 1992-10-13 Hughes Aircraft Company Method of forming t-gate structure on microelectronic device substrate
US5334542A (en) * 1991-11-27 1994-08-02 Oki Electric Industry Co., Ltd. Method of forming T-shaped electrode
US5434451A (en) * 1993-01-19 1995-07-18 International Business Machines Corporation Tungsten liner process for simultaneous formation of integral contact studs and interconnect lines
US5470801A (en) * 1993-06-28 1995-11-28 Lsi Logic Corporation Low dielectric constant insulation layer for integrated circuit structure and method of making same
US5536677A (en) * 1994-12-01 1996-07-16 Motorola, Inc. Method of forming conductive bumps on a semiconductor device using a double mask structure
US5940732A (en) 1995-11-27 1999-08-17 Semiconductor Energy Laboratory Co., Method of fabricating semiconductor device
US6294799B1 (en) * 1995-11-27 2001-09-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating same
KR100230744B1 (ko) * 1996-06-29 1999-11-15 김영환 반도체 소자의 제조방법
JP3734586B2 (ja) * 1997-03-05 2006-01-11 富士通株式会社 半導体装置及びその製造方法
CN1251565A (zh) * 1997-03-26 2000-04-26 西门子公司 具有至少一个凹穴的玻璃体制造方法
US6609652B2 (en) * 1997-05-27 2003-08-26 Spheretek, Llc Ball bumping substrates, particuarly wafers
TW434196B (en) 1997-06-25 2001-05-16 Ibm Selective etching of silicate
US5965465A (en) * 1997-09-18 1999-10-12 International Business Machines Corporation Etching of silicon nitride
US6033996A (en) * 1997-11-13 2000-03-07 International Business Machines Corporation Process for removing etching residues, etching mask and silicon nitride and/or silicon dioxide
US6150282A (en) * 1997-11-13 2000-11-21 International Business Machines Corporation Selective removal of etching residues
US6200891B1 (en) 1998-08-13 2001-03-13 International Business Machines Corporation Removal of dielectric oxides
US6117796A (en) * 1998-08-13 2000-09-12 International Business Machines Corporation Removal of silicon oxide
JP4093395B2 (ja) * 2001-08-03 2008-06-04 富士通株式会社 半導体装置とその製造方法
DE102004018468A1 (de) * 2004-04-16 2006-02-16 eupec Europäische Gesellschaft für Leistungshalbleiter mbH Verfahren zum strukturierten Aufbringen einer laminierbaren Folie auf ein Substrat für ein Halbleitermodul
US20060009038A1 (en) 2004-07-12 2006-01-12 International Business Machines Corporation Processing for overcoming extreme topography
US7462770B2 (en) * 2006-02-23 2008-12-09 Ronn Dunnett Hoop body apparatus
US8420978B2 (en) 2007-01-18 2013-04-16 The Board Of Trustees Of The University Of Illinois High throughput, low cost dual-mode patterning method for large area substrates
US8003300B2 (en) * 2007-04-12 2011-08-23 The Board Of Trustees Of The University Of Illinois Methods for fabricating complex micro and nanoscale structures and electronic devices and components made by the same
US8652763B2 (en) * 2007-07-16 2014-02-18 The Board Of Trustees Of The University Of Illinois Method for fabricating dual damascene profiles using sub pixel-voting lithography and devices made by same
CN101802987B (zh) * 2007-09-11 2012-03-21 国立大学法人东北大学 电子器件的制造方法
US8546067B2 (en) * 2008-03-21 2013-10-01 The Board Of Trustees Of The University Of Illinois Material assisted laser ablation
US7928577B2 (en) * 2008-07-16 2011-04-19 Micron Technology, Inc. Interconnect structures for integration of multi-layered integrated circuit devices and methods for forming the same
US8187795B2 (en) * 2008-12-09 2012-05-29 The Board Of Trustees Of The University Of Illinois Patterning methods for stretchable structures

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL163370C (nl) * 1972-04-28 1980-08-15 Philips Nv Werkwijze voor het vervaardigen van een halfgeleider- inrichting met een geleiderpatroon.
DE2235749C3 (de) * 1972-07-21 1979-09-20 Deutsche Itt Industries Gmbh, 7800 Freiburg Verfahren zum Herstellen eines Leitbahnenmusters
US3839111A (en) * 1973-08-20 1974-10-01 Rca Corp Method of etching silicon oxide to produce a tapered edge thereon
US4030942A (en) * 1975-10-28 1977-06-21 International Business Machines Corporation Semiconductor masking for device fabrication utilizing ion implantation and other methods
US4045594A (en) * 1975-12-31 1977-08-30 Ibm Corporation Planar insulation of conductive patterns by chemical vapor deposition and sputtering
US4076575A (en) * 1976-06-30 1978-02-28 International Business Machines Corporation Integrated fabrication method of forming connectors through insulative layers
FR2388410A1 (fr) * 1977-04-20 1978-11-17 Thomson Csf Procede de realisation de transistors a effet de champ de type mos, et transistors realises selon un tel procede
US4135289A (en) * 1977-08-23 1979-01-23 Bell Telephone Laboratories, Incorporated Method for producing a buried junction memory device
US4144101A (en) * 1978-06-05 1979-03-13 International Business Machines Corporation Process for providing self-aligned doping regions by ion-implantation and lift-off

Also Published As

Publication number Publication date
DE3021206A1 (de) 1980-12-11
JPS55163860A (en) 1980-12-20
US4334349A (en) 1982-06-15

Similar Documents

Publication Publication Date Title
DE3021206C2 (de) Verfahren zur Herstellung von Leiterbahnen auf Halbleiterbauelementen
DE10101568B4 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE2709986C2 (de) Verfahren zum Herstellen einer koplanaren Schichtstruktur
DE1967363C2 (de)
EP0005185B1 (de) Verfahren zum gleichzeitigen Herstellen von Schottky-Sperrschichtdioden und ohmschen Kontakten nach dotierten Halbleiterzonen
DE2355567B2 (de) Verfahren zur herstellung metallischer leitungssysteme auf halbleiteranordnungen
DE3222805A1 (de) Verfahren zur herstellung einer mos-schaltung in integrierter schaltungstechnik auf einem siliziumsubstrat
DE2153103A1 (de) Integrierte Schaltungsanordnung und Verfahren zur Herstellung derselben
DE2033532C3 (de) Halbleiteranordnung mit einer Passivierungsschicht aus Siliziumdioxid
DE6606541U (de) Halbleiteranordnung
DE3024084A1 (de) Verfahren zur herstellung von halbleiterbauelementen
EP0012220A1 (de) Verfahren zur Herstellung eines Schottky-Kontakts mit selbstjustierter Schutzringzone
DE2249832C3 (de) Verfahren zum Herstellen einer Verdrahtungsschicht und Anwendung des Verfahrens zum Herstellen von Mehrschichtenverdrahtungen
DE2225374B2 (de) Verfahren zum herstellen eines mos-feldeffekttransistors
DE2230171A1 (de) Verfahren zum herstellen von streifenleitern fuer halbleiterbauteile
DE4321590A1 (de) Dünnschicht-Transistor und Verfahren zu seiner Herstellung
DE1814747C2 (de) Verfahren zum Herstellen von Feldefekttransistoren
DE2703618A1 (de) Verfahren zur herstellung einer integrierten halbleiterschaltung
DE3145850A1 (de) Integrierte halbleiterschaltung
DE3227606A1 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE4316266C2 (de) Halbleitervorrichtung mit einer Mehrschicht-Verbindungsstruktur und Verfahren zum Herstellen einer solchen
DE2139631C3 (de) Verfahren zum Herstellen eines Halbleiterbauelements, bei dem der Rand einer Diffusionszone auf den Rand einer polykristallinen Siliciumelektrode ausgerichtet ist
DE4426364B4 (de) Halbleiterbauelement mit einem selbstjustiertangeordneten Kontakt und Verfahren zu seiner Herstellung
DE2937989C2 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE1764937C3 (de) Verfahren zur Herstellung von Isolationsschichten zwischen mehrschichtig übereinander angeordneten metallischen Leitungsverbindungen für eine Halbleiteranordnung

Legal Events

Date Code Title Description
OAP Request for examination filed
OD Request for examination
8128 New person/name/address of the agent

Representative=s name: HENKEL, G., DR.PHIL. FEILER, L., DR.RER.NAT. HAENZ

D2 Grant after examination
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: KABUSHIKI KAISHA TOSHIBA, KAWASAKI, KANAGAWA, JP

8339 Ceased/non-payment of the annual fee