DE2139631C3 - Verfahren zum Herstellen eines Halbleiterbauelements, bei dem der Rand einer Diffusionszone auf den Rand einer polykristallinen Siliciumelektrode ausgerichtet ist - Google Patents
Verfahren zum Herstellen eines Halbleiterbauelements, bei dem der Rand einer Diffusionszone auf den Rand einer polykristallinen Siliciumelektrode ausgerichtet istInfo
- Publication number
- DE2139631C3 DE2139631C3 DE2139631A DE2139631A DE2139631C3 DE 2139631 C3 DE2139631 C3 DE 2139631C3 DE 2139631 A DE2139631 A DE 2139631A DE 2139631 A DE2139631 A DE 2139631A DE 2139631 C3 DE2139631 C3 DE 2139631C3
- Authority
- DE
- Germany
- Prior art keywords
- insulating layer
- polycrystalline silicon
- edge
- diffusion
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000009792 diffusion process Methods 0.000 title claims description 59
- 239000004065 semiconductor Substances 0.000 title claims description 39
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims description 32
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 43
- 238000000034 method Methods 0.000 claims description 25
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 16
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 16
- 230000003647 oxidation Effects 0.000 claims description 15
- 238000007254 oxidation reaction Methods 0.000 claims description 15
- 238000005530 etching Methods 0.000 claims description 12
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 10
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 10
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 5
- 229910000147 aluminium phosphate Inorganic materials 0.000 claims description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 3
- 229910052760 oxygen Inorganic materials 0.000 claims description 3
- 239000001301 oxygen Substances 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 229910052710 silicon Inorganic materials 0.000 description 42
- 239000010703 silicon Substances 0.000 description 42
- 230000005669 field effect Effects 0.000 description 10
- 230000000873 masking effect Effects 0.000 description 3
- 239000002019 doping agent Substances 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000008961 swelling Effects 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
Description
Vor allem bei der Herstellung von Halbleiterbauelementen mit isolierten Steuerelektroden, insbesondere
von Feldeffekttransistoren mit Siliciumgitterelektroden nach den deutschen Offenlegungsschriften 15 89 852
und 19 61 641, bereitet die reproduzierbare Einstellung des Abstands zwischen schichtförmigen aus polykristallinem
Silicium bestehenden Elektroden und am Rande dieser Elektroden in den Halbleiterkörper diffundierten
Zonen erhebliche Schwierigkeiten. Die Einstellung ist nämlich von Bedeutung für die genaue Ausrichtung des
Randes der unter Verwendung der isolierten Siliciumgitterelektroden
als Diffusionsmaske eindiffundierten Zonen in bezug auf den Gitterelektrodenrand und
ermöglicht, daß die Überlappung zwischen den Siliciumgitterelektroden einerseits und diesen diffundierten
Zonen andererseits und damit die Überlappungskapazitäten sehr klein gehalten werden können.
Des weiteren ist es bei integrierten Halbleiterschaltungsanordnungen erwünscht, den Abstand des Randes von isolierten Siliciumelektroden zur Feldabschirmung, wie sie aus »Electronics-Letters« vom 14. Januar 1971, Band 7, Nr. 1, Seiten 12 und 13 bekannt sind, und benachbarten Diffusionszonen reproduzierbar auf einen bestimmten Wert einzustellen und für die Silicium-Abschirmelektroden keine zusätzlichen Flächen zu benötigen.
Des weiteren ist es bei integrierten Halbleiterschaltungsanordnungen erwünscht, den Abstand des Randes von isolierten Siliciumelektroden zur Feldabschirmung, wie sie aus »Electronics-Letters« vom 14. Januar 1971, Band 7, Nr. 1, Seiten 12 und 13 bekannt sind, und benachbarten Diffusionszonen reproduzierbar auf einen bestimmten Wert einzustellen und für die Silicium-Abschirmelektroden keine zusätzlichen Flächen zu benötigen.
Das Verfahren nach der Erfindung wird im folgenden zur Vereinfachung der Beschreibung und zur Erleichterung
des Verständnisses an Hand der Herstellung eines einzelnen Halbleiterbauelements mit einer schichtförmigen
Elektrode aus polykristallinem Silicium ausgeführt. Es ist jedoch in gleicher Weise zur Herstellung
einer Vielzahl "on Einzel- oder integrierten Halbleiterbauelementen
a iszuführen.
Die Erfindung betrifft ein Verfahren zum Herstellen eines Halbleiterelements nach Oberbegriff des Anspruchs
I1 wie es aus der DE-OS 15 89 852 bekannt ist
und dort anhand der F i g. 1 — 11 beschrieben wird.
Bei dem bekannten Verfahren dieser DE-OS 15 89 852 ergibt sich zwar der Vorteil geringer
Überlappungs-Kapazitäten, da die Überlappung der Gitterelektrode über die Quellzone und Senkzone der
Diffusionstiefe dieser Zonen entspricht, wie der Zeitschrift »IEEE Spectrum« (Oktober 1969, Seiten 28
bis 35), zu entnehmen ist, wo das gleiche Verfahren beschrieben wird. Die Überlappungs-Kapazität ist
jedoch direkt abhängig von der Diffusionszeit der Diffusionszonen, und eine verschwindente Überlappung
t>5 kann daher praktisch nicht realisiert werden.
Aufgabe der Erfindung ist daher ein Verfahren der im Oberbegriff des Anspruchs 1 genannten Art derart
auszubilden, daß beliebige Werte der Überlappung von
Siliciumelektrode und der betreffenden Diffustonszone
unabhängig von der Diffusionszeit oder Diffusionstiefe
der Diffusionszone realisiert werden können.
Diese Aufgabe wird erfindungsgemäß durch die im
kennzeichnenden Teil des Anspruchs 1 angegebenen Maßnahmen gelöst
Aus der FR-PS 15 87 465 ist zwar ein Verfahren zum Herstellen eines Halbleiterbauelements mit einem
scheibenförmigen Halbleiterkörper, einer ersten als Diffusionsmaske verwendbaren Isolierschicht auf einer
Oberfläche ies scheibenförmigen Halbleiterkörpers, mindestens einer schichtförmigen Elektrode auf dieser
ersten Isolierschicht und einer durch eine öffnung in der ersten Isolierschicht Li den scheibenförmigen Halbleiterkörper
eindiffundierten Zone bekannt, bei welchem Verfahren auf der ersten Isolierschicht eine
schichtförmige Elektrode aufgebracht wird, die mit einer weiteren als Ätzmaske verwendbaren zweiten
Isolierschicht bedeckt und dann zusammen mit der ersten Isolierschicht bei einem folgenden DiiVusionsprozeß
zum Hersteilen einer Diffusionszone als Maske verwendet wird. Bei diesem bekannten Verfahren wird
zwar auch die schichtförmige Elektrode vollständig von Isoliermaterial umgeben. Dies dient aber zur Verhütung
schädlicher Reaktionen mit den aus Molybdän oder Wolfram besiehenden Elektroden. Auch ist bei diesem
bekannten Verfahren der Rand der schichtförmigen Elektrode nicht in dem Sinne der oben genannten
DE-OS 15 89 852 ausgerichtet, da die Lage der Diffusionszone bei dem Verfahren nach der FR-PS
15 87 465 nicht von der Lage der schichtförmig°n Elektrode abhängt, während dem gegenüber beim
Verfahren nach der DE-OS 15 89 852 die schichtförmige
Elektrode als Ätzmaske für die Diffusionsöffnung in der ersten Isolierschicht verwendet wird.
Das der Erfindung zugrundeliegende Problem, sowie Ausführungsbeispiele des Verfahrens nach der Erfindung
und vorteilhafte Anwendungen werden im folgenden anhand der Zeichnungen erläutert, in der die
F i g. 1 einen Ausschnitt des Querschnitts eines Halbleiterbauelements zeigt und zur Erläuterung des
der Erfindung zugrundeliegenden Problems dient, die
F i g. 2 einen Ausschnitt de? Querschnitts eines Feldeffekttransistors mit einer aus polykristallinem
Silicium bestehenden Gitterelektrode auf einer als Ditfusionsmaske verwendbaren Isolierschicht zeigt, die
Fig.3 einen Ausschnitt eines Querschnitts eines Feldeffekttransistors mit aus polykritallinem Silicium
bestehenden Abschirmelektroden zeigt, die
F i g. 4 — 9 nach einzelnen Arbeitsgängen der Herstellung Ausschnitte des Querschnitts eines Halbleiterbauelements
mit einer Siliciumelektrode und einer Diffustonszone zeigen, die
Fig. 10-18 nach anderen sich an den Arbeitsgang
gemäß der Fig. 4 anschließenden Arbeitsgängen Ausschnitte des Querschnitts eines Halbleiterbauelements
mit einer Siliciumelektrode und einer Diffusionszone zeigen, die
F i g. 19 + 20 Ausschnitte des Querschnitts senkrecht zur Oberflächenseite eines scheibenförmigen Halbleiterkörpers
von einem Halbleiterbauelement mit einer Diffusionszone und zwei Siliciumelektroden zeigen.
Die F i g. 1 zeigt ausschnittweise im Querschnitt eine schichtförmige polykristalline Siliciumelektrode 30 auf
einer beim Diffundieren als Diffusionsmaske verwendbaren ersten Isolierschicht 2, durch deren öffnung die
Diffusionezone t in den Halbleiterkörper 4 diffundiert worden ist. Es bereitet nun Schwierigkeiten, den nach
der Diffusion der Diffusionszone Ϊ in der Ebene der ersten Isolierschicht 2 sich ergebenden Abstand Ax des
Randes der Siliciumelektrode 30 vom Rand der Diffusionszone 1 reproduzierbar einzustellen. Je nach
Verwendungsart der Siliciumelektrode 30 werden nämlich für diesen Abstand Ax bestimmte im Hinblick
auf die elektrischen Eigenschaften des Halbleiterbauele
ments optimale Werte verlangt
So ist es bei der Verwendung der Siliciumelektrode 30
So ist es bei der Verwendung der Siliciumelektrode 30
ίο als Siliciumgitterelektrode 31 eines Feldeffekttransistors
— vgl. Fig.2 — erwünscht, diese Abstand Ax
reproduzierbar verschwinden zu lassen.
Ein negativer Wert von Ax, welcher eine Überlappung
bedeutet, ergibt nämlich neben einer reduzierten
is Durchbruchspannung der Siliciumgitterelektrode vor
allem, eine erhöhte Rückwirkungskapazität Bei positivem Ax wird jedoch die Kanalzone zwischen der
Quellzone 11 und der Senkzone 12 neben der Siliciumgitterelektrode 31 unterbrochen.
Bei Verwendung der Siliciumelektrode 30 als Abschirmelektrode 32 — vgl. F i g. 3 — genügt es, Ax
genügend klein und vorzugsweise positiv zu machen. Das Verfahren nach der Erfindung erlaubt es,
Abschirmelektroden innerhalb eines Transistors oder zwischen zwei Transistoren ohne zusätzliche Maske,
und damit ohne zusätzliche Abstände, d. h. also ohne zusätzlichen Flächenbedarf, anzuordnen.
Ein Nachteil des bisher bekannten Verfahrens ist es, daß aufgrund der bei der Diffusion der Diffusionszone 1
im Halbleiterkörper 4 folgenden Diffusion seitwärts unter die erste Isolierschicht 2 keine positiven Werte
von Ax und auch keine beliebig kleinen negativen Ax-Werte realisiert werden können, da dabei stets eine
gewisse — wenn auch kleine — Unterdiffusion der Isolierschicht 2 erfolgt. Das Verfahren nach der
Erfindung dagegen ermöglicht, den Abstand Ax weitgehend unabhängig von der Diffusionszeit der
Diffusionszone 1 gezielt auf beliebig kleine positive oder negative Werte einzustellen.
Bei einem Ausführungsbeispiel des Verfahrens nach der Erfindung wird ein polierter scheibenförmiger
Halbleiterkörper 4 — vgl. Fig.4 — mit einer dünnen
Isolierteilschicht 21 versehen. Diese Isolierteilschicht wird vorzugsweise durch thermische Oxydation mit
einer Dicke zwischen 400 Ä und 2000 Ä erzeugt. Wie die Fig. 10 veranschaulicht, wird auf diese Isolierschicht 21
eine weitere dünne, erste Isolierteilschicht 22 aus Siliciumnitrid mit einer Dicke ebenfalls zwischen 400 Ä
und 2000 Ä abgeschieden. Die erste Isolierschicht 2
so besteht also aus den Isolierteilschichten 21 und 22.
Darauf wird — vgl. F i g. 11 — eine polykristalline
Siliciumschicht 3 in bekannter Weise aufgebracht, die entweder gleich während des Aufbringens oder
anschließend durch Diffusion vorzugsweise p-dotiert wird. Als Dotierungsstoff kommt dazu in erster Linie
Bor in Frage. Unter Umständen ist auch ein n-dotierender Stoff, beispielsweise Phosphor, geeignet.
Danach wird — vgl. Fig. 12 — auf der polykristallinen
Siliciumschicht 3 eine relativ dicke Oxydschicht 6 abgeschieden, aus der gemäß der F i g. 13 in bekannter
Weise durch maskiertes Ätzen unter Anwendung eines photolitographischen Verfahrens eine ätzfeste zweite
Isolierschicht 6 hergestellt wird. Aus der polykristallinen Siliciumschicht 3 wird anschließend — vgl. Fig. 14 —
die Elektrode 30 mit Utiteratzung der zweiten
Isolierschicht 61 herausgeätzt.
Danach erfolgt der für das Verfahren nach der Erfindung wesentliche Oxydationsschritt des freiliegen-
den Randes 5 der herausgeätzten Siliciumelektrode 30,
vgl. Fig. 15. Zu diesem Zwecke wird vorzugsweise eine
thermische Oxydation in feuchtem Sauerstoff durchgeführt. Die relativ dicke zweite Oxyd-Isolierschicht 61
verhindert während dieser Oxydation eine merkliche Oxydation dei Oberseite der Siliciumelektrode 30. Die
erste Isolierteilschicht 22 aus Siliciumnitrid verhindert außerdem eine Weiteroxydation der einkristallinen
Siliciumscheibe 4 in der von der polykristallinen Siliciumelektrode 30 gebildeten Maskenöffnung, den
Zustand nach dieser thermischen Oxydation zeigt die Fig. 15. Der Rand der Siliciumelektrode 30 aus
polykristallinem Silicium ist jetzt seitlich durch eine bei der Oxydation entstandenen Siliciumoxydschicht 7
isoliert. Die Breite dieser Siliciumoxydschicht 7 kann durch Temperatur, Zeit und/oder Wasserdampfgehalt
bei der thermischen Oxydation auf das gewünschte Maß eingestellt werden. Die Breite dieser Siliciumoxydschicht
7 liegt vorzugsweise im Bereich von 4000 Ä bis 20 000 Ä.
Der von der Siliciumelektrode 30 nicht bedeckte Oberflächenteil der Siliciumscheibe 4 kann anschließend,
soweit erforderlich, für die Diffusion einer Quell- und einer Senkzone und gegebenenfalls von diffundierten
Leiterbahnen vollends freigelegt werden. Dazu wird zunächst die freiliegende erste Isolierteilschicht 22 aus
Siliciumnitrid vorzugsweise durch heiße Phosphorsäure — vgl. Fig. 16 — ohne weitere Maskierung abgeätzt,
welche wohl Siliciumnitrid, nicht aber die darunterliegende Isolierteilschicht 21, den Randstreifen 7 und die
zweite Isolierschicht 61 aus Siliciumoxyd angreift. Durch Ätzen ohne weitere Maskierung wird anschließend
der noch auf der Siliciumscheibe 4 neben der Siliciumelektrode 30 befindliche Teil der dünnen
zweiten Isolierteilschicht 21 aus Siliciumoxyd während einer einfachen Tauchätzung gemäß der Fig. 17
entfernt. Beide Ätzungen werden also ohne zusätzliche Ätzmaskierung durchgeführt. Bei dieser Oxydätzung
verringert sich die Dicke der zweiten Isolierschicht 61 aus Siliciumoxyd um einen der Dicke der zweiten
Isolierteilschicht 21 entsprechenden Betrag.
Danach wird die Diffusionszone 1 in den freigelegten Teil der Siliciumscheibe 4 entsprechend dem bekannten
Planardiffusionsverfahren unter Verwendung der aus den Isolierteilschichten 21, 22 bestehenden Isolier- +5
schicht, der Siliciumelektrode 30 und der zweiten Isolierschicht 61 mit der Siliciumoxydschicht 7 als
Diffusionsmaske eindiffundiert. Diese Diffusion entspricht der Diffusion von Quell- mit Senkzone bei der
Herstellung eines Feldeffekttransistors. Durch Wahl der Breite der Siliciumoxydschicht 7 und der Temperatur
und Zeit bei der Diffusion der Diffusionszone 1 kann der in der Richtung der Ebene der ersten Isolierschicht 2
nach dieser Diffusion sich ergebenden Abstand des Randes der Siliciumelektrode 30 vom Rand der
Diffusionszone 1 auf jeden gewünschten Wert eingestellt werden. Insbesondere kann dieser Abstand zum
Verschwinden gebracht werden, so daß weder eine Lücke noch eine Überlappung auftritt.
Anhand der F i g. 5 bis 9 wird im folgenden ein weiteres einfacheres Ausführungsbeispiel des Verfahrens
nach der Erfindung erläutert. Wiederum wird ein Halbleiterkörper 4 mit einer ersten Isolierschicht 2 aus
Siliciumnitrid versehen. Grundsätzlich kann als Isolierschicht 2 jede unterschiedlich zu Siliciumoxyd ätzbare
und gegen Sauerstoff undurchdringliche und inerte Isolierschicht aufgebracht werden. Anschließend wird
— vgl. die F i g. 5 und 6 — die polykristalline Siliciumschicht 3 auf der ersten Isolierschicht 2
abgeschieden und aus dieser polykristallinen Siliciumschicht 3 die Silieiumrlektrode 30 herausgeälzt.
Anschließend wird das polykristalline Silicium der Siliciumelektrode 30 — vgl. F i g. 7 — oxydiert, wobei an
die so erhaltene zweite Isolierschicht 61 sich die so erhaltene Siliciumoxydschicht 7 anschließt. Diese
Oxydation der Siliciumelektrode 30 wird entsprechend der gewünschten Lücke bzw. Überlappung der herzustellenden
Anordnung von Siliciumelektrode 30 und Diffusionszone 1 bemessen.
Nach dieser Oxydation wird entsprechend den F i g. 8 und 9 mit einem Ätzmittel, welches selektiv das
Isoliermaterial der ersten Isolierschicht 2 auflöst, der freiliegende Teil der ersten Isolierschicht 2 entfernt —
vgl. Fig.8 — und in den freigelegten Teil der Halbleiterscheibe 4 die Zone 1 eindiffundiert — vgl.
Fig.9. Im Falle der Verwendung von Siliciumnitrid als
Material der ersten Isolierschicht 2 ist als Ätzmittel heiße Phosphorsäure geeignet, welche selektiv das
Material der Isolierschicht (Siliciumnitrid), nicht aber das Material der zweiten Isolierschicht 61 (Siliciumoxy)
und der Siliciumoxydschicht 7 auflöst.
Nach den vorstehend geschilderten Verfahrensweisen können beispielsweise p-Kanal-Siliciumgitter-Feldeffekttransistoren
mit einem Aufbau nach F i g. 2 durch entsprechende Dotierungsstoffe für die Diffusionszonen
1 und 12 und für den Halbleiterkörper angrenzend an die Diffusionszonen 11 und 12 hergestellt werden.
Ein weiteres Anwendungsbeispiel des Verfahrens nach der Erfindung betrifft die Herstellung von
Abschirmelektroden 32 und 33 bei Feldeffekttransistoren gemäß der F i g. 3.
Während diese Abschirmelektrode 32, wie aus der F i g. 3 ersichtlich, auf das Potential des Halbleiterkörpers
4 gelegt ist, kann die Abschirmelektrode 33 in bezug auf den Halbleiterkörper 4 auf eine Gleichspannung
gebracht werden, mit deren Hilfe man ein optimales Oberflächenpotential des Halbleiterkörpers 4
einstellt. Vorzugsweise wird man diese Vorspannung in der Höhe der sogenannten Flachbandspannung wählen,
womit man erreicht, daß die Bandaufwölbung bzw. -absenkung an der Oberfläche des Halbleiterkörpers
4 ipj=0 wird. Die Anordnung und genaue Lage von
Abschirmelektroden ist besonders bei integrierten Halbleiterschaltungselementen mit komplementären
Feldeffekttransistoren von Bedeutung.
Nach dem Verfahren nach der Erfindung können auch Halbleiterbauelemente mit mehreren schichtförmigen
Siüciumelektroden im einstellbaren Abstand neben einer durch Planardiffusion erzeugten Diffusionszone 1
hergestellt werden. Dabei werden die Siliciumelektroden aus der auf der Isolierschicht aufgebrachten
polykristallinen Schicht aus Silicium vor dem Herstellen der öffnung in der Diffusionsmaske herausgeätzt und
die sich ergebenden Abstände der Ränder der Siliciumelektrode vom Rand der Diffusionszone durch
Oxydation der freiliegenden Ränder der herausgeätzten Siüciumelektroden vor dem unmaskierten Ätzen der
gesamten Siliciumscheibe eingestellt Die Siliciumelektroden können auch aus mehreren übereinanderliegenden
polykristallinen Siiiciumschichten herausgeätzt werden. In diesem Falle erfolgt das Herausätzen der
Siüciumelektroden und die Oxydation ihrer freiliegenden Ränder nacheinander entsprechend der Schichtenfolge
in bezug auf die Siliciumscheibe. Ein derartiges Verfahren wird im folgenden anhand der F i g. 19 und 20
erläutert
Bei der Herstellung eines derartigen Schichtenaufbaus für einen Feldeffekttransistor, welcher fertig
schematisch in Fig.20 abschnittsweise dargestellt ist,
wird von einer Anordnung gemäß Fig. 19 ausgegangen,
welche der Anordnung nach der Fig. 17 entspricht. Es kann natürlich auch von einer Anordnung nach Fig. 16
ausgegangen werden, d. h. von einer Anordnung, bei der die zweite Isolierteilschicht 21 aus Siliciumoxyd, welche
unterhalb der Siliciumelektrode 30 zu liegen kommt, vorhanden ist. Im Interesse einer einwandfrei isolierenden
Isolierschicht unter der Siliciumgitterelektrode 31 zwischen den Halbleiterzonen der Siliciumscheibe 4 des
Feldeffekttransistors wird aber eine neue Isolierschicht
aufgebracht. Da die zweite Isolierschicht 61' nicht über
ihre gesamte Abmessung von der Siliciumgitterelektrode 31 bedeckt wird, wird vorsorglich eine erste
Isolierteilschicht 22 aus Siliciumnitrid aufgebracht, welche diese zweite Isolierschicht 61' mit einschließt.
Danach wird die zweite polykristalline Siliciumschicht 31 aufgebracht und entsprechend dem ersten Ausführungsbeispiel
— vgl. die Fig. 12 bis 18 — verfahren. Beim zweiten Ausführungsbeispiel — vgl. die Fig. 19
bis 20 — können die Abstände der Elektrodenränder zum Rand der Diffusionszone 1 weitgehend unabhängig
voneinander entsprechend der Bemessung der Oxydation der Elektrodenränder eingestellt werden.
Hierzu 3 Blatt Zeichnungen
Claims (4)
- Patentansprüche:ί. Verfahren zum Herstellen eines Halbleiterbauelements mit einem scheibenförmigen Halbleiterkörper, einer ersten als Diffusionsmaske verwendbaren Isolierschicht auf einer Oberfläche des scheibenförmigen Halbleiterkörpers, mindestens einer schichtförmigen Elektrode aus polykristallinem Silicium auf dieser ersten Isolierschicht und einer durch eine öffnung in der ersten Isolierschicht in den scheibenförmigen Halbleiterkörper eindiffundierten Zone, wobei der Rand dieser Diffusionszone unter der ersten Isolierschicht auf den Rand einer polykristallinen Siliciumelektrode ausgerichtet ist, bei dem auf den mit der ersten Isolierschicht bedeckten scheibenförmigen Halbleiterkörper eine Schicht aus polykristallinem Silicium aufgebracht, mit einer weiteren, als Ätzmaske verwendbaren, zweiten Isolierschicht bedeckt und unter Verwendung dieser Isolierschicht als Maske in dem Bereich der vorgesehenen Diffusionszone durch Ätzen entfernt wird, wobei der verbleibende Teil der Schicht aus polykristallinem Silicium die polykristalline Siliciumelektrode bildet, dann in dem Bereich der vorgesehenen Diffusionszone in der ersten Isolierschicht eine öffnung geätzt wird, deren Rand nach dem bei der Bildung der polykristallinen Siliciumelektrode entstandenen Rand ausgerichtet ist, und durch diese öffnung in der ersten Isolierschicht die Diffusionszone in den scheibenförmigen Halbleiterkörper eindiffundiert wird, d a durch gekennzeichnet, daß nach dem Herausätzen der polykristallinen Siliciumelektrode (30) aus der polykristallinen Siliciumschicht (3) der freiliegende Rand (5) der polykristallinen Siliciumelektrode (30) durch Oxydation mit einer Siliciumoxydschicht (7) bedeckt wird, daß dann unter Verwendung der zweiten, die polykristalline Siliciumelektrode (30) bedeckenden Isolierschicht (61) und der den Rand der polykristallinen Siliciumelektrode (30) bedeckenden Siliciumoxydschicht. (7) als Maske (61, 7) in die erste Isolierschicht (2) die Diffusionsöffnung geätzt und durch diese Diffusionsöffnung die Diffusionszone (1) in den scheibenförmigen Halbleiterkörper (4) eindiffundiert wird, und daß die Oxydation des Randes (5) der polykristallinen Siliciumelektrode (30) auf die Diffusion der Diffusionszone (1) derart abgestimmt wird, daß der Abstand (Ax) des Randes der eindiffundierten Diffusionszone (1) unter der ersten Isolierschicht (2) von dem Rand (5) der polykristallinen Siliciumelektrode (30) auf der ersten Isolierschicht (2) in Richtung der Ebene der ersten Isolierschicht (2) einen vorgegebenen Wert erhält.
- 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die polykristalline Siliciumelektrode (30) auf einer im Vergleich mit Siliciumoxyd verschieden ätzbaren und gegen Sauerstoff undurchdringlichen ersten Isolierteilschicht (22) aufgebracht wird, daß die polykristalline Siliciumelektrode (30) thermisch oxydiert wird und der scheibenförmige beschichtete Halbleiterkörper (4) einem Ätzmittel ausgesetzt wird, welches selektiv das Material der ersten Isolierteilschicht (22) auflöst.
- 3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß die polykristalline Siliciumelektrode (30) auf einer ersten Isolierteilschicht (22) aus Siliciumnitrid (S13N4) aufgebracht und der scheibenförmige beschichtete Halbleiterkörper (4) heißer Phosphorsäure als Ätzmittel ausgesetzt wird.
- 4. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die erste Isolierschicht (2) aus Isolierteilschichten (21, 22) besteht, von denen die oberste (22) aus einem Material besteht, welches von einem Ätzmittel wesentlich stärker aufgelöst wird als Siliciumoxyd, aus dem die unterste (21) der zwei Isolierteilschichten (21,22), die zweite Isolierschicht (61) und die Bedeckung (7) des Randes (5) der polykristallinen Siliciumelektrode (30) besteht.
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE2139631A DE2139631C3 (de) | 1971-08-07 | 1971-08-07 | Verfahren zum Herstellen eines Halbleiterbauelements, bei dem der Rand einer Diffusionszone auf den Rand einer polykristallinen Siliciumelektrode ausgerichtet ist |
| ZA724729A ZA724729B (en) | 1971-08-07 | 1972-07-11 | Method for the manufacturing of a semiconductor device |
| IT27361/72A IT963314B (it) | 1971-08-07 | 1972-07-25 | Metodo per la fabbricazione di un dispositivo semiconduttore |
| FR7227021A FR2148439B1 (de) | 1971-08-07 | 1972-07-27 | |
| AU45133/72A AU4513372A (en) | 1971-08-07 | 1972-07-31 | Method forthe manufacturing ofa semiconductor device |
| GB3623272A GB1339384A (en) | 1971-08-07 | 1972-08-03 | Method for the manufacturing of a semiconductor device |
| JP47079014A JPS4829370A (de) | 1971-08-07 | 1972-08-07 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE2139631A DE2139631C3 (de) | 1971-08-07 | 1971-08-07 | Verfahren zum Herstellen eines Halbleiterbauelements, bei dem der Rand einer Diffusionszone auf den Rand einer polykristallinen Siliciumelektrode ausgerichtet ist |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| DE2139631A1 DE2139631A1 (de) | 1973-03-01 |
| DE2139631B2 DE2139631B2 (de) | 1978-08-31 |
| DE2139631C3 true DE2139631C3 (de) | 1979-05-10 |
Family
ID=5816091
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE2139631A Expired DE2139631C3 (de) | 1971-08-07 | 1971-08-07 | Verfahren zum Herstellen eines Halbleiterbauelements, bei dem der Rand einer Diffusionszone auf den Rand einer polykristallinen Siliciumelektrode ausgerichtet ist |
Country Status (7)
| Country | Link |
|---|---|
| JP (1) | JPS4829370A (de) |
| AU (1) | AU4513372A (de) |
| DE (1) | DE2139631C3 (de) |
| FR (1) | FR2148439B1 (de) |
| GB (1) | GB1339384A (de) |
| IT (1) | IT963314B (de) |
| ZA (1) | ZA724729B (de) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5131255B1 (de) * | 1971-02-27 | 1976-09-06 | ||
| GB1540450A (en) * | 1975-10-29 | 1979-02-14 | Intel Corp | Self-aligning double polycrystalline silicon etching process |
| JPS56130497A (en) * | 1980-03-19 | 1981-10-13 | Toyota Motor Corp | Formation of pattern or the like utilizing electro-deposition coating |
| US4318759A (en) * | 1980-07-21 | 1982-03-09 | Data General Corporation | Retro-etch process for integrated circuits |
| JPS6137998A (ja) * | 1984-07-27 | 1986-02-22 | Seiko Instr & Electronics Ltd | 時計文字板の製造方法 |
-
1971
- 1971-08-07 DE DE2139631A patent/DE2139631C3/de not_active Expired
-
1972
- 1972-07-11 ZA ZA724729A patent/ZA724729B/xx unknown
- 1972-07-25 IT IT27361/72A patent/IT963314B/it active
- 1972-07-27 FR FR7227021A patent/FR2148439B1/fr not_active Expired
- 1972-07-31 AU AU45133/72A patent/AU4513372A/en not_active Expired
- 1972-08-03 GB GB3623272A patent/GB1339384A/en not_active Expired
- 1972-08-07 JP JP47079014A patent/JPS4829370A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| GB1339384A (en) | 1973-12-05 |
| FR2148439B1 (de) | 1976-03-12 |
| DE2139631B2 (de) | 1978-08-31 |
| IT963314B (it) | 1974-01-10 |
| FR2148439A1 (de) | 1973-03-23 |
| AU4513372A (en) | 1974-02-07 |
| ZA724729B (en) | 1973-04-25 |
| DE2139631A1 (de) | 1973-03-01 |
| JPS4829370A (de) | 1973-04-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE1589810C3 (de) | Passiviertes Halbleiterbauelement und Verfahren zu seiner Herstellung | |
| DE1764056C2 (de) | Verfahren zum Herstellen einer Halbleiteranordnung | |
| DE19654738B4 (de) | Verfahren zum Herstellen einer Halbleitervorrichtung | |
| DE2954481C2 (de) | Leistungs-mosfet-anordnung. | |
| DE4208537C2 (de) | MOS-FET-Struktur und Verfahren zu deren Herstellung | |
| DE4013643A1 (de) | Bipolartransistor mit isolierter steuerelektrode und verfahren zu seiner herstellung | |
| DE2753613B2 (de) | Isolierschicht-Feldeffekttransistor | |
| DE2915024C2 (de) | Verfahren zum Herstellen eines MOS-Transistors | |
| DE2933849A1 (de) | Verfahren zur herstellung von halbleiteranordnungen | |
| DE2646308B2 (de) | Verfahren zum Herstellen nahe beieinander liegender elektrisch leitender Schichten | |
| DE2641752B2 (de) | Verfahren zur Herstellung eines Feldeffekttransistors | |
| DE2028146A1 (de) | Transistoren und Verfahren zu deren Herstellung | |
| DE2633714C2 (de) | Integrierte Halbleiter-Schaltungsanordnung mit einem bipolaren Transistor und Verfahren zu ihrer Herstellung | |
| DE19947020A1 (de) | Kompensationsbauelement mit variabler Ladungsbilanz | |
| DE2704647A1 (de) | Widerstand mit gesteuert einstellbarer groesse | |
| EP0000545A1 (de) | Verfahren zur Herstellung einer Halbleiteranordnung mit Selbstjustierung | |
| DE2139631C3 (de) | Verfahren zum Herstellen eines Halbleiterbauelements, bei dem der Rand einer Diffusionszone auf den Rand einer polykristallinen Siliciumelektrode ausgerichtet ist | |
| DE2752335C3 (de) | Verfahren zur Herstellung eines Sperrschicht-Feldeffekttransistors mit einem vertikalen Kanal | |
| DE2916732C2 (de) | Verfahren zum Herstellen von integrierten Halbleiterschaltungsanordnungen, bei dem Widerstandselemente gebildet werden | |
| DE4003681C2 (de) | Verfahren zur Herstellung von inselförmigen Halbleiteranordnungen | |
| DE3421927A1 (de) | Vertikal-mos-transistor | |
| EP0062883B1 (de) | Verfahren zur Herstellung eines integrierten bipolaren Planartransistors | |
| EP0028786B1 (de) | Ionenimplantationsverfahren | |
| DE2930780C2 (de) | Verfahren zur Herstellung eines VMOS-Transistors | |
| DE2911726A1 (de) | Halbleitervorrichtung und verfahren zu deren herstellung |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C3 | Grant after two publication steps (3rd publication) | ||
| EF | Willingness to grant licences | ||
| 8339 | Ceased/non-payment of the annual fee |