DE2753613B2 - Isolierschicht-Feldeffekttransistor - Google Patents
Isolierschicht-FeldeffekttransistorInfo
- Publication number
- DE2753613B2 DE2753613B2 DE2753613A DE2753613A DE2753613B2 DE 2753613 B2 DE2753613 B2 DE 2753613B2 DE 2753613 A DE2753613 A DE 2753613A DE 2753613 A DE2753613 A DE 2753613A DE 2753613 B2 DE2753613 B2 DE 2753613B2
- Authority
- DE
- Germany
- Prior art keywords
- drain
- region
- field effect
- effect transistor
- extends
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005669 field effect Effects 0.000 title claims description 12
- 239000012535 impurity Substances 0.000 claims description 12
- 239000000758 substrate Substances 0.000 claims description 12
- 239000004065 semiconductor Substances 0.000 claims description 6
- 229910004298 SiO 2 Inorganic materials 0.000 description 22
- 230000015556 catabolic process Effects 0.000 description 22
- 229910052796 boron Inorganic materials 0.000 description 10
- 238000000034 method Methods 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 5
- -1 boron ions Chemical class 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 4
- 239000005360 phosphosilicate glass Substances 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910052681 coesite Inorganic materials 0.000 description 3
- 229910052906 cristobalite Inorganic materials 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 238000002161 passivation Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 229910052682 stishovite Inorganic materials 0.000 description 3
- 229910052905 tridymite Inorganic materials 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 230000006835 compression Effects 0.000 description 2
- 238000007906 compression Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000005388 borosilicate glass Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- WPYVAWXEWQSOGY-UHFFFAOYSA-N indium antimonide Chemical compound [Sb]#[In] WPYVAWXEWQSOGY-UHFFFAOYSA-N 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000013589 supplement Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/404—Multiple field plate structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
- H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Bipolar Transistors (AREA)
Description
Die Erfindung bezieht sich auf einen Isolierschicht-Feldeffekttransistor
nach dem Oberbegriff des Anspruchs 1.
In jüngerer Zeit wurden verschiedene Anstrengungen unternommen, die Drain-Durchbruchspannung von
Isolierschicht-Feldeffekttransistoren (im folgenden kurz als MIS-FETs bezeichnet) anzuheben, und' man
gelangte zu verschiedenen Arten von Hochspannungs-MIS-FET's.
Bei der Verbesserung der hohen Durchbruchspannung des bekannten MIS-FET hat sich die
Struktur mit versetztem Gate mit einem zusätzlichen ionenimplantierten Kanal (oder einem Widerstandsbereich)
als wirksam erwiesen (Proceedings of the 6th Conference on Solid State Devices, Tokyo, 1974,
Supplement to the Journal of Japan Society of Applied Physics, Bd. 44,1975, S. 249-255).
F i g. 1 der Zeichnung zeigt einen Querschnitt des Hochspannungs-MIS-FET mit der ionenimplantierten
versetzten Gatestruktur.
Der MIS-FET in Fig. 1 ist, als Beispiel, ein p-Kanal-MIS-FET. Mit 1 ist ein η-leitendes Halbleitersubstrat
bezeichnet. 2 und 3 bezeichnen hochdotierte p-leitende Drain- und Source-Bereiche. Mit 5 ist eine
Gate-Elektrode bezeichnet, während 6 und 7 eine Source- bzw. eine Drain-Elektrode bezeichnen. Bei 8 ist
ein Siliziumdioxid-Film (SKVFilm) gezeigt. Ein Widerstandsbereich 4 des gleichen Leitungstyps wie der
Drain-Bereich 2 erstreckt sich vom Drain-Bereich 2 bis unter ein Ende der Gate-Elektrode 5, um die Stärke des
elektrischen Felds an dem Ende der Gate-Elektrode 5, das auf der Seite des Drain-Bereichs 2 liegt, zu
verringern und damit die Drain-Durchbruchspannung anzuheben.
Mit der Struktur der F i g. 1 ist jedoch die Verminderung der Feldstärke am Ende der Gate-Elektrode
in Anbetracht des Einflusses der Ladung des über dem Teil des Widerstandsbereichs 4 liegenden S1O2-Films
8 nicht zufriedenstellend. Zur Beseitigung dieses Nachteils wurde eine Anordnung entwickelt, bei der
sich, wie in F i g. 2 oder 3 dargestellt, die Source-Elektrode 6 auf dem SiO2-Film 8 bis über einen Teil des
Drain-Bereichs 2 oder des Widerstandsbereichs 4 erstreckt und als Feldelektrode (zur Vergleichmäßigung
des elektrischen Felds) verwendet wird. Ein derartiger Isolierschicht-Feldeffekttransistor ist aus der )P-OS
51-93878, von der der Oberbegriff des Patentanspruchs 1 ausgeht, bekannt.
Die in Fig. 2 gezeigte Feldplatte führt jedoch zu einer Feldzusammendrängung gegen einen Endteil des
Drain-Bereichs 2, der auf der Seite der Gate-Elektrode 5 liegt. Dementsprechend zeigt sich im Gegenteil eine
Absenkung der Durchbruchspannung zum Drain-Bereich. Wenn sich andererseits die Feldelektrode nur bis
über einen Teil des Widerstandsbereichs 4, wie in F i g. 3 gezeigt, erstreckt, läßt sich ein Abbau der Drain-Durchbruchsspannung
tatsächlich verhindern. Nachteiligerweise wird jedoch dann ein Teil der Widerstandsschicht
4 durch den Vorgang der Aufladung des Isolierfilms 8 beeinträchtigt, was leicht Eigenschaftsschwankungen
mit sich bringt.
Es ist daher Aufgabe der Erfindung, einen Isolierschicht-Feldeffekttransistor
mit hoher Durchbruchsspannung und hoher Zuverlässigkeit zu schaffen.
Die Lösung dieser Aufgabe ist im Kennzeichnungsteil des Patentanspruchs 1 angegeben; vorteilhafte Weiterbildungen
der Erfindung sind in den Unteransprüchen gekennzeichnet.
Im folgenden werden bevorzugte Ausführungsformen der Erfindung in Verbindung mit der Zeichnung
beschrieben. In dieser zeigt bzw. zeigen
Fig. 1, die bereits erwähnt wurde, einen Schnittaufbau
eines bekannten Hochspannungs-MIS-FET, nämlich einen MIS-FET mit einer ionenimplantierten
versetzten Gatestruktur,
Fig. 2 und 3, wie bereits erwähnt, Schnittaufbauten
Verwendung der Gate-Elektrode 5 und des Si(V Films
13 als Maske werden Bor-Ionen 14 implantiert, indem sie auf 150 KV beschleunigt werden, um so einen
Zwischenbereich 9 mit einer Implantationsmenge von 3 · 1013 Ionen/cm2 zwischen dem Drain-Bereich 2 und
der Widerstandsschicht 4 auszubilden (F i g. 5D). Nach dem Entfernen des SiO2-FiImS Ii wird ein SiO2/P2Os-FiIm
(Phosphorsilikatglas-Film) 15 als Passivierungsfilm in einer Dicke von ungefähr 1 μιτι ausgebildet (F i g. 5E).
Das Tempern der implantierten Schicht und des Phospkorsilikatglas-Films wird bei 9500C in N2 30
Minuten lang ausgeführt. Nachfolgend werden der Phosphorsilikatglas-Film 15 und der SiO2-FiIm 11
geätzt, um Löcher zum Ausleiten von Elektroden zu schaffen, und Aluminium in einer Dicke von ungtfähr
1,2 μπι abgeschieden. Auf diese Weise wird eine Source-Elektrode 6, die sich vom Source-Bereich 3 auf
den Phosphorsilikatglas-Film 15 erstreckt und bis zu einem Teil über einer Zwischenstelle des Zwischenbereichs
9 reicht, ausgebildet, und ebenso wird eine Drain-Elektrode 7 gebildet (Fig. 5F). Hinsichtlich der
Abmessungen der jeweiligen Bereiche beträgt die Breite der Gate-Elektrode 8 μΐη, die Breite des
Widerstandsbereichs 4 — 5 μπι und die Breite des
Zwischenbereichs 9—4 μΐη.
Wie oben beschrieben, endet die Source-Elektrode 6 genau über dem Zwischenbereich 9. Als Feldplatte wirkt
sie als Passivierungsschicht für den Widerst, ndsbereich 4. Die Fremdstoffkonzentration des Zwischenbereichs 9
ist ungefähr 2 · 1016 cm-3, was ungefähr zwei Größen-Ordnungen
niedriger als die Fremdstoffkonzentration von ungefähr 6 · 1019 cm-3 des Drain-Bereichs 2 ist.
Deshalb wird eine Verschlechterung der Durchbruchspannung, die der Source-Feldplatte zuzuschreiben ist,
nicht beobachtet. Hinzu kommt, daß die Fremdstoffkonzentration des Zwischenbereichs 9 mit der gesamten
Fremdstoffmenge als Maßstab grob eine Größenordnung höher liegt, als die entsprechende Fremdstoffkonzentration
des Widerstandsbereichs 4 (die Menge an implantiertem Bor des ersteren Bereichs 9 ist eine
Größenordnung größer als diejenige des letzteren Bereichs 4). Deshalb beeinflußt der Zwischenbereich 9
nicht den Reihenwiderstand und ist weniger empfindlich gegenüber dem äußeren Aufladeprozeß.
Die Beziehung zwischen der Drain-Durchbruchsspannung BVds des MIS-FET und der Menge an
implantiertem Bor Nordes Hochwiderstandsbereichs 4, wie sie sich bei dieser Ausführungsform ergibt, ist durch
61 in Fig.6 dargestellt. In dieser Figur ist die Durchbruchsspannung des MIS-FET mit der in Fig. 1
gezeigten bekannten Struktur bei 62 als Bezugskurve ebenfalls dargestellt. Aus der Figur ergibt sich, daß der
erfindungsgßmäße MIS-FET hinsichtlich der Durchbruchspannung
gegenüber dem MIS-FET bekannten Aufbaus besser liegt. Darüber hinaus zeigien sich dank
des Fehlens des Einflusses des äußeren Aufladeprozesses keine Schwankungen der Durchbruchspannung
(beispielsweise der sog. walk-out-Effekt) während der Messung, wie sie sich bei dem FET bekannten Aufbaus
zeigen.
Wie oben dargelegt, ist bei der Erfindung die Zusammendrängung des elektrischen Feldes in der
Umgebung des Endes der Gate-Elektrode durch den Feldplatteneffekt der Source-Elektrode gemäßigt und
die Widerstandsschicht vor dem externen Aufladeprozeß durch die Source-Elektrode geschützt, wobei
gleichzeitig eine Verminderung der Durchbruchspannung infolge der Source-Feldplatte vermieden ist, so
von bekannten Hochspannungs-MIS-FET's, nämlich MIS-FET's, bei welchen der MIS-FET der Fig. 1 mit
einer Source-Feldplatte versehen ist,
Fig.4 einen Schniitaufbau eines Hochspannungs-
"> MIS-FET entsprechend einer ersten Ausführungsform
der Erfindung,
Fig. 5A bis 5F zur Erläuterung des Herstellungsverfahrens
des in Fig.4 gezeigten MIS-FET Schnittaufbauten des Elements in verschiedenen Verfahrensstufen.
;ti Fig. 6 ein Diagramm, welches die Beziehung
zwischen der Drain-Durchbruchspannung und der Menge an implantierten Bor-Ionen im MIS-FET der
F i g. 4 wiedergibt,
F i g. 7 eine Schnittansicht des Aufbaus eines Hochspannungs-MIS-FET
entsprechend einer zweiten Ausführungsform der Erfindung,
Fig. 8 eine Schnittansicht des Aufbaus eines Hochspannungs-MlS-FET
entsprechend einer dritten Ausführungsform der Erfindung, und
Fig. 9A bis 9E zur Erläuterung des Herstellungsverfahrens
des in Fig. S gezeigten MIS-FET Schnittaufbauten des Elements in verschiedenen Verfahrensstufen.
Ausführungsform 1
F i g. 4 zeigt einen Schnittaufbau eines p-Kanal-Hochspannungs-MIS-FET
entsprechend einer Ausführungsform der Erfindung.
Diese Ausführungsform ist derart, daß bei dem in
i<> Fig. 2 oder 3 dargestellten MIS-FET ein Zwischenbereich
9 mit einer Fremdstoffkonzentration zwischen denjenigen des Drain-Bereichs 2 und des Widerstandsbereichs
4 zwischen dem Drain-Bereich 2 und dem Widerstandsbereich 4 angeordnet ist, wobei die
'r> Feldplatte 6 über dem Zwischenbereich 9 endet.
Im folgenden wird das Herstellungsverfahren für diesen MIS-FET unter Bezugnahme auf die F ι g. 5A bis
5 F beschrieben.
Ein n-Siliziumsubstrat mit einem spezifischen Widerstand
von ΙΟΩ-cm wird als Halbleitersubstrat verwendet und auf diesem ein thermisch oxidierter
SiO2-FiIm 10 mit einer Dicke von ungefähr 500 nm
(Fig. 5A) gebildet. Durch selektives Entfernen des SiO2-FiImS 10 mit der bekannten Fotoätztechnik und
4S nachfolgendes Eindiffundieren von Bor in das Substrat 1
werden ein Drain-Bereich 2 und ein Source-Bereich 3 mit hoher p-Fremdstoffkonzentration in einer Dicke
von ungefähr 3 μΐη (Fig. 5B) gebildet. Nach Entfernen
des SiO2-FiImS 10 zwischen dem Drain- und Source-Bereich
wird ein SiO2-Film 11 mit einer Dicke von ungefähr 130 nm durch erneute thermische Oxidation
ausgebildet. Ferner wird auf dem SiO2-FiIm 11 eine
polykristalline Siliziumschicht mit einer Dicke von ungefähr 500 nm abgeschieden und eine Gate-Elektrode
Γ'Γ> 5 durch selektives Ätzen der polykristallinen Siliziumschicht
ausgebildet. Nachfolgend werden unter Verwendung der Gate-Elektrode 5 als Maske zur Ausbildung
eines Widerstandsbereichs 4 niedriger Fremdstoffkonzentration Bor-Ionen 12 implantiert, indem sie auf
t>o 125 kV beschleunigt werden (Fig.5C). Hier ist die
Menge Not an implantiertem Bor ein wichtiger
Parameter zur Bestimmung der Durchbruchspannung und wurde bei dieser Ausführungsform zu 8 ■ 10" bis
2 · 10l2lonen/cm2gewählt.
Μ Nachfolgend wird auf einer ausgewählten Fläche ein
SiO2-FiIm 13, der sich von über der Gate-Elektrode 5 auf
den SiO2-FiIm U erstreckt und an einer Zwischenstelle
der Widerstandsschicht 4 endet, ausgebildet. Unter
daß sich ein stabiler MIS-FET hoher Durchbruchspannung herstellen läßt.
Ausführungsform 2
F i g. 7 zeigt eine Schnittansicht einer weiteren Ausführungsform der Erfindung. Diese Ausführungsform läßt sich nach dem gleichen Verfahren herstellen
wie die vorangehende Ausführungsform. Unterschiedlich zur vorangehenden Ausführungsform ist, daß
sowohl die Source-Elektrode 6 als auch die Drain-Elektrode 7 über dem Zwischenbereich 9 enden und daß die
Drain-Elektrode 7 als Feldplatte für den Drain-Bereich 2 verwendet wird. Hier ergibt sich neben den
vorstehenden Vorteilen der Vorteil einer Anhebung der Durchbruchspannung in einem Fall, wo für die
Durchbruchspannung die Umgebung der Grenze zwischen dem Drain-Bereich 2 und dem Zwischenbereich
9 bestimmend ist. Bei dieser Ausführungsform ist die Durchbruchspannung um ungefähr 20 V gegenüber
der der vorhergehenden Ausführungsform angehoben.
Ausführungsform 3
F i g. 8 ist eine Schnittansicht einer wiederum weiteren Ausführungsform der Erfindung. Diese Ausführungsform
ist derart, daß anstelle den Drain-Bereich und den Zwischenbereich 9 nebeneinander anzuordnen
wie bei der Ausführungsform 1, der Drain-Bereich 2 innerhalb des Zwischenbereichs 9 angeordnet ist.
Das Herstellungsverfahren dieser Ausführungsform wird nun unter Bezugnahme auf die Fig.9A bis 9E
beschrieben.
Nach stufenförmiger Ausbildung eines SiC>2-Films 10 auf einem n-Siliziumsubstrat 1 werden zur Bildung eines
Zwischenbereichs 9 Bor-Ionen 12 implantiert und ferner eine thermische Diffusion ausgeführt (Fig.9A). Nach
Entfernen des SiO2-Filns 10 wird ein SiO2-FiIm 11 durch
thermische Oxidation ausgebildet. Ferner wird eine polykristalline Siliziumschicht 51 auf den SiO2-FiIm 11
abgeschieden (Fig.9B). Durch selektives Ätzen der polykristallinen Siliziumschicht 51 wird eine Gate-Elektrode
5 ausgebildet. Danach werden unter Verwendung der Gate-Elektrode 5 als Maske zur Bildung eines
Widerstandsbereichs 4 Bor-Ionen 14 implantiert (Fig.9C).,Nachfolgend wird ein SiO2-FiIm 13, welcher
sich von über der Gate-Elektrode 5 auf der. SiO2-FiIm 11
erstreckt und an einem Teil über einer Zwischenstelle des Zwischenbereichs 9 endet, auf einer ausgewählten
Fläche ausgebildet. Danach wird unter Verwendung des SiO2-FiImS 13 und der Gate-Elektrode 5 als Maske zur
Ausbildung eines Source-Bereichs 3 und eines Drain-Be
reichs 2 innerhalb des Zwischenbereichs 9 eine Diffusion von Bor durchgeführt (F i g. 9D). Danach werden eine
Phosphorsilikatglas-Film 15 und eine Source-Elektrode 6 sowie eine Drain-Elektrode 7 nach den gleichen
Verfahrensschritten wie in Ausführungsform 1 ausgebildet (F ig. 9E).
Bei dem FET dieser Ausführungsform ist der Endtei
ίο des Drain-Bereichs 2 innerhalb des Zwischenbereichs 9
eingeschlossen. Deshalb wird die Durchbruchspannung eines pn-Übergangs durch das Ende des Zwischenbe
reichs 9 bestimmt und wird daher größer als diejenige der Ausführungsformen 1 und 2. Im Falle der zuletz
beschriebenen Ausführungsform wurde ein Wert von 240 V als Durchbruchspannung des pn-Übergangs
erzielt, jedoch wurde die Durchbruchsspannung des MIS-FET durch einen anderen Teil begrenzt und lag
etwa bei 210 V. Nichtsdestoweniger ist diese letzte Ausführungsform ein äußerst hervorragender Aufbau
für Hochspannungs-MIS-FET's.
Wie oben beschrieben, sind die MIS-I ET's gemäß der Erfindung hochstabil und haben hohe Durchbruchspan
nung.
Es liegt auf der Hand, daß sich die Erfindung nicht auf die vorstehenden Beispiele beschränkt, sondern daß
zahlreiche weitere Abwandlungen möglich sind.
Beispielsweise können bekannte Halbleiter, wie Ge GaAs, InP oder InSb anstelle von Si für das
Halbleitersubstrat verwendet werden. In den vorstehenden Ausführungsformen werden ein SiO2-FiIm als
Isolationsschicht auf dem Halbleitersubstrat und ein SiO2/P2O5-Film als Passivierungsschicht verwendet
Anstatt dessen können ein
Si3N4-FiIm1AI2O3-FiIm,
SiO2/P2O5-Film (Phosphorsilikatglas-Film),
SiO2/PbO-Film(Bieisilikatglas-Film),
SiO2/P2O5-Film(Borsilikatglas-FiIm),
ein Doppelfilm als Kombination zweier Filme,
wie etwa von SiO2- und SiO2ZP2Os-Filmen, SiO2- und
AI2O3-Filmen usw., verwendet werden.
Ferner kann ein Metall, wie Mo oder Al, anstelle des
polykristallinen Silizium für die Gate-Elektrode verwendet werden. Bei Verwendung von polykristallinem
Silizium für die Gate-Elektrode läßt sich die Schwellspannung des Isolierschicht-Feldeffekttransistors durch
geeignete Zugabe eines Fremdstoffs zur Siliziumschichi steuern.
Hierzu 4 Blatt Zeichnungen
Claims (6)
1. Isolierschicht-Feldeffekttransistor mit einem Halbleitersubstrat einer ersten Leitungstyps, in dem
eine Source- und eine Drain-Zone eines zweiten, dem ersten Leitungstyp entgegengesetzten Leitungstyps
und ein von der Drain-Zone ausgehender, von der Source-Zone durch einen den Kanal
bildenden Oberflächenabschnitt des Substrats getrennter Widerstandsbereich des zweiten Leitungstyps mit einer geringeren Fremdstoffkonzentration
als derjenigen der Drain-Zone angeordnet sind, mit einer ersten Isolierschicht und einer Gate-Elektrode
über dem als Kanal wirkenden Oberflächenabschnitt des Substrats, mit einer zweiten Isolierschicht, die
wenigstens über der Gate-Elektrode und über dem Widerstandsbereich angeordnet ist. mit einer Drain-Elektrode
und mit einer Source-Elektrode, die sich von der Source-Zone bis mindestens über den
Widerstandsbereich erstreckt, dadurch gekennzeichnet, daß zwischen dem Widerstandsbereich
(4) und der Drain-Zone (2) ein Zwischenbereich (9) des zweiten Leitungstyps mit einer
Fremdstoffkonzentration, die zwischen den Frcmdstoffkonzentrationen der Drain-Zone und des
Widerstandsbereichs liegt, angeordnet ist und daß die Source-Elektrode (6) sich bis über den Zwischenbereich
(9) erstreckt.
2. Isolierschicht-Feldeffekttransistor nach Anspruch
1, dadurch gekennzeichnet, daß die zweite Isolierschicht (15) sich bis über die Drain-Zone (2)
erstreckt und daß die Drain-Elektrode (7) sich von der Drain-Zone (2) bis über den Zwischenbereich (9)
erstreckt.
3. Isolierschicht-Feldeffekttransistor nach Anspruch
1 oder 2, dadurch gekennzeichnet, daß der Widerstandsbereich (9) die Drain-Zone (2) an der
Oberfläche des Substrats (J) vollständig umgibt.
4. Isolierschicht-Feldeffekttransistor nach Anspruch 3, dadurch gekennzeichnet, daß die Tiefe des
Zwischenbereichs (9) im Substrat (1) größer ist als die Tiefe der Drain-Zone (2).
5. Isolierschicht-Feldeffekttransistor nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet,
daß die Fremdstoffkonzentration des Zwischenbereichs (9) niedriger als Ι0~2 mal die
Fremdstoffkonzentration des Drain-Bereichs(2) ist.
6. Isolierschicht-Feldeffekttransistor nach Anspruch 5, dadurch gekennzeichnet, daß die Gesamtfremdstoffmenge
des Widerstandsbereichs (4) niedriger als 10-' mal die Gesamtfremdstoff menge des
Zwischenbereichs (9) ist.
S i
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14334976A JPS5368581A (en) | 1976-12-01 | 1976-12-01 | Semiconductor device |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2753613A1 DE2753613A1 (de) | 1978-06-08 |
DE2753613B2 true DE2753613B2 (de) | 1980-03-06 |
DE2753613C3 DE2753613C3 (de) | 1983-12-29 |
Family
ID=15336712
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2753613A Expired DE2753613C3 (de) | 1976-12-01 | 1977-12-01 | Isolierschicht-Feldeffekttransistor |
Country Status (4)
Country | Link |
---|---|
US (1) | US4172260A (de) |
JP (1) | JPS5368581A (de) |
DE (1) | DE2753613C3 (de) |
NL (1) | NL7713333A (de) |
Families Citing this family (76)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS53128281A (en) * | 1977-04-15 | 1978-11-09 | Hitachi Ltd | Insulated gate field effect type semiconductor device for large power |
GB2011178B (en) * | 1977-12-15 | 1982-03-17 | Philips Electronic Associated | Fieldeffect devices |
JPS54144183A (en) * | 1978-05-01 | 1979-11-10 | Handotai Kenkyu Shinkokai | Insulated gate type electrostatic induction transistor and semiconductor integrated circuit |
JPS54154977A (en) * | 1978-05-29 | 1979-12-06 | Fujitsu Ltd | Semiconductor device and its manufacture |
DE2834724A1 (de) * | 1978-08-08 | 1980-02-14 | Siemens Ag | Mos-feldeffekttransistoren fuer hoehere spannungen |
DE2852621C4 (de) * | 1978-12-05 | 1995-11-30 | Siemens Ag | Isolierschicht-Feldeffekttransistor mit einer Drif tstrecke zwischen Gate-Elektrode und Drain-Zone |
DE2855844C2 (de) * | 1978-12-22 | 1984-06-07 | Texas Instruments Deutschland Gmbh, 8050 Freising | Schaltung für einen Verstärker mit einem Feldeffekttransistor |
JPS55123157A (en) * | 1979-03-16 | 1980-09-22 | Oki Electric Ind Co Ltd | High-stability ion-injected resistor |
US4735914A (en) * | 1979-03-28 | 1988-04-05 | Honeywell Inc. | FET for high reverse bias voltage and geometrical design for low on resistance |
US5187552A (en) * | 1979-03-28 | 1993-02-16 | Hendrickson Thomas E | Shielded field-effect transistor devices |
DE2921600A1 (de) * | 1979-05-28 | 1980-12-04 | Siemens Ag | Feldeffekttransistor mit kurzer kanallaenge |
JPS5811750B2 (ja) * | 1979-06-04 | 1983-03-04 | 株式会社日立製作所 | 高耐圧抵抗素子 |
JPS5654069A (en) * | 1979-10-08 | 1981-05-13 | Hitachi Ltd | High withstand voltage mos field-effect semiconductor device |
DE3046749C2 (de) * | 1979-12-10 | 1986-01-16 | Sharp K.K., Osaka | MOS-Transistor für hohe Betriebsspannungen |
US4455565A (en) * | 1980-02-22 | 1984-06-19 | Rca Corporation | Vertical MOSFET with an aligned gate electrode and aligned drain shield electrode |
US4947232A (en) * | 1980-03-22 | 1990-08-07 | Sharp Kabushiki Kaisha | High voltage MOS transistor |
JPS56161676A (en) | 1980-05-16 | 1981-12-12 | Japan Electronic Ind Dev Assoc<Jeida> | Electrode structure for thin film transistor |
JPS56169368A (en) * | 1980-05-30 | 1981-12-26 | Sharp Corp | High withstand voltage mos field effect semiconductor device |
JPS56169369A (en) * | 1980-05-30 | 1981-12-26 | Sharp Corp | High withstand voltage mos field effect semiconductor device |
FR2499769A1 (fr) * | 1981-02-06 | 1982-08-13 | Efcis | Transistor a effet de champ a grille isolee ayant une capacite parasite reduite et procede de fabrication |
NL8103218A (nl) * | 1981-07-06 | 1983-02-01 | Philips Nv | Veldeffekttransistor met geisoleerde stuurelektrode. |
JPS5829548U (ja) * | 1981-08-20 | 1983-02-25 | トヨタ自動車株式会社 | フロントエンジン、フロントドライブ形式の車両におけるアンダ−ガ−ドの構造 |
US4490629A (en) * | 1982-05-10 | 1984-12-25 | American Microsystems, Inc. | High voltage circuits in low voltage CMOS process |
DE3219888A1 (de) * | 1982-05-27 | 1983-12-01 | Deutsche Itt Industries Gmbh, 7800 Freiburg | Planares halbleiterbauelement und verfahren zur herstellung |
US4571606A (en) * | 1982-06-21 | 1986-02-18 | Eaton Corporation | High density, high voltage power FET |
US4574208A (en) * | 1982-06-21 | 1986-03-04 | Eaton Corporation | Raised split gate EFET and circuitry |
US4574209A (en) * | 1982-06-21 | 1986-03-04 | Eaton Corporation | Split gate EFET and circuitry |
NL8203870A (nl) * | 1982-10-06 | 1984-05-01 | Philips Nv | Halfgeleiderinrichting. |
JPS59188976A (ja) * | 1983-04-12 | 1984-10-26 | Matsushita Electric Ind Co Ltd | Mos電界効果トランジスタ |
US5276346A (en) * | 1983-12-26 | 1994-01-04 | Hitachi, Ltd. | Semiconductor integrated circuit device having protective/output elements and internal circuits |
US5610089A (en) * | 1983-12-26 | 1997-03-11 | Hitachi, Ltd. | Method of fabrication of semiconductor integrated circuit device |
JPH0695563B2 (ja) * | 1985-02-01 | 1994-11-24 | 株式会社日立製作所 | 半導体装置 |
US4752814A (en) * | 1984-03-12 | 1988-06-21 | Xerox Corporation | High voltage thin film transistor |
EP0160183A3 (de) * | 1984-05-03 | 1986-12-03 | Rockwell International Corporation | Hochspannungs-MOS-Feldeffekttransistor |
IT1214805B (it) * | 1984-08-21 | 1990-01-18 | Ates Componenti Elettron | Spositivi a semiconduttore con giunprocesso per la fabbricazione di dizioni planari a concentrazione di carica variabile e ad altissima tensione di breakdown |
DE3581797D1 (de) * | 1984-12-27 | 1991-03-28 | Toshiba Kawasaki Kk | Misfet mit niedrigdotiertem drain und verfahren zu seiner herstellung. |
JPS61216364A (ja) * | 1985-03-20 | 1986-09-26 | Fujitsu Ltd | 半導体装置 |
JPS62229976A (ja) * | 1986-03-31 | 1987-10-08 | Toshiba Corp | 半導体装置およびその製造方法 |
JPS62274767A (ja) * | 1986-05-23 | 1987-11-28 | Fujitsu Ltd | 高耐圧半導体装置及びその製造方法 |
US4920393A (en) * | 1987-01-08 | 1990-04-24 | Texas Instruments Incorporated | Insulated-gate field-effect semiconductor device with doped regions in channel to raise breakdown voltage |
US4801555A (en) * | 1987-01-14 | 1989-01-31 | Motorola, Inc. | Double-implant process for forming graded source/drain regions |
US5024960A (en) * | 1987-06-16 | 1991-06-18 | Texas Instruments Incorporated | Dual LDD submicron CMOS process for making low and high voltage transistors with common gate |
US4818711A (en) * | 1987-08-28 | 1989-04-04 | Intel Corporation | High quality oxide on an ion implanted polysilicon surface |
US4890146A (en) * | 1987-12-16 | 1989-12-26 | Siliconix Incorporated | High voltage level shift semiconductor device |
US4878100A (en) * | 1988-01-19 | 1989-10-31 | Texas Instruments Incorporated | Triple-implanted drain in transistor made by oxide sidewall-spacer method |
JP2760068B2 (ja) * | 1989-07-18 | 1998-05-28 | ソニー株式会社 | Mis型半導体装置の製造方法 |
JP2901091B2 (ja) * | 1990-09-27 | 1999-06-02 | 株式会社日立製作所 | 半導体装置 |
US5246870A (en) * | 1991-02-01 | 1993-09-21 | North American Philips Corporation | Method for making an improved high voltage thin film transistor having a linear doping profile |
JPH05218070A (ja) * | 1992-01-30 | 1993-08-27 | Sanyo Electric Co Ltd | Mos電界効果半導体装置 |
EP0711457A1 (de) * | 1993-07-29 | 1996-05-15 | SIEMENS COMPONENTS, Inc. | Gegenläufige feldplatte, übergang abschliessende-struktur |
US5750414A (en) * | 1993-09-29 | 1998-05-12 | Siemens Components, Inc. | Method of fabricating a semiconductor device |
US5404094A (en) * | 1994-03-18 | 1995-04-04 | Holophane Lighting, Inc. | Wide input power supply and method of converting therefor |
KR100189964B1 (ko) | 1994-05-16 | 1999-06-01 | 윤종용 | 고전압 트랜지스터 및 그 제조방법 |
TW288200B (en) * | 1995-06-28 | 1996-10-11 | Mitsubishi Electric Corp | Semiconductor device and process thereof |
JP3185656B2 (ja) * | 1996-03-22 | 2001-07-11 | 富士電機株式会社 | 横型電界効果トランジスタおよびその製造方法 |
US5759897A (en) * | 1996-09-03 | 1998-06-02 | Advanced Micro Devices, Inc. | Method of making an asymmetrical transistor with lightly and heavily doped drain regions and ultra-heavily doped source region |
US5869879A (en) * | 1996-12-06 | 1999-02-09 | Advanced Micro Devices, Inc. | CMOS integrated circuit having a sacrificial metal spacer for producing graded NMOS source/drain junctions dissimilar from PMOS source/drain junctions |
US5766969A (en) * | 1996-12-06 | 1998-06-16 | Advanced Micro Devices, Inc. | Multiple spacer formation/removal technique for forming a graded junction |
US5869866A (en) | 1996-12-06 | 1999-02-09 | Advanced Micro Devices, Inc. | Integrated circuit having sacrificial spacers for producing graded NMOS source/drain junctions possibly dissimilar from PMOS source/drain junctions |
US5793089A (en) * | 1997-01-10 | 1998-08-11 | Advanced Micro Devices, Inc. | Graded MOS transistor junction formed by aligning a sequence of implants to a selectively removable polysilicon sidewall space and oxide thermally grown thereon |
US5895955A (en) * | 1997-01-10 | 1999-04-20 | Advanced Micro Devices, Inc. | MOS transistor employing a removable, dual layer etch stop to protect implant regions from sidewall spacer overetch |
KR100244282B1 (ko) * | 1997-08-25 | 2000-02-01 | 김영환 | 고전압 트랜지스터의 구조 및 제조 방법 |
US6124610A (en) | 1998-06-26 | 2000-09-26 | Advanced Micro Devices, Inc. | Isotropically etching sidewall spacers to be used for both an NMOS source/drain implant and a PMOS LDD implant |
US6111291A (en) * | 1998-06-26 | 2000-08-29 | Elmos Semiconductor Ag | MOS transistor with high voltage sustaining capability |
JP2002270830A (ja) * | 2001-03-12 | 2002-09-20 | Fuji Electric Co Ltd | 半導体装置 |
DE10137343C1 (de) * | 2001-07-31 | 2002-09-12 | Infineon Technologies Ag | Halbleiterstruktur mit Feldplatte |
DE10206739C1 (de) * | 2002-02-18 | 2003-08-21 | Infineon Technologies Ag | Transistorbauelement |
US7662698B2 (en) * | 2006-11-07 | 2010-02-16 | Raytheon Company | Transistor having field plate |
JP5391447B2 (ja) * | 2009-04-06 | 2014-01-15 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
US8193046B2 (en) | 2009-11-02 | 2012-06-05 | Analog Devices, Inc. | Junction field effect transistor |
US8390039B2 (en) * | 2009-11-02 | 2013-03-05 | Analog Devices, Inc. | Junction field effect transistor |
JP2013093482A (ja) * | 2011-10-27 | 2013-05-16 | Renesas Electronics Corp | 半導体装置および半導体装置の製造方法 |
US10002957B2 (en) | 2011-12-21 | 2018-06-19 | Power Integrations, Inc. | Shield wrap for a heterostructure field effect transistor |
KR101229392B1 (ko) * | 2012-09-12 | 2013-02-05 | 주식회사 아이엠헬스케어 | 오믹 접합을 이용하는 fet 기반 바이오 센서 |
CN105742364A (zh) * | 2016-04-12 | 2016-07-06 | 中山大学 | 一种抑制有源沟道区光致漏电流产生的mos管及应用 |
EP4252689A3 (de) | 2018-05-08 | 2024-02-28 | Boston Scientific Medical Device Limited | Vorrichtungen zur punktierung von gewebe |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
USB421061I5 (de) * | 1964-12-24 | |||
GB1173150A (en) * | 1966-12-13 | 1969-12-03 | Associated Semiconductor Mft | Improvements in Insulated Gate Field Effect Transistors |
US3631312A (en) * | 1969-05-15 | 1971-12-28 | Nat Semiconductor Corp | High-voltage mos transistor method and apparatus |
US3600647A (en) * | 1970-03-02 | 1971-08-17 | Gen Electric | Field-effect transistor with reduced drain-to-substrate capacitance |
US3697827A (en) * | 1971-02-09 | 1972-10-10 | Unitrode Corp | Structure and formation of semiconductors with transverse conductivity gradients |
JPS49105490A (de) * | 1973-02-07 | 1974-10-05 | ||
JPS5435757B2 (de) * | 1974-02-15 | 1979-11-05 | ||
JPS5193878A (de) * | 1975-02-17 | 1976-08-17 | ||
JPS5942467B2 (ja) * | 1975-11-28 | 1984-10-15 | 株式会社日立製作所 | ハンドウタイソウチ |
-
1976
- 1976-12-01 JP JP14334976A patent/JPS5368581A/ja active Granted
-
1977
- 1977-11-21 US US05/853,548 patent/US4172260A/en not_active Expired - Lifetime
- 1977-12-01 NL NL7713333A patent/NL7713333A/xx not_active Application Discontinuation
- 1977-12-01 DE DE2753613A patent/DE2753613C3/de not_active Expired
Also Published As
Publication number | Publication date |
---|---|
DE2753613A1 (de) | 1978-06-08 |
JPS5525513B2 (de) | 1980-07-07 |
US4172260A (en) | 1979-10-23 |
NL7713333A (nl) | 1978-06-05 |
DE2753613C3 (de) | 1983-12-29 |
JPS5368581A (en) | 1978-06-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2753613C3 (de) | Isolierschicht-Feldeffekttransistor | |
DE1589810C3 (de) | Passiviertes Halbleiterbauelement und Verfahren zu seiner Herstellung | |
DE3121224C2 (de) | MOS-Transistor für hohe Betriebsspannungen | |
DE2414033C3 (de) | Verfahren zur Herstellung von Halbleitervorrichtungen mit selektiv auf einer Oberfläche eines Halbleitersubstrats angeordneten Schichten aus einem Oxid des Substratmaterials | |
DE2814973C2 (de) | Verfahren zur Herstellung eines Speicher-Feldeffekttransistors | |
DE2745857C2 (de) | ||
DE68911715T2 (de) | Dünnfilm-Transistor zum Betrieb für hohe Spannungen und dessen Herstellungsverfahren. | |
DE2060333C3 (de) | Verfahren zur Herstellung einer Halbleiteranordnung mit einem Feldeffekttransistor mit isolierter Gateelektrode | |
DE2160427C3 (de) | ||
DE4013643A1 (de) | Bipolartransistor mit isolierter steuerelektrode und verfahren zu seiner herstellung | |
DE2641752C3 (de) | Verfahren zur Herstellung eines Feldeffekttransistors | |
DE4208537C2 (de) | MOS-FET-Struktur und Verfahren zu deren Herstellung | |
DE2933849A1 (de) | Verfahren zur herstellung von halbleiteranordnungen | |
DE7233274U (de) | Polykristalline siliciumelektrode fuer halbleiteranordnungen | |
DE2808257B2 (de) | Halbleitervorrichtung und verfahren zu ihrer herstellung | |
DE3121223C2 (de) | MOS-Transistor für hohe Betriebsspannungen | |
DE2655998A1 (de) | Isolierschicht-feldeffekttransistor mit zusammengesetztem kanal und verfahren zu seiner herstellung | |
DE2915024A1 (de) | Halbleiterbauelement | |
DE2353348A1 (de) | Feldeffekttransistor und verfahren zu dessen herstellung | |
DE2926334A1 (de) | Verfahren zur herstellung von halbleiterbauelementen, insbesondere von ladungsgekoppelten bauelementen | |
DE2723374A1 (de) | Halbleiterstruktur mit mindestens einem fet und verfahren zu ihrer herstellung | |
DE3427293A1 (de) | Vertikale mosfet-einrichtung | |
DE1814747C2 (de) | Verfahren zum Herstellen von Feldefekttransistoren | |
DE2752335C3 (de) | Verfahren zur Herstellung eines Sperrschicht-Feldeffekttransistors mit einem vertikalen Kanal | |
DE2460682A1 (de) | Halbleitervorrichtung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OAP | Request for examination filed | ||
OD | Request for examination | ||
8228 | New agent |
Free format text: STREHL, P., DIPL.-ING. DIPL.-WIRTSCH.-ING. SCHUEBEL-HOPF, U., DIPL.-CHEM. DR.RER.NAT., PAT.-ANW., 8000 MUENCHEN |
|
8281 | Inventor (new situation) |
Free format text: OKABE, TAKEAKI, KOKUBUNJI, TOKYO, JP YOSHIDA, ISAO, TOKYO, JP OCHI, SHIKAYUKI, AKISHIMA, TOKYO, JP ITOH, HIDEFUMI, TAKASAKI, GUNMA, JP FURUMI, MASATOMO, FUCHU, TOKYO, JP TOYABE, TORU KATSUEDA, MINEO, KOKUBUNJI, TOKYO, JP SHIROTA, YUKIO, TOYOKAWA, AICHI, JP |
|
C3 | Grant after two publication steps (3rd publication) |