JP3185656B2 - 横型電界効果トランジスタおよびその製造方法 - Google Patents
横型電界効果トランジスタおよびその製造方法Info
- Publication number
- JP3185656B2 JP3185656B2 JP06574696A JP6574696A JP3185656B2 JP 3185656 B2 JP3185656 B2 JP 3185656B2 JP 06574696 A JP06574696 A JP 06574696A JP 6574696 A JP6574696 A JP 6574696A JP 3185656 B2 JP3185656 B2 JP 3185656B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- conductivity type
- offset
- source
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000005669 field effect Effects 0.000 title claims description 15
- 238000004519 manufacturing process Methods 0.000 title claims description 4
- 239000012535 impurity Substances 0.000 claims description 29
- 239000000758 substrate Substances 0.000 claims description 21
- 150000004767 nitrides Chemical class 0.000 claims description 9
- 239000002344 surface layer Substances 0.000 claims description 9
- 239000010410 layer Substances 0.000 claims description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 6
- 230000005684 electric field Effects 0.000 claims description 5
- 239000004065 semiconductor Substances 0.000 claims description 5
- 238000000034 method Methods 0.000 claims description 4
- 238000010438 heat treatment Methods 0.000 claims description 3
- 230000001590 oxidative effect Effects 0.000 claims description 3
- 150000002500 ions Chemical class 0.000 claims description 2
- 238000009792 diffusion process Methods 0.000 description 10
- 238000005468 ion implantation Methods 0.000 description 5
- 230000015556 catabolic process Effects 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 229910000838 Al alloy Inorganic materials 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000005685 electric field effect Effects 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
- H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
- H01L29/0873—Drain regions
- H01L29/0878—Impurity concentration or distribution
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
- H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
- H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
- H01L29/1041—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface
- H01L29/1045—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface the doping structure being parallel to the channel length, e.g. DMOS like
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
- H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
Description
の横型電界効果トランジスタ(以下FETと記す)に関
し、例えば電源用、自動車用、モーター駆動用、ディス
プレイパネル駆動用等に電界効果トランジスタ単体とし
て、またはロジック部と一体化したパワーICとして利
用される。
では、耐圧と単位面積当たりのオン抵抗とのトレードオ
フの改善要求が強く、様々な取り組みがなされている。
図3に、従来の横型FETの例としてpチャネル型DM
OSFETの断面を示す。なお、以下でn、pを冠した
層、領域等はそれぞれ電子、正孔が多数キャリアである
層、領域等を意味するものとする。
15Ω・cmのシリコンウェルハである。そのp型基板
401の表面層にn型不純物例えば燐のイオン注入によ
り、nウェル領域402が形成されている。nウェル領
域402の表面濃度は3×1016cm-3であり、拡散深
さxj は、約4μmである。また、このnウェル領域4
02の表面層に、マスクを使用した選択的なイオン注入
により、それぞれnベース領域405、pオフセット領
域406、pソース領域403、pドレイン領域404
が形成されている。ここで、nベース領域405は表面
濃度1×1017cm-3、拡散深さxj は、約1μmであ
る。pオフセット領域406は、表面濃度が5×1016
cm-3、拡散深さxj が0.6μmである。
407上に形成され、そのドレイン側は厚い酸化膜LO
COS409上に形成されている。またドレインドリフ
ト領域であるpオフセット領域406は、LOCOS4
09より約1μm程度ソース側に張り出している。ゲー
ト電極408−LOCOS409間の距離Lgaは、約2
μmであり、LOCOS409の長さLLOCOS は約1μ
mである。
微細化(ゲート長Lgaの縮小や、ドレインドリフト長L
d≒LLOCOS の縮小)、pオフセツト領域406、nベ
ース領域405の不純物濃度の最適化などによるトレー
ドオフ改善が行われている。しかし、特にpチャネル型
MOSFETにおいては、ゲート長Lgaの縮小、pオフ
セツト領域406の高濃度化によって、パンチスルー耐
圧の劣化現象が顕著に現れ、素子の微細化を妨げてい
る。パンチスルー耐圧は、ベース濃度(ベース領域の不
純物濃度)の高濃度化によって向上するが、一方でベー
ス濃度の高濃度化は、しきい値電圧の上昇を招き、ゲー
ト駆動電圧一定の条件下では、チャネル抵抗の増大につ
ながる。
オン抵抗の横型電界効果トランジスタにおいて、パンチ
スルー耐圧を向上させ、或いは素子の微細化を推進して
オン抵抗を低減し、耐圧とオン抵抗のトレードオフを改
良することを課題とする。
明は、第一導電型半導体基板と、その基板の表面層に形
成された第二導電型ウェル領域と、その第二導電型ウェ
ル領域内に互いに分離して形成された第一導電型ソース
領域および第一導電型ドレイン領域と、その第一導電型
ソース領域と第一導電型ドレイン領域との間の基板表面
上にゲート絶縁膜を介して設けられたゲート電極と、第
一導電型ソース領域の表面に接して設けられたソース電
極と、第一導電型ドレイン領域の表面に接して設けられ
たドレイン電極とを有する横型電界効果トランジスタに
おいて、表面不純物濃度が低く前記第一導電型ソース領
域に近い端が該第一導電型ソース領域方向に張り出して
いる第一導電型の第一オフセット領域と、該第一オフセ
ット領域より表面不純物濃度が高く前記第一導電型ソー
ス領域に近い端が前記第一オフセット領域のソース側端
よりドレイン領域側にずれている第一導電型の第二オフ
セット領域とからなる二重オフセット領域を備え、該二
重オフセット領域が前記第一導電型ドレイン領域の下部
を覆い、前記第一オフセット領域の張り出し部は、第二
オフセット領域が形成されず、第一オフセット領域のみ
がゲート絶縁膜下部に接しているものとする。
ある二重のオフセット領域のうち第一導電型ソース領域
に近い表面不純物濃度の低いオフセット領域は容易に空
乏化するが、二つのオフセット領域が重なる部分では空
乏化しにくく、パンチスルー耐圧が向上する。特に、二
重の第二導電型オフセット領域のうち表面不純物濃度の
低いオフセット領域が表面不純物濃度の高い第二オフセ
ット領域よりも第一導電型ソース領域に近い方向に張り
出していれば、第一導電型ソース領域に近い表面不純物
濃度の低いオフセット領域は空乏層し易く、表面不純物
濃度の高い第二オフセット領域は空乏化しにくく、パン
チスルー耐圧が向上する。
ゲート電極下に電界緩和用の厚い絶縁膜を有するものが
よい。そのようにすれば、厚い絶縁膜下の電界が緩和さ
れ、パンチスルー耐圧を高め易くなる。
の表面層に形成された第二導電型ウェル領域と、その第
二導電型ウェル領域内に互いに分離して形成された第一
導電型ソース領域および第一導電型ドレイン領域と、そ
の第一導電型ソース領域と第一導電型ドレイン領域との
間の基板表面上にゲート絶縁膜を介して設けられたゲー
ト電極と、第一導電型ソース領域の表面に接して設けら
れたソース電極と、第一導電型ドレイン領域の表面に接
して設けられたドレイン電極とを有する横型電界効果ト
ランジスタにおいて、表面不純物濃度が低く前記第一導
電型ソース領域に近い端が該第一導電型ソース領域方向
に張り出してなり、前記第一導電型ドレイン領域の下部
を覆う第一導電型の第一オフセット領域と、前記ドレイ
ン領域に近い側のゲート電極下の電界緩和用厚い絶縁膜
の下部にのみ形成され、前記第一オフセット領域より表
面不純物濃度が高く前記第一導電型ソース領域に近い端
が前記第一オフセット領域のソース側端よりドレイン領
域側にずれている第一導電型の第二オフセット領域とか
らなる二重オフセット領域を備え、前記第一オフセット
領域の張り出し部は、第二オフセット領域が形成され
ず、第一オフセット領域のみがゲート絶縁膜下部に接し
ているものとする。
の選択マスクを利用して第二オフセット領域を形成でき
る。更にまた、厚い絶縁膜が、他の素子部分の分離用や
反転防止用の厚い絶縁膜と同じ仕様であれば、それらと
同時に形成できる。第一導電型ドレイン領域に接して二
重の第二導電型オフセット領域を有し、表面不純物濃度
の低いオフセット領域が表面不純物濃度の高い第二オフ
セット領域よりも第一導電型ソース領域に近い方向に張
り出しており、第一導電型ドレイン領域に近い側のゲー
ト電極下に電界緩和用の厚い絶縁膜を有し、第二オフセ
ット領域がその厚い絶縁膜の下部にのみ形成されている
横型電界効果トランジスタの製造方法としては、シリコ
ン基板に酸化膜、窒化膜を形成し、厚い絶縁膜形成用マ
スクを使用して窒化膜を選択的に除去し、その窓を通じ
て第二オフセット領域を形成するための不純物イオン注
入をおこなった後、酸化雰囲気中で熱処理して、第二オ
フセット領域を形成すると同時にその表面に厚い絶縁膜
を形成するものとする。
ット領域を形成するためのマスク形成工程を改めて行う
必要が無い。第二オフセット層を二層形成する。
実施の形態を説明する。 [実施例1] 図1は、本発明の第一の実施例である横型pチャネル型
DMOSFETの断面図である。p型基板101は比抵
抗は15Ω・cmのシリコンウェハであり、そのp型基
板101の表面層にn型不純物である燐のイオン注入に
より、nウェル領域102が形成されている。nウェル
領域102の表面濃度は3×1016cm-3であり、拡散
深さxj は、約4μmである。また、このnウェル領域
102の表面層に、それぞれn型、p型不純物のイオン
注入によりnベース領域105、pオフセット領域10
6、第二pオフセット領域110、pソース領域10
3、pドレイン領域104が形成されている。図3の従
来の横型FETとの違いは、pオフセット領域106と
一部重なるように第二pオフセット領域110がある点
である。ここで、nベース領域105の表面濃度は1×
1017cm-3、拡散深さxj は、約1μmである。ま
た、pオフセット領域106、第二pオフセット領域1
10は、それぞれ表面濃度が5×1016cm-3、7×1
016cm-3、拡散深さxj が、0.6μm、1.0μm
である。pオフセット領域106と第二pオフセット領
域110とが重なった領域では表面濃度は両者の不純物
濃度の和である1.2×1017cm-3となる。pソース
電領域103、pドレイン領域104の表面濃度はとも
に1×1020cm-3、拡散深さxj が、0.3μmであ
る。pソース電領域103、pドレイン領域104の表
面上には、それぞれAl合金からなるソース電極11
1、ドレイン電極112が設けられている。
ト領域106にかけてのシリコン基板の表面上にゲート
酸化膜107を介して多結晶シリコンのゲート電極10
8が設けられ、pオフセット領域のpドレイン領域10
4に近い表面には厚い酸化膜LOCOS109が形成さ
れている。そしてpオフセット領域106は、LOCO
S109より約1μm程度、pソース領域103側に張
り出している。
ット領域106より約0.7μm程度ドレイン側に形成
されている。ゲート電極108−LOCOS109間の
距離Lgaは、約2μmであり、LOCOS109の長さ
LLOCOS は約1μmである。図1の横型FETの構造
は、以下のような工程で製造される。p型基板101の
表面層にn型不純物である燐の拡散により、nウェル領
域102を形成する。そのnウェル領域102の表面に
フォトレジストや酸化膜の選択的なマスクを形成し、そ
のマスクを通じての燐、ホウ素のイオン注入およびその
後の熱処理によりnベース領域105、pオフセット領
域106、第二pオフセット領域110を形成する。表
面に酸化膜を形成し、窒化膜を堆積し、その窒化膜をフ
ォトエツチング技術により部分的に除去したのち、酸化
雰囲気中で熱処理して、厚い酸化膜のLOCOS109
を形成する。窒化膜を除去し、酸化膜を部分的に除去し
てホウ素のイオン注入およびその後の熱処理によりpソ
ース領域103、pドレイン領域104を形成する。L
OCOS109を残しシリコン基板表面の酸化膜を除去
し、酸化して薄いゲート酸化膜107を形成する。その
ゲート酸化膜107およびLOCOS109の上に減圧
CVD法により多結晶シリコン膜を堆積し、パターン形
成してゲート電極108とする。pソース領域103、
pドレイン領域104上野酸化膜に窓を開け、Al合金
をスパッタ蒸着し、パターン形成して、ソース電極11
1、ドレイン電極112とする。更にパッシベーション
膜で覆うこともある。
06で担われ、nウェル領域102−pオフセット領域
106間のpn接合から空乏層が広がる。pオフセット
領域106は、不純物濃度が低いため容易に空乏化され
る。しかし、空乏層が第二pオフセット領域110にか
かると、不純物濃度が高いため、(つまりpオフセット
領域106の不純物濃度5×1016cm-3と、第二pオ
フセット領域110の不純物濃度7×1016cm-3との
和で表面濃度は1.2×1017cm-3になっている)空
乏層はそれ以上は延び難くなる。つまりパンチスルー耐
圧は向上する。
pオフセット領域106、第二pオフセット領域110
の表面層には正孔が蓄積されるため、ドレインドリフト
抵抗が低減される。この第二pオフセット領域110を
設けた構造の横型FETの耐圧、単位面積当たりのオン
抵抗(RonA)の値は以前にくらべ、次に示すように
それぞれ向上した。
SFETの断面図である。
がpドレイン領域204の全部を含むように広がってお
らず、LOCOS209の下方にだけ形成されている。
第二pオフセット領域210の表面不純物濃度、拡散深
さは、第一の実施例と同じである。この様な構造とする
には、第二pオフセット領域210を、LOCOS20
9形成のためのマスクをそのまま使用して形成すればよ
い。具体的には、LOCOS209形成のため、まず、
下地にベース酸化膜を形成し、その上に窒化膜を堆積す
る。LOCOS209形成のためのマスクでLOCOS
209形成部分の窒化膜を除去したのち、第二pオフセ
ット領域210形成のためのホウ素イオン注入を行う。
そして、LOCOS209形成工程(酸化)を行う。こ
のとき、ホウ素原子が深くドライブされ、第二pオフセ
ット領域210が形成されるとともに、表面には厚いL
OCOS209が形成される。従って、第一の実施例に
比べ、第二pオフセット領域210のためのマスク形成
工程が省略できる。
層の広がりを抑制するのでオフ時のパンチスルー耐圧は
向上する。またオン時には、ドレインドリフト抵抗を低
減するので、オン抵抗を低くするという効果も変わらな
い。
耐圧低オン抵抗の横型電界効果トランジスタにおいて、
ドレイン領域に接して、ソース領域に近い側の端がずれ
た二重のオフセット領域を形成することによって、下記
の効果を奏する。パンチスルー耐圧が向上する。同じ
耐圧クラスの電界効果トランジスタとするなら、素子の
微細化が可能となる。
用することによって、マスクずれマージンが不要とな
る。これにより、更に微細化が可能となる。また、ド
レインドリフト抵抗の低減により、オン抵抗が低減され
る。これらの要素により、耐圧とオン抵抗とのトレード
オフが改良された横型電界効果トランジスタとすること
ができる。
ETの断面図
ETの断面図
Claims (4)
- 【請求項1】第一導電型半導体基板と、その基板の表面
層に形成された第二導電型ウェル領域と、その第二導電
型ウェル領域内に互いに分離して形成された第一導電型
ソース領域および第一導電型ドレイン領域と、その第一
導電型ソース領域と第一導電型ドレイン領域との間の基
板表面上にゲート絶縁膜を介して設けられたゲート電極
と、第一導電型ソース領域の表面に接して設けられたソ
ース電極と、第一導電型ドレイン領域の表面に接して設
けられたドレイン電極とを有する横型電界効果トランジ
スタにおいて、表面不純物濃度が低く前記第一導電型ソース領域に近い
端が該第一導電型ソース領域方向に張り出している第一
導電型の第一オフセット領域と、該第一オフセット領域
より表面不純物濃度が高く前記第一導電型ソース領域に
近い端が前記第一オフセット領域のソース側端よりドレ
イン領域側にずれている第一導電型の第二オフセット領
域とからなる二重オフセット領域を備え、該二重オフセ
ット領域が前記第一導電型ドレイン領域の下部を覆い、
前記第一オフセット領域の張り出し部は、第二オフセッ
ト領域が形成されず、第一オフセット領域のみがゲート
絶縁膜下部に接している ことを特徴とする横型電界効果
トランジスタ。 - 【請求項2】ドレイン領域に近い側のゲート電極下に電
界緩和用の厚い絶縁膜を有することを特徴とする請求項
1に記載の横型電界効果トランジスタ。 - 【請求項3】第一導電型半導体基板と、その基板の表面
層に形成された第二導電型ウェル領域と、その第二導電
型ウェル領域内に互いに分離して形成された第一導電型
ソース領域および第一導電型ドレイン領域と、その第一
導電型ソース領域と第一導電型ドレイン領域との間の基
板表面上にゲート絶縁膜を介して設けられたゲート電極
と、第一導電型ソース領域の表面に接して設けられたソ
ース電極と、第一導電型ドレイン領域の表面に接して設
けられたドレイン電極とを有する横型電界効果トランジ
スタにおいて、 表面不純物濃度が低く前記第一導電型ソース領域に近い
端が該第一導電型ソース領域方向に張り出してなり、前
記第一導電型ドレイン領域の下部を覆う第一導電 型の第
一オフセット領域と、前記ドレイン領域に近い側のゲー
ト電極下の電界緩和用厚い絶縁膜の下部にのみ形成さ
れ、前記第一オフセット領域より表面不純物濃度が高く
前記第一導電型ソース領域に近い端が前記第一オフセッ
ト領域のソース側端よりドレイン領域側にずれている第
一導電型の第二オフセット領域とからなる二重オフセッ
ト領域を備え、前記第一オフセット領域の張り出し部
は、第二オフセット領域が形成されず、第一オフセット
領域のみがゲート絶縁膜下部に接している ことを特徴と
する横型電界効果トランジスタ。 - 【請求項4】シリコン基板に酸化膜、窒化膜を形成し、
厚い絶縁膜形成用マスクを使用して窒化膜を選択的に除
去し、その窓を通じて第二オフセット領域を形成するた
めの不純物イオン注入をおこなった後、酸化雰囲気中で
熱処理して、第二オフセット領域を形成すると同時にそ
の表面に厚い絶縁膜を形成することを特徴とする請求項
2または請求項3に記載の横型電界効果トランジスタの
製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP06574696A JP3185656B2 (ja) | 1996-03-22 | 1996-03-22 | 横型電界効果トランジスタおよびその製造方法 |
DE19711729.5A DE19711729B4 (de) | 1996-03-22 | 1997-03-20 | Horizontal-Feldeffekttransistor und Verfahren zu seiner Herstellung |
US08/821,460 US5981997A (en) | 1996-03-22 | 1997-03-21 | Horizontal field effect transistor and method of manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP06574696A JP3185656B2 (ja) | 1996-03-22 | 1996-03-22 | 横型電界効果トランジスタおよびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09260651A JPH09260651A (ja) | 1997-10-03 |
JP3185656B2 true JP3185656B2 (ja) | 2001-07-11 |
Family
ID=13295903
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP06574696A Expired - Lifetime JP3185656B2 (ja) | 1996-03-22 | 1996-03-22 | 横型電界効果トランジスタおよびその製造方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US5981997A (ja) |
JP (1) | JP3185656B2 (ja) |
DE (1) | DE19711729B4 (ja) |
Families Citing this family (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3315356B2 (ja) | 1997-10-15 | 2002-08-19 | 株式会社東芝 | 高耐圧半導体装置 |
US6160290A (en) * | 1997-11-25 | 2000-12-12 | Texas Instruments Incorporated | Reduced surface field device having an extended field plate and method for forming the same |
US6236084B1 (en) * | 1998-06-01 | 2001-05-22 | Seiko Instruments Inc. | Semiconductor integrated circuit device having double diffusion insulated gate field effect transistor |
US6111291A (en) * | 1998-06-26 | 2000-08-29 | Elmos Semiconductor Ag | MOS transistor with high voltage sustaining capability |
US6525397B1 (en) * | 1999-08-17 | 2003-02-25 | National Semiconductor Corporation | Extended drain MOSFET for programming an integrated fuse element to high resistance in low voltage process technology |
JP3723410B2 (ja) * | 2000-04-13 | 2005-12-07 | 三洋電機株式会社 | 半導体装置とその製造方法 |
JP3831598B2 (ja) * | 2000-10-19 | 2006-10-11 | 三洋電機株式会社 | 半導体装置とその製造方法 |
US20020117714A1 (en) * | 2001-02-28 | 2002-08-29 | Linear Technology Corporation | High voltage MOS transistor |
CN100388442C (zh) * | 2003-05-23 | 2008-05-14 | 上海宏力半导体制造有限公司 | 可改善组件特性的高压组件的制造方法 |
DE102004009521B4 (de) * | 2004-02-27 | 2020-06-10 | Austriamicrosystems Ag | Hochvolt-PMOS-Transistor, Maske zur Herstellung einer Wanne und Verfahren zur Herstellung eines Hochvolt-PMOS-Transistors |
US7238986B2 (en) * | 2004-05-03 | 2007-07-03 | Texas Instruments Incorporated | Robust DEMOS transistors and method for making the same |
JP2006245548A (ja) * | 2005-02-01 | 2006-09-14 | Toshiba Corp | 半導体装置 |
JP4943763B2 (ja) * | 2006-07-31 | 2012-05-30 | オンセミコンダクター・トレーディング・リミテッド | 半導体装置及びその製造方法 |
US7626233B2 (en) * | 2007-04-23 | 2009-12-01 | Infineon Technologies Ag | LDMOS device |
US8558307B2 (en) * | 2007-12-18 | 2013-10-15 | Sanyo Semiconductor Co., Ltd. | Semiconductor device with diffused MOS transistor and manufacturing method of the same |
JP5420854B2 (ja) | 2008-04-28 | 2014-02-19 | パナソニック株式会社 | 半導体装置およびその製造方法 |
JP4645861B2 (ja) * | 2008-07-03 | 2011-03-09 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
US8159029B2 (en) * | 2008-10-22 | 2012-04-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | High voltage device having reduced on-state resistance |
US8274114B2 (en) * | 2010-01-14 | 2012-09-25 | Broadcom Corporation | Semiconductor device having a modified shallow trench isolation (STI) region and a modified well region |
US20110169079A1 (en) * | 2010-01-14 | 2011-07-14 | Broadcom Corporation | Semiconductor device having an overlapping multi-well implant and method for fabricating same |
JP2011181709A (ja) * | 2010-03-02 | 2011-09-15 | Hitachi Ltd | 半導体装置およびその製造方法 |
US8283722B2 (en) | 2010-06-14 | 2012-10-09 | Broadcom Corporation | Semiconductor device having an enhanced well region |
US9123807B2 (en) | 2010-12-28 | 2015-09-01 | Broadcom Corporation | Reduction of parasitic capacitance in a semiconductor device |
JP5605241B2 (ja) | 2011-01-27 | 2014-10-15 | 富士通セミコンダクター株式会社 | Mosトランジスタおよび半導体集積回路装置の製造方法 |
CN103280460B (zh) * | 2013-05-22 | 2016-09-07 | 矽力杰半导体技术(杭州)有限公司 | 注入形成具有叠加漂移区的高压pmos晶体管及其制造方法 |
US9263574B1 (en) * | 2014-11-07 | 2016-02-16 | Vanguard International Semiconductor Corporation | Semiconductor device and method for fabricating the same |
JP6723775B2 (ja) * | 2016-03-16 | 2020-07-15 | エイブリック株式会社 | 半導体装置および半導体装置の製造方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5368581A (en) * | 1976-12-01 | 1978-06-19 | Hitachi Ltd | Semiconductor device |
US4712124A (en) * | 1986-12-22 | 1987-12-08 | North American Philips Corporation | Complementary lateral insulated gate rectifiers with matched "on" resistances |
JPH01264262A (ja) * | 1988-04-15 | 1989-10-20 | Toshiba Corp | Mos型電界効果トランジスタ |
JP2730088B2 (ja) * | 1988-10-12 | 1998-03-25 | 日本電気株式会社 | 高耐圧半導体装置 |
-
1996
- 1996-03-22 JP JP06574696A patent/JP3185656B2/ja not_active Expired - Lifetime
-
1997
- 1997-03-20 DE DE19711729.5A patent/DE19711729B4/de not_active Expired - Lifetime
- 1997-03-21 US US08/821,460 patent/US5981997A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US5981997A (en) | 1999-11-09 |
DE19711729B4 (de) | 2017-10-26 |
DE19711729A1 (de) | 1997-10-30 |
JPH09260651A (ja) | 1997-10-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3185656B2 (ja) | 横型電界効果トランジスタおよびその製造方法 | |
JP2932429B2 (ja) | Mos電界効果トランジスタ及びその製造方法 | |
KR100867574B1 (ko) | 고전압 디바이스 및 그 제조방법 | |
KR100225411B1 (ko) | LDMOS(a lateral double-diffused MOS) 트랜지스터 소자 및 그의 제조 방법 | |
JP3528420B2 (ja) | 半導体装置およびその製造方法 | |
US7445982B2 (en) | Method of manufacturing a semiconductor integrated circuit device | |
JP3443355B2 (ja) | 半導体装置の製造方法 | |
JPH0897411A (ja) | 横型高耐圧トレンチmosfetおよびその製造方法 | |
US5970329A (en) | Method of forming power semiconductor devices having insulated gate electrodes | |
JP2008091689A (ja) | 横型二重拡散型mosトランジスタおよびその製造方法、並びに集積回路 | |
JP3219045B2 (ja) | 縦型misfetの製造方法 | |
EP0524030B1 (en) | Semiconductor device equipped with a high-voltage misfet | |
US7173308B2 (en) | Lateral short-channel DMOS, method for manufacturing same and semiconductor device | |
JP2001077354A (ja) | 縦型絶縁ゲート半導体装置 | |
JP2006019508A (ja) | 半導体装置及びその製造方法 | |
JP3448546B2 (ja) | 半導体装置とその製造方法 | |
JP2000232224A (ja) | 半導体装置及びその製造方法 | |
JPH09129868A (ja) | 半導体装置及びその製造方法 | |
US20020050618A1 (en) | Semiconductor device and manufacturing method thereof | |
JP2834058B2 (ja) | 半導体装置の製造方法 | |
US6638824B2 (en) | Metal gate double diffusion MOSFET with improved switching speed and reduced gate tunnel leakage | |
JP3106757B2 (ja) | Mos電界効果半導体装置の製造方法 | |
JP2001119019A (ja) | 半導体装置およびその製造方法 | |
JP2001060634A (ja) | 半導体装置およびその製造方法 | |
KR20010039932A (ko) | 반도체 장치 및 그 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080511 Year of fee payment: 7 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080511 Year of fee payment: 7 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090511 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090511 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100511 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100511 Year of fee payment: 9 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100511 Year of fee payment: 9 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110511 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110511 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120511 Year of fee payment: 11 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120511 Year of fee payment: 11 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120511 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130511 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130511 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140511 Year of fee payment: 13 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |