JP2730088B2 - 高耐圧半導体装置 - Google Patents
高耐圧半導体装置Info
- Publication number
- JP2730088B2 JP2730088B2 JP63256257A JP25625788A JP2730088B2 JP 2730088 B2 JP2730088 B2 JP 2730088B2 JP 63256257 A JP63256257 A JP 63256257A JP 25625788 A JP25625788 A JP 25625788A JP 2730088 B2 JP2730088 B2 JP 2730088B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- gate electrode
- diffusion layer
- offset
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は高耐圧半導体装置に関し、特に高耐圧のオフ
セットゲート型MOSトランジスタに関する。
セットゲート型MOSトランジスタに関する。
従来の高耐圧のオフセットゲート型MOSトランジスタ
として、第５図に示す構造のものが提案されている。図
において、N-エピタキシャル層１の主面にオフセット部
としてのＰ型拡散層２を形成し、かつこの上に厚い酸化
膜３を形成する。そして、この酸化膜３の窓に臨んでド
レインコンタクト用P+拡散層4,P+ソース拡散層５を形成
し、かつこれらの間の酸化膜３上にゲート電極６を形成
している。なお、7,8は夫々ドレイン，ソースの各電極
である。
として、第５図に示す構造のものが提案されている。図
において、N-エピタキシャル層１の主面にオフセット部
としてのＰ型拡散層２を形成し、かつこの上に厚い酸化
膜３を形成する。そして、この酸化膜３の窓に臨んでド
レインコンタクト用P+拡散層4,P+ソース拡散層５を形成
し、かつこれらの間の酸化膜３上にゲート電極６を形成
している。なお、7,8は夫々ドレイン，ソースの各電極
である。
上述した従来のMOSトランジスタでは、オフセット部
としてのＰ型拡散層２は、N-エピタキシャル層１の主面
から不純物を拡散して形成している。このため、このＰ
型拡散層２の不純物濃度と深さとの関係は第６図に示す
ように、表面側の不純物濃度が下部よりも高濃度になっ
ている。
としてのＰ型拡散層２は、N-エピタキシャル層１の主面
から不純物を拡散して形成している。このため、このＰ
型拡散層２の不純物濃度と深さとの関係は第６図に示す
ように、表面側の不純物濃度が下部よりも高濃度になっ
ている。
一般に素子の耐圧は主に表面近傍の空乏層の伸びで決
まるため、耐圧向上には表面付近の低濃度拡散領域が必
要となる。しかしながら、上述のように従来のＰ型拡散
層２は表面側が高濃度であるため、耐圧の向上には限界
が生じている。
まるため、耐圧向上には表面付近の低濃度拡散領域が必
要となる。しかしながら、上述のように従来のＰ型拡散
層２は表面側が高濃度であるため、耐圧の向上には限界
が生じている。
この場合、表面付近を低濃度にするために、低濃度の
不純物を拡散させると、熱処理による横広がりも小さく
なり、拡散層の曲率半径が小さくなってこの面からの耐
圧の低下をまねくことになる。
不純物を拡散させると、熱処理による横広がりも小さく
なり、拡散層の曲率半径が小さくなってこの面からの耐
圧の低下をまねくことになる。
本発明は上述した問題を解消した高耐圧のMOSトラン
ジスタを提供することを目的とする。
ジスタを提供することを目的とする。
本発明の高耐圧半導体装置は、ドレイン領域を構成す
るオフセット領域の表面に厚い絶縁膜を有するととも
に、この厚い絶縁膜の直下のオフセット領域の表面にオ
フセット領域よりも低濃度の拡散領域を備える構成とす
る。
るオフセット領域の表面に厚い絶縁膜を有するととも
に、この厚い絶縁膜の直下のオフセット領域の表面にオ
フセット領域よりも低濃度の拡散領域を備える構成とす
る。
上述した構成では、オフセット部の表面側における空
乏層の伸びを確保でき、高耐圧を実現する。
乏層の伸びを確保でき、高耐圧を実現する。
次に、本発明を図面を参照して説明する。
第１図は本発明の第１実施例を示す縦断面図であり、
ここでは本発明をＰチャネルMOSトランジスタに適用し
た例を示している。
ここでは本発明をＰチャネルMOSトランジスタに適用し
た例を示している。
図において、N-エピタキシャル層１の主面にオフセッ
ト部としてのＰ型拡散層２を形成し、かつこの上に厚い
酸化膜３を形成する。このとき、Ｐ型拡散層２の表面か
らＮ型不純物を浅く導入し、Ｐ型拡散層２の表面側に低
濃度のP-拡散層2Aを形成している。また、この酸化膜３
の窓に臨んでドレインコンタクト用P+拡散層4,P+ソース
拡散層５を形成し、かつこれらの間の酸化膜３上にゲー
ト電極６を形成している。なお、7,8は夫々ドレイン，
ソースの各電極、９は層間酸化膜、10は素子分離N+拡散
層である。
ト部としてのＰ型拡散層２を形成し、かつこの上に厚い
酸化膜３を形成する。このとき、Ｐ型拡散層２の表面か
らＮ型不純物を浅く導入し、Ｐ型拡散層２の表面側に低
濃度のP-拡散層2Aを形成している。また、この酸化膜３
の窓に臨んでドレインコンタクト用P+拡散層4,P+ソース
拡散層５を形成し、かつこれらの間の酸化膜３上にゲー
ト電極６を形成している。なお、7,8は夫々ドレイン，
ソースの各電極、９は層間酸化膜、10は素子分離N+拡散
層である。
この構成によれば、オフセット部としてのＰ型拡散層
２の不純物濃度プロファイルは、第２図に示すように、
表面側の不純物濃度がその下部の濃度よりも低くなる。
したがって、Ｐ型拡散層２の表面付近における空乏層の
伸びを止めることはなく、より高い耐圧が実現できる。
また、Ｐ型拡散層２自体は低濃度の不純物を拡散させて
いないため、充分な曲率を得て高耐圧を確保することが
できる。
２の不純物濃度プロファイルは、第２図に示すように、
表面側の不純物濃度がその下部の濃度よりも低くなる。
したがって、Ｐ型拡散層２の表面付近における空乏層の
伸びを止めることはなく、より高い耐圧が実現できる。
また、Ｐ型拡散層２自体は低濃度の不純物を拡散させて
いないため、充分な曲率を得て高耐圧を確保することが
できる。
第３図は本発明の第２実施例の縦断面図であり、ここ
では本発明をＮチャネルMOSトランジスタに適用した例
を示している。
では本発明をＮチャネルMOSトランジスタに適用した例
を示している。
図において、11はP-エピタキシャル層、12はこのエピ
タキシャル層11の主面に形成したオフセット部としての
Ｎ型拡散層である。このＮ型拡散層12には表面からＰ型
不純物を浅く導入し、Ｎ型拡散層12の表面側に低濃度の
N-拡散層12Aを形成している。
タキシャル層11の主面に形成したオフセット部としての
Ｎ型拡散層である。このＮ型拡散層12には表面からＰ型
不純物を浅く導入し、Ｎ型拡散層12の表面側に低濃度の
N-拡散層12Aを形成している。
また、13は酸化膜、14,15は夫々酸化膜13の窓に臨ん
で形成したドレインコンタクト用N+拡散層及びN+ソース
拡散層である。更に、16は酸化膜13上に形成したゲート
電極、17,18は夫々ドレイン，ソースの各電極、19は層
間酸化膜、20は素子分離P+拡散層である。
で形成したドレインコンタクト用N+拡散層及びN+ソース
拡散層である。更に、16は酸化膜13上に形成したゲート
電極、17,18は夫々ドレイン，ソースの各電極、19は層
間酸化膜、20は素子分離P+拡散層である。
この構成においても、オフセット部としてのＮ型拡散
層12の不純物濃度プロファイルは、第４図に示すよう
に、表面側の不純物濃度がその下部の濃度よりも低くな
り、Ｎ型拡散層12の表面付近における空乏層の伸びを止
めることなく、より高い耐圧が実現できる。
層12の不純物濃度プロファイルは、第４図に示すよう
に、表面側の不純物濃度がその下部の濃度よりも低くな
り、Ｎ型拡散層12の表面付近における空乏層の伸びを止
めることなく、より高い耐圧が実現できる。
以上説明したように本発明は、オフセット部の表面側
の不純物濃度をその下部よりも低濃度に構成しているの
で、オフセット部の表面側における空乏層の伸びを確保
でき、かつオフセット部の充分な曲率を確保してMOSト
ランジスタの高耐圧を実現することができる効果があ
る。
の不純物濃度をその下部よりも低濃度に構成しているの
で、オフセット部の表面側における空乏層の伸びを確保
でき、かつオフセット部の充分な曲率を確保してMOSト
ランジスタの高耐圧を実現することができる効果があ
る。
また、本発明ではドレイン領域のオフセット領域の表
面には、その一端部がゲート電極の直下に位置されたゲ
ート絶縁膜よりも厚い絶縁膜が形成され、この厚い絶縁
膜の直下のオフセット領域にそれよりも低濃度の拡散領
域を形成しているので、ゲート電極のドレイン領域側の
端部が目ずれを起こしても電界集中を緩和する効果を維
持できる。
面には、その一端部がゲート電極の直下に位置されたゲ
ート絶縁膜よりも厚い絶縁膜が形成され、この厚い絶縁
膜の直下のオフセット領域にそれよりも低濃度の拡散領
域を形成しているので、ゲート電極のドレイン領域側の
端部が目ずれを起こしても電界集中を緩和する効果を維
持できる。
第１図は本発明の第１実施例の縦断面図、第２図は第１
図のXY線に沿う不純物濃度のプロファイル図、第３図は
本発明の第２実施例の縦断面図、第４図は第３図のXY線
に沿う不純物濃度のプロファイル図、第５図は従来のMO
Sトランジスタの縦断面図、第６図は第５図のXY線に沿
う不純物濃度のプロファイル図である。 １……N-エピタキシャル層、２……Ｐ型拡散層、2A……
P-拡散層、３……酸化膜、４……ドレインコンタクト用
P+拡散層、５……P+ソース拡散層、６……ゲート電極、
７……ドレイン電極、８……ソース電極、９……層間酸
化膜、10……素子分離N+拡散層、11……P-エピタキシャ
ル層、12……Ｎ型拡散層、12A……N-拡散層、13……酸
化膜、 14……度さコンタクト用N+拡散層、15……N+ソース拡散
層、16……ゲート電極、17……ドレイン電極、18……ソ
ース電極、19……層間絶縁膜、20……素子分離P+拡散
層。
図のXY線に沿う不純物濃度のプロファイル図、第３図は
本発明の第２実施例の縦断面図、第４図は第３図のXY線
に沿う不純物濃度のプロファイル図、第５図は従来のMO
Sトランジスタの縦断面図、第６図は第５図のXY線に沿
う不純物濃度のプロファイル図である。 １……N-エピタキシャル層、２……Ｐ型拡散層、2A……
P-拡散層、３……酸化膜、４……ドレインコンタクト用
P+拡散層、５……P+ソース拡散層、６……ゲート電極、
７……ドレイン電極、８……ソース電極、９……層間酸
化膜、10……素子分離N+拡散層、11……P-エピタキシャ
ル層、12……Ｎ型拡散層、12A……N-拡散層、13……酸
化膜、 14……度さコンタクト用N+拡散層、15……N+ソース拡散
層、16……ゲート電極、17……ドレイン電極、18……ソ
ース電極、19……層間絶縁膜、20……素子分離P+拡散
層。
Claims (1)
- 【請求項１】一導電型の半導体層上にゲート絶縁膜を介
して形成されたゲート電極と、前記ゲート電極の直下に
形成されるチャネル領域を挟んだ前記半導体層の各領域
に形成された逆導電型のドレイン領域およびソース領域
とを備える半導体装置において、前記ドレイン領域は、
前記ゲート電極から所要の距離だけ離して配置された高
濃度のドレインコンタクト拡散領域と、前記ドレインコ
ンタクト拡散領域と前記チャネル領域との間に延在され
る前記ドレインコンタクト拡散領域よりも低濃度の逆導
電型のオフセット領域と、前記オフセット領域の表面に
形成され、かつその一端部が前記ゲート電極の直下に位
置された前記ゲート絶縁膜よりも厚い絶縁膜と、前記厚
い絶縁膜の直下の前記オフセット領域の表面側に形成さ
れた前記オフセット領域よりも低濃度の逆導電型の拡散
領域とを備えることを特徴とする高耐圧半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63256257A JP2730088B2 (ja) | 1988-10-12 | 1988-10-12 | 高耐圧半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63256257A JP2730088B2 (ja) | 1988-10-12 | 1988-10-12 | 高耐圧半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02102577A JPH02102577A (ja) | 1990-04-16 |
| JP2730088B2 true JP2730088B2 (ja) | 1998-03-25 |
Family
ID=17290127
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63256257A Expired - Lifetime JP2730088B2 (ja) | 1988-10-12 | 1988-10-12 | 高耐圧半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2730088B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5386136A (en) * | 1991-05-06 | 1995-01-31 | Siliconix Incorporated | Lightly-doped drain MOSFET with improved breakdown characteristics |
| US5374843A (en) * | 1991-05-06 | 1994-12-20 | Silinconix, Inc. | Lightly-doped drain MOSFET with improved breakdown characteristics |
| DE69225552T2 (de) * | 1991-10-15 | 1999-01-07 | Texas Instruments Inc., Dallas, Tex. | Lateraler doppel-diffundierter MOS-Transistor und Verfahren zu seiner Herstellung |
| JP3185656B2 (ja) * | 1996-03-22 | 2001-07-11 | 富士電機株式会社 | 横型電界効果トランジスタおよびその製造方法 |
| TWI476923B (zh) * | 2012-05-04 | 2015-03-11 | Richtek Technology Corp | 雙擴散汲極金屬氧化物半導體元件及其製造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54103756U (ja) * | 1977-12-29 | 1979-07-21 | ||
| JPS59231870A (ja) * | 1983-06-14 | 1984-12-26 | Nec Corp | 半導体装置 |
-
1988
- 1988-10-12 JP JP63256257A patent/JP2730088B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02102577A (ja) | 1990-04-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100854078B1 (ko) | 모스 게이트형 전력용 반도체소자 및 그 제조방법 | |
| JP3723410B2 (ja) | 半導体装置とその製造方法 | |
| US5057884A (en) | Semiconductor device having a structure which makes parasitic transistor hard to operate | |
| US4952991A (en) | Vertical field-effect transistor having a high breakdown voltage and a small on-resistance | |
| US4924277A (en) | MIS transistor device | |
| JPH0897411A (ja) | 横型高耐圧トレンチｍｏｓｆｅｔおよびその製造方法 | |
| JP2760709B2 (ja) | 高耐圧のｌｄｄ構造を有する半導体装置及びその製造方法 | |
| JPH09219512A (ja) | Ｍｏｓ電界効果トランジスタ及びその製造方法 | |
| JPH0334466A (ja) | 縦形二重拡散ｍｏｓｆｅｔ | |
| JP2730088B2 (ja) | 高耐圧半導体装置 | |
| JPH0770717B2 (ja) | 半導体装置 | |
| JPH0237777A (ja) | 縦型電界効果トランジスタ | |
| JPH0456473B2 (ja) | ||
| JPS6164165A (ja) | Ｍｏｓ型電界効果トランジスタ | |
| JP2689874B2 (ja) | 高耐圧ｍｏｓトランジスタ | |
| JPH0349266A (ja) | Ｍｏｓ型半導体装置 | |
| JP2668713B2 (ja) | 高耐圧半導体装置 | |
| JP2925161B2 (ja) | 絶縁ゲート型電界効果トランジスタ | |
| JP4797280B2 (ja) | 半導体装置 | |
| JP2651033B2 (ja) | 二重拡散ｍｏｓトランジスタ | |
| JP2864499B2 (ja) | 電界効果型薄膜トランジスタ | |
| JP3233002B2 (ja) | 電界効果トランジスタ | |
| JPS6223170A (ja) | 電力用縦型電界効果トランジスタの製造方法 | |
| JPS61125084A (ja) | 半導体集積回路装置 | |
| JPH0251278A (ja) | 二重拡散型電界効果半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071219 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081219 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term |