JP2668713B2 - 高耐圧半導体装置 - Google Patents
高耐圧半導体装置Info
- Publication number
- JP2668713B2 JP2668713B2 JP24189588A JP24189588A JP2668713B2 JP 2668713 B2 JP2668713 B2 JP 2668713B2 JP 24189588 A JP24189588 A JP 24189588A JP 24189588 A JP24189588 A JP 24189588A JP 2668713 B2 JP2668713 B2 JP 2668713B2
- Authority
- JP
- Japan
- Prior art keywords
- drain region
- region
- insulating film
- semiconductor device
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、プリンターあるいは表示装置の駆動半導
体集積回路を構成する高耐圧半導体装置に関する。
体集積回路を構成する高耐圧半導体装置に関する。
この発明は、駆動半導体集積回路用MOS型高耐圧半導
体装置において、高電圧が印加されるドレイン領域を、
二重拡散構造にするとともに、二重拡散領域の上の絶縁
膜をフィールド絶縁膜とすることにより、耐圧の向上及
び駆動能力の向上を可能にするものである。
体装置において、高電圧が印加されるドレイン領域を、
二重拡散構造にするとともに、二重拡散領域の上の絶縁
膜をフィールド絶縁膜とすることにより、耐圧の向上及
び駆動能力の向上を可能にするものである。
従来、第２図に示すように、Ｐ型シリコン基板１の表
面にドレイン領域6A,6D及びソース領域5A,5Dが形成さ
れ、さらに、その間のチャネル領域上にゲート酸化膜３
を介してゲート電極４を設けたMOS型高耐圧トランジス
タが知られている。特に、高耐圧が印加されるドレイン
領域は、耐圧を上げるために、深さが浅く、濃度が薄い
N+ドレイン領域6Dが設けられている。
面にドレイン領域6A,6D及びソース領域5A,5Dが形成さ
れ、さらに、その間のチャネル領域上にゲート酸化膜３
を介してゲート電極４を設けたMOS型高耐圧トランジス
タが知られている。特に、高耐圧が印加されるドレイン
領域は、耐圧を上げるために、深さが浅く、濃度が薄い
N+ドレイン領域6Dが設けられている。
しかし、従来の高耐圧MOSトランジスタは、耐圧を上
げるために浅く薄いN+ドレイン領域6Dの濃度を低くする
ために、その抵抗値が高くなり駆動能力（大きくドレイ
ン電流を流す能力）を向上させることができなかった。
げるために浅く薄いN+ドレイン領域6Dの濃度を低くする
ために、その抵抗値が高くなり駆動能力（大きくドレイ
ン電流を流す能力）を向上させることができなかった。
そこで、この発明は従来のこのような欠点を解決する
ため、高耐圧でしかも、高駆動能力の高耐圧半導体装置
を得ることを目的としている。
ため、高耐圧でしかも、高駆動能力の高耐圧半導体装置
を得ることを目的としている。
上記問題点を解決するために、この発明は、ドレイン
領域を濃度の濃い領域と薄い領域との二重構造にすると
ともに、その二重構造のドレイン領域とゲート電極との
間の絶縁膜をフィールド絶縁膜で形成することにより、
高耐圧・高駆動半導体装置を達成した。
領域を濃度の濃い領域と薄い領域との二重構造にすると
ともに、その二重構造のドレイン領域とゲート電極との
間の絶縁膜をフィールド絶縁膜で形成することにより、
高耐圧・高駆動半導体装置を達成した。
以下に、この発明の実施例を図面に基づいて説明す
る。第１図は、本発明の高耐圧半導体装置の断面図であ
る。Ｐ型シリコン基板１の表面にゲート酸化膜３を介し
てゲート電極４が形成されている。ソース領域及びドレ
イン領域を共に高耐圧にする場合は、第１図のように対
称的に形成される。配線とコンタクトを形成するための
濃いN+のソース領域5A及びドレイン領域6Aが形成されて
おり、その内側に、深さ方向に二重構造のソース領域5
B,5C及びドレイン領域6B,6Cが形成されている。濃度が
濃いソース領域5B及びドレイン領域6Bは、濃度が薄いソ
ース領域5C及びドレイン領域6Cの中に設けられている。
また、この二重構造のソース領域5B,5C及びドレイン領
域6B,6Cの上の絶縁膜にはフィールド酸化膜２が形成さ
れている。この二重のソース領域及びドレイン領域は、
フィールド酸化前に、フィールド酸化マスク用チッ化膜
に対して自己整合的にイオン注入により形成されてい
る。濃く浅いN+ソース領域5B及びドレイン領域6Bには、
拡散係数の小さいヒ素のイオン注入により形成し、濃度
が薄く深いソース領域5C及びドレイン領域6Cには、拡散
係数の大きいリンのイオン注入により形成することによ
り、第１図のように二重構造に形成できる。また、フィ
ールド酸化マスク用チッ化膜をマスクにして自己整合的
にイオン注入により形成することにより、この二重構造
のソース領域5B,5C及びドレイン領域6B,6Cの上に自己整
合的にフィールド酸化膜２が形成できる。領域5C,6Cを
深く形成するには、イオン注入後熱拡散した後に、領域
5B,6Bを形成すればよい。従って、高耐圧トランジスタ
のチャネル長は、このフィールド酸化膜２の間隔で決め
ることができるため、駆動能力のバラツキが少ない。ま
た、二重構造のソース領域5B,5C及びドレイン領域6B,6C
の抵抗は、ソース領域5B及びドレイン領域6Bの濃度が高
く、ソース領域5C及びドレイン領域6Cの深さが深いこと
から非常に小さくすることができる。さらに、二重構造
のソース領域5B,5C及びドレイン領域6B,6Cの耐圧は、ソ
ース領域5C及びドレイン領域6Cの表面濃度が薄く、さら
に、その上の絶縁膜がフィールド酸化膜２と厚いため
に、非常に高くすることができる。即ち、ソース領域及
びドレイン領域を二重構造に形成し、その上の絶縁膜を
フィールド酸化膜とすることにより、高耐圧・高駆動の
MOS型トランジスタが実現できる。濃いN+のソース領域5
A及びドレイン領域6Aは、フィールド酸化膜２をマスク
としてイオン注入により自己整合的に形成できるので、
二重構造のソース領域及びドレイン領域と電気的に抵抗
少なく接続できる。
る。第１図は、本発明の高耐圧半導体装置の断面図であ
る。Ｐ型シリコン基板１の表面にゲート酸化膜３を介し
てゲート電極４が形成されている。ソース領域及びドレ
イン領域を共に高耐圧にする場合は、第１図のように対
称的に形成される。配線とコンタクトを形成するための
濃いN+のソース領域5A及びドレイン領域6Aが形成されて
おり、その内側に、深さ方向に二重構造のソース領域5
B,5C及びドレイン領域6B,6Cが形成されている。濃度が
濃いソース領域5B及びドレイン領域6Bは、濃度が薄いソ
ース領域5C及びドレイン領域6Cの中に設けられている。
また、この二重構造のソース領域5B,5C及びドレイン領
域6B,6Cの上の絶縁膜にはフィールド酸化膜２が形成さ
れている。この二重のソース領域及びドレイン領域は、
フィールド酸化前に、フィールド酸化マスク用チッ化膜
に対して自己整合的にイオン注入により形成されてい
る。濃く浅いN+ソース領域5B及びドレイン領域6Bには、
拡散係数の小さいヒ素のイオン注入により形成し、濃度
が薄く深いソース領域5C及びドレイン領域6Cには、拡散
係数の大きいリンのイオン注入により形成することによ
り、第１図のように二重構造に形成できる。また、フィ
ールド酸化マスク用チッ化膜をマスクにして自己整合的
にイオン注入により形成することにより、この二重構造
のソース領域5B,5C及びドレイン領域6B,6Cの上に自己整
合的にフィールド酸化膜２が形成できる。領域5C,6Cを
深く形成するには、イオン注入後熱拡散した後に、領域
5B,6Bを形成すればよい。従って、高耐圧トランジスタ
のチャネル長は、このフィールド酸化膜２の間隔で決め
ることができるため、駆動能力のバラツキが少ない。ま
た、二重構造のソース領域5B,5C及びドレイン領域6B,6C
の抵抗は、ソース領域5B及びドレイン領域6Bの濃度が高
く、ソース領域5C及びドレイン領域6Cの深さが深いこと
から非常に小さくすることができる。さらに、二重構造
のソース領域5B,5C及びドレイン領域6B,6Cの耐圧は、ソ
ース領域5C及びドレイン領域6Cの表面濃度が薄く、さら
に、その上の絶縁膜がフィールド酸化膜２と厚いため
に、非常に高くすることができる。即ち、ソース領域及
びドレイン領域を二重構造に形成し、その上の絶縁膜を
フィールド酸化膜とすることにより、高耐圧・高駆動の
MOS型トランジスタが実現できる。濃いN+のソース領域5
A及びドレイン領域6Aは、フィールド酸化膜２をマスク
としてイオン注入により自己整合的に形成できるので、
二重構造のソース領域及びドレイン領域と電気的に抵抗
少なく接続できる。
第３図は、ドレイン領域のみ高耐圧の半導体装置の実
施例の断面図である。ドレイン領域6A,6B,6Cのみ、二重
構造にすることにより、ドレイン領域6A,6B,6Cのみ高耐
圧にできる。
施例の断面図である。ドレイン領域6A,6B,6Cのみ、二重
構造にすることにより、ドレイン領域6A,6B,6Cのみ高耐
圧にできる。
この発明は、以上説明したように、高耐圧を必要とす
るドレイン領域を、濃度の薄い深いドレイン領域と、そ
の内側に設けられた濃度の濃い浅いドレイン領域とから
成る二重構造にするとともに、その二重構造のドレイン
領域をフィールド酸化膜の下に形成することにより、高
耐圧・高駆動を容易にする効果がある。
るドレイン領域を、濃度の薄い深いドレイン領域と、そ
の内側に設けられた濃度の濃い浅いドレイン領域とから
成る二重構造にするとともに、その二重構造のドレイン
領域をフィールド酸化膜の下に形成することにより、高
耐圧・高駆動を容易にする効果がある。
本発明は、Ｎ型だけでなくＰ型MOSトランジスタに適
用できることは言うまでもない。
用できることは言うまでもない。
第１図はこの発明にかかる高耐圧半導体装置の断面図で
あり、第２図は従来の高耐圧半導体装置の断面図であ
る。第３図はドレイン領域あるいはソース領域いずれか
一方のみ高耐圧を必要とする高耐圧半導体装置の断面図
である。 １……Ｐ型シリコン基板 ２……フィールド酸化膜 ３……ゲート酸化膜 ４……ゲート電極
あり、第２図は従来の高耐圧半導体装置の断面図であ
る。第３図はドレイン領域あるいはソース領域いずれか
一方のみ高耐圧を必要とする高耐圧半導体装置の断面図
である。 １……Ｐ型シリコン基板 ２……フィールド酸化膜 ３……ゲート酸化膜 ４……ゲート電極
Claims (1)
- 【請求項１】第１導電型の半導体基板表面に互いに間隔
を置いて設けられた第２導電型のソース領域及びドレイ
ン領域と、前記ソース領域とドレイン領域との間の前記
半導体基板表面の上に形成されたゲート絶縁膜と、前記
ゲート絶縁膜の上に形成されたゲート電極とから成る高
耐圧半導体装置において、 前記ドレイン領域は、第１のドレイン領域と、前記第１
のドレイン領域に隣接してチャネル側に配置された第２
のドレイン領域と、前記基板に対して平面的に前記第２
のドレイン領域を囲みそして深く形成された第３のドレ
イン領域とから成り、 前記第３のドレイン領域の濃度は前記第１のドレイン領
域と前記第２のドレイン領域の濃度よりも薄く形成され
てLDD構造を形成し、 前記第２のドレイン領域と前記ゲート電極との間には、
前記ゲート絶縁膜の厚みより厚いフイールド絶縁膜が設
けられ、 前記第２のドレイン領域は、前記フイールド絶縁膜の真
下のみに形成されていることを特徴とする高耐圧半導体
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24189588A JP2668713B2 (ja) | 1988-09-27 | 1988-09-27 | 高耐圧半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24189588A JP2668713B2 (ja) | 1988-09-27 | 1988-09-27 | 高耐圧半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0289372A JPH0289372A (ja) | 1990-03-29 |
| JP2668713B2 true JP2668713B2 (ja) | 1997-10-27 |
Family
ID=17081151
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24189588A Expired - Lifetime JP2668713B2 (ja) | 1988-09-27 | 1988-09-27 | 高耐圧半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2668713B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7476947B2 (en) | 2005-03-02 | 2009-01-13 | Ricoh Company, Ltd | Semiconductor device and method of manufacturing the same |
-
1988
- 1988-09-27 JP JP24189588A patent/JP2668713B2/ja not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7476947B2 (en) | 2005-03-02 | 2009-01-13 | Ricoh Company, Ltd | Semiconductor device and method of manufacturing the same |
| US7871867B2 (en) | 2005-03-02 | 2011-01-18 | Ricoh Company, Ltd. | Semiconductor device and method of manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0289372A (ja) | 1990-03-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3723410B2 (ja) | 半導体装置とその製造方法 | |
| JP2932429B2 (ja) | Ｍｏｓ電界効果トランジスタ及びその製造方法 | |
| TW437004B (en) | Semiconductor device and manufacturing method thereof | |
| US7947556B2 (en) | Method of manufacturing semiconductor apparatus | |
| KR910002037B1 (ko) | 반도체장치 및 그 제조방법 | |
| US4952991A (en) | Vertical field-effect transistor having a high breakdown voltage and a small on-resistance | |
| US6900520B2 (en) | Semiconductor element and manufacturing method thereof | |
| JPH08130308A (ja) | 半導体装置 | |
| US5238857A (en) | Method of fabricating a metal-oxide-semiconductor device having a semiconductor on insulator (SOI) structure | |
| JPH0237777A (ja) | 縦型電界効果トランジスタ | |
| JPH05251694A (ja) | Ｍｏｓ型半導体装置及びその製造方法 | |
| US5646055A (en) | Method for making bipolar transistor | |
| JP2668713B2 (ja) | 高耐圧半導体装置 | |
| JP2712359B2 (ja) | 半導体装置の製造方法 | |
| JP2730088B2 (ja) | 高耐圧半導体装置 | |
| JP2919494B2 (ja) | 縦型ｍｏｓｆｅｔ | |
| JPH05299648A (ja) | Ｍｉｓ電界効果トランジスタ | |
| JPH01132167A (ja) | 半導体装置 | |
| JPH06177376A (ja) | Ｍｏｓ電界効果半導体装置の製造方法 | |
| JPH067556B2 (ja) | Ｍｉｓ型半導体装置 | |
| JP3225368B2 (ja) | 半導体装置 | |
| JPS5944784B2 (ja) | 相補型ｍｏｓ半導体装置 | |
| JP2973129B2 (ja) | Ｍｉｓ電界効果トランジスタ | |
| JP2807718B2 (ja) | 半導体装置およびその製造方法 | |
| JP2968640B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 11 Free format text: PAYMENT UNTIL: 20080704 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 12 Free format text: PAYMENT UNTIL: 20090704 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 12 Free format text: PAYMENT UNTIL: 20090704 |