JPH02102577A - 高耐圧半導体装置 - Google Patents
高耐圧半導体装置Info
- Publication number
- JPH02102577A JPH02102577A JP25625788A JP25625788A JPH02102577A JP H02102577 A JPH02102577 A JP H02102577A JP 25625788 A JP25625788 A JP 25625788A JP 25625788 A JP25625788 A JP 25625788A JP H02102577 A JPH02102577 A JP H02102577A
- Authority
- JP
- Japan
- Prior art keywords
- diffusion layer
- layer
- surface side
- oxide film
- type diffusion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 4
- 230000015556 catabolic process Effects 0.000 title abstract description 14
- 239000012535 impurity Substances 0.000 claims abstract description 22
- 238000009792 diffusion process Methods 0.000 abstract description 44
- 238000000034 method Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 48
- 238000002955 isolation Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 2
- 210000004709 eyebrow Anatomy 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は高耐圧半導体装置に関し、特に高耐圧のオフセ
ットゲート型ＭＯ３）ランジスタに関する。
ットゲート型ＭＯ３）ランジスタに関する。
従来の高耐圧のオフセットゲート型ＭＯ３）ランジスタ
として、第５図に示す構造のものが提案されている。図
において、Ｎ−エピタキシャル層ｌの主面にオフセット
部としてのＰ型拡散層２を形成し、かつこの上に厚い酸
化膜３を形成する。
として、第５図に示す構造のものが提案されている。図
において、Ｎ−エピタキシャル層ｌの主面にオフセット
部としてのＰ型拡散層２を形成し、かつこの上に厚い酸
化膜３を形成する。
そして、この酸化膜３の窓に臨んでドレインコンタクト
用Ｐ゛拡散層４．Ｐ０ソース拡散層５を形成し、かつこ
れらの間の酸化膜３上にゲート電極６を形成している。
用Ｐ゛拡散層４．Ｐ０ソース拡散層５を形成し、かつこ
れらの間の酸化膜３上にゲート電極６を形成している。
なお、７．８は夫々ドレイン。
ソースの各電極である。
上述した従来のＭＯＳトランジスタでは、オフセット部
としてのＰ型拡散層２は、Ｎ−エピタキシャル層１の主
面から不純物を拡散して形成している。このため、この
Ｐ型拡散層２の不純物濃度と深さとの関係は第６図に示
すように、表面側の不純物濃度が下部よりも高濃度にな
っている。
としてのＰ型拡散層２は、Ｎ−エピタキシャル層１の主
面から不純物を拡散して形成している。このため、この
Ｐ型拡散層２の不純物濃度と深さとの関係は第６図に示
すように、表面側の不純物濃度が下部よりも高濃度にな
っている。
一般に素子の耐圧は主に表面近傍の空乏層の伸びで決ま
るため、耐圧向上には表面付近の低濃度拡散領域が必要
となる。しかしながら、上述のように従来のＰ型拡散層
２は表面側が高濃度であるため、耐圧の向上には限界が
生じている。
るため、耐圧向上には表面付近の低濃度拡散領域が必要
となる。しかしながら、上述のように従来のＰ型拡散層
２は表面側が高濃度であるため、耐圧の向上には限界が
生じている。
この場合、表面付近を低濃度にするために、低濃度の不
純物を拡散させると、熱処理による構法がりも小さくな
り、拡散層の曲率半径が小さくなってこの面からの耐圧
の低下をまねくことになる。
純物を拡散させると、熱処理による構法がりも小さくな
り、拡散層の曲率半径が小さくなってこの面からの耐圧
の低下をまねくことになる。
本発明は上述した問題を解消した高耐圧のＭＯＳトラン
ジスタを提供することを目的とする。
ジスタを提供することを目的とする。
本発明の高耐圧半導体装置は、オフセット構造の高耐圧
ＭＯ３）ランジスタにおいて、オフセット部の表面側の
不純物濃度をその下部よりも低濃度に構成している。
ＭＯ３）ランジスタにおいて、オフセット部の表面側の
不純物濃度をその下部よりも低濃度に構成している。
即ち、オフセット部の表面側に逆導電型の不純物を浅く
拡散して、低濃度の拡散層を形成する。
拡散して、低濃度の拡散層を形成する。
上述した構成では、オフセット部の表面側における空乏
層の伸びを確保でき、高耐圧を実現する。
層の伸びを確保でき、高耐圧を実現する。
次に、本発明を図面を参照して説明する。
第１図は本発明の第１実施例を示す縦断面図であり、こ
こでは本発明をＰチャネルＭＯ３）ランジスタに適用し
た例を示している。
こでは本発明をＰチャネルＭＯ３）ランジスタに適用し
た例を示している。
図において、Ｎ−エピタキシャル層１の主面にオフセッ
ト部としてのＰ型拡散層２を形成し、かつこの上に厚い
酸化膜３を形成する。このとき、Ｐ型拡散層２の表面か
らＮ型不純物を浅く導入し、Ｐ型拡散層２の表面側に低
濃度のＰ−拡散層２Ａを形成している。また、この酸化
膜３の窓に臨んでドレインコンタクト用Ｐ０拡散層４．
Ｐ０ソース拡散層５を形成し、かつこれらの間の酸化膜
３上にゲート電極６を形成している。なお、７，８は夫
々ドレイン、ソースの各電極、９は眉間酸化膜、１０は
素子分離Ｎ゛拡散層である。
ト部としてのＰ型拡散層２を形成し、かつこの上に厚い
酸化膜３を形成する。このとき、Ｐ型拡散層２の表面か
らＮ型不純物を浅く導入し、Ｐ型拡散層２の表面側に低
濃度のＰ−拡散層２Ａを形成している。また、この酸化
膜３の窓に臨んでドレインコンタクト用Ｐ０拡散層４．
Ｐ０ソース拡散層５を形成し、かつこれらの間の酸化膜
３上にゲート電極６を形成している。なお、７，８は夫
々ドレイン、ソースの各電極、９は眉間酸化膜、１０は
素子分離Ｎ゛拡散層である。
この構成によれば、オフセット部としてのＰ型拡散層２
の不純物濃度プロファイルは、第２図に示すように、表
面側の不純物濃度がその下部の濃度よりも低くなる。し
たがって、Ｐ型拡散層２の表面付近における空乏層の伸
びを止めることはなく、より高い耐圧が実現できる。ま
た、Ｐ型拡散層２自体は低濃度の不純物を拡散させてい
ないため、充分な曲率を得て高耐圧を確保することがで
きる。
の不純物濃度プロファイルは、第２図に示すように、表
面側の不純物濃度がその下部の濃度よりも低くなる。し
たがって、Ｐ型拡散層２の表面付近における空乏層の伸
びを止めることはなく、より高い耐圧が実現できる。ま
た、Ｐ型拡散層２自体は低濃度の不純物を拡散させてい
ないため、充分な曲率を得て高耐圧を確保することがで
きる。
第３図は本発明の第２実施例の縦断面図であり、ここで
は本発明をＮチャネルＭＯＳトランジスタに適用した例
を示している。
は本発明をＮチャネルＭＯＳトランジスタに適用した例
を示している。
図において、１１はＰ−エピタキシャル層、１２はこの
エピタキシャル層１１の主面に形成したオフセット部と
してのＮ型拡散層である。このＮ型拡散層１２には表面
からＰ型不純物を浅く導入し、Ｎ型拡散層１２０表面側
に低濃度のＮ−拡散層１２Ａを形成している。
エピタキシャル層１１の主面に形成したオフセット部と
してのＮ型拡散層である。このＮ型拡散層１２には表面
からＰ型不純物を浅く導入し、Ｎ型拡散層１２０表面側
に低濃度のＮ−拡散層１２Ａを形成している。
また、１３は酸化膜、１４．１５は夫々酸化膜１３の窓
に臨んで形成したドレインコンタクト用Ｎ゛拡散層及び
Ｎ°ソース拡散層である。更に、１６は酸化膜１３上に
形成したゲート電極、１７゜１８は夫々ドレイン、ソー
スの各電極、１９は眉間酸化膜、２０は素子分離Ｐ＋拡
散層である。
に臨んで形成したドレインコンタクト用Ｎ゛拡散層及び
Ｎ°ソース拡散層である。更に、１６は酸化膜１３上に
形成したゲート電極、１７゜１８は夫々ドレイン、ソー
スの各電極、１９は眉間酸化膜、２０は素子分離Ｐ＋拡
散層である。
この構成においても、オフセット部としてのＮ型拡散層
１２の不純物濃度プロファイルは、第４図に示すように
、表面側の不純物濃度がその下部の濃度よりも低くなり
、Ｎ型拡散層１２の表面付近における空乏層の伸びを止
めることなく、より高い耐圧が実現できる。
１２の不純物濃度プロファイルは、第４図に示すように
、表面側の不純物濃度がその下部の濃度よりも低くなり
、Ｎ型拡散層１２の表面付近における空乏層の伸びを止
めることなく、より高い耐圧が実現できる。
以上説明したように本発明は、オフセット部の表面側の
不純物濃度をその下部よりも低濃度に構成しているので
、オフセット部の表面側における空乏層の伸びを確保で
き、かつオフセット部の充分な曲率を確保してＭＯＳ）
ランジスタの高耐圧を実現することができる効果がある
。
不純物濃度をその下部よりも低濃度に構成しているので
、オフセット部の表面側における空乏層の伸びを確保で
き、かつオフセット部の充分な曲率を確保してＭＯＳ）
ランジスタの高耐圧を実現することができる効果がある
。
第１図は本発明の第１実施例の縦断面図、第２図は第１
図のＸＹ線に沿う不純物濃度のプロファイル図、第３図
は本発明の第２実施例の縦断面図、第４図は第３図のＸ
Ｙ線に沿う不純物濃度のプロファイル図、第５図は従来
のＭＯＳ）ランジスタの縦断面図、第６図は第５図のＸ
Ｙ線に沿う不純物濃度のプロファイル図である。 ｌ・・・Ｎ−エピタキシャル層、２・・・Ｐ型拡散層、
２Ａ・・・Ｐ−拡散層、３・・・酸化膜、４・・・ドレ
インコンタクト用Ｐ゛拡散層、５・・・Ｐ＋ソース拡散
層、６・・・ゲート電極、７・・・ドレイン電極、８・
・・ソース電極、９・・・層間酸化膜、１０・・・素子
分離Ｎ°拡散層、１１・・・Ｐ−エピタキシャル層、１
２・・・Ｎ型拡散層、１２Ａ・・・Ｎ−拡散層、１３・
・・酸化膜、１４・・・度さコンタクト用Ｎ゛拡散層、
１５・・・Ｎ０ソ一ス拡散層、１６・・・ゲート電極、
１７・・・ドレイン電極、１８・・・ソース電極、１９
・・・層間絶縁膜、２０・・・素子分離Ｐ゛拡散層。 第３ 図 第５ ２Ａ Ｐ’孤新
図のＸＹ線に沿う不純物濃度のプロファイル図、第３図
は本発明の第２実施例の縦断面図、第４図は第３図のＸ
Ｙ線に沿う不純物濃度のプロファイル図、第５図は従来
のＭＯＳ）ランジスタの縦断面図、第６図は第５図のＸ
Ｙ線に沿う不純物濃度のプロファイル図である。 ｌ・・・Ｎ−エピタキシャル層、２・・・Ｐ型拡散層、
２Ａ・・・Ｐ−拡散層、３・・・酸化膜、４・・・ドレ
インコンタクト用Ｐ゛拡散層、５・・・Ｐ＋ソース拡散
層、６・・・ゲート電極、７・・・ドレイン電極、８・
・・ソース電極、９・・・層間酸化膜、１０・・・素子
分離Ｎ°拡散層、１１・・・Ｐ−エピタキシャル層、１
２・・・Ｎ型拡散層、１２Ａ・・・Ｎ−拡散層、１３・
・・酸化膜、１４・・・度さコンタクト用Ｎ゛拡散層、
１５・・・Ｎ０ソ一ス拡散層、１６・・・ゲート電極、
１７・・・ドレイン電極、１８・・・ソース電極、１９
・・・層間絶縁膜、２０・・・素子分離Ｐ゛拡散層。 第３ 図 第５ ２Ａ Ｐ’孤新
Claims (1)
- １、オフセット構造の高耐圧ＭＯＳトランジスタにおい
て、オフセット部の表面側の不純物濃度をその下部より
も低濃度に構成したことを特徴とする高耐圧半導体装置
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63256257A JP2730088B2 (ja) | 1988-10-12 | 1988-10-12 | 高耐圧半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63256257A JP2730088B2 (ja) | 1988-10-12 | 1988-10-12 | 高耐圧半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02102577A true JPH02102577A (ja) | 1990-04-16 |
| JP2730088B2 JP2730088B2 (ja) | 1998-03-25 |
Family
ID=17290127
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63256257A Expired - Lifetime JP2730088B2 (ja) | 1988-10-12 | 1988-10-12 | 高耐圧半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2730088B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5304827A (en) * | 1991-10-15 | 1994-04-19 | Texas Instruments Incorporated | Performance lateral double-diffused MOS transistor |
| US5374843A (en) * | 1991-05-06 | 1994-12-20 | Silinconix, Inc. | Lightly-doped drain MOSFET with improved breakdown characteristics |
| US5386136A (en) * | 1991-05-06 | 1995-01-31 | Siliconix Incorporated | Lightly-doped drain MOSFET with improved breakdown characteristics |
| TWI476923B (zh) * | 2012-05-04 | 2015-03-11 | Richtek Technology Corp | 雙擴散汲極金屬氧化物半導體元件及其製造方法 |
| DE19711729B4 (de) * | 1996-03-22 | 2017-10-26 | Fuji Electric Co., Ltd. | Horizontal-Feldeffekttransistor und Verfahren zu seiner Herstellung |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54103756U (ja) * | 1977-12-29 | 1979-07-21 | ||
| JPS59231870A (ja) * | 1983-06-14 | 1984-12-26 | Nec Corp | 半導体装置 |
-
1988
- 1988-10-12 JP JP63256257A patent/JP2730088B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54103756U (ja) * | 1977-12-29 | 1979-07-21 | ||
| JPS59231870A (ja) * | 1983-06-14 | 1984-12-26 | Nec Corp | 半導体装置 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5374843A (en) * | 1991-05-06 | 1994-12-20 | Silinconix, Inc. | Lightly-doped drain MOSFET with improved breakdown characteristics |
| US5386136A (en) * | 1991-05-06 | 1995-01-31 | Siliconix Incorporated | Lightly-doped drain MOSFET with improved breakdown characteristics |
| US5304827A (en) * | 1991-10-15 | 1994-04-19 | Texas Instruments Incorporated | Performance lateral double-diffused MOS transistor |
| US5382535A (en) * | 1991-10-15 | 1995-01-17 | Texas Instruments Incorporated | Method of fabricating performance lateral double-diffused MOS transistor |
| DE19711729B4 (de) * | 1996-03-22 | 2017-10-26 | Fuji Electric Co., Ltd. | Horizontal-Feldeffekttransistor und Verfahren zu seiner Herstellung |
| TWI476923B (zh) * | 2012-05-04 | 2015-03-11 | Richtek Technology Corp | 雙擴散汲極金屬氧化物半導體元件及其製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2730088B2 (ja) | 1998-03-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0334466A (ja) | 縦形二重拡散ｍｏｓｆｅｔ | |
| JPH03129767A (ja) | 相補型電界効果トランジスタ | |
| JPH02102577A (ja) | 高耐圧半導体装置 | |
| JP2689874B2 (ja) | 高耐圧ｍｏｓトランジスタ | |
| US20030030105A1 (en) | Semiconductor device | |
| CN216871980U (zh) | 金属-氧化物半导体场效应晶体管结构 | |
| JPS60262468A (ja) | Ｍｏｓ型電界効果トランジスタ | |
| JP2651033B2 (ja) | 二重拡散ｍｏｓトランジスタ | |
| JPH09205201A (ja) | 横型ｍｏｓｆｅｔ | |
| JPH02192168A (ja) | 半導体集積回路装置 | |
| JPH0864686A (ja) | 半導体装置及びその製造方法 | |
| JP3233002B2 (ja) | 電界効果トランジスタ | |
| JPH08167720A (ja) | 半導体装置 | |
| JPS59228764A (ja) | 半導体装置 | |
| KR20040067057A (ko) | 고전압 수직형 이중확산 ｍｏｓ 트랜지스터의 제조방법 | |
| JP2002208700A (ja) | トレンチゲートｍｏｓｆｅｔ | |
| JPH0215672A (ja) | 半導体装置 | |
| JPS63173368A (ja) | Ｍｏｓトランジスタ | |
| JPH07176728A (ja) | 高耐圧ｍｏｓトランジスタ | |
| JPS60154662A (ja) | Ｍｏｓ型半導体装置 | |
| JPH06338610A (ja) | Ｍｏｓトランジスタ | |
| JPS6298777A (ja) | 電界効果半導体装置 | |
| JPH01166563A (ja) | 半導体デバイス | |
| JPS63124575A (ja) | 半導体装置 | |
| JPH01162372A (ja) | Ｍｉｓ型トランジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071219 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081219 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term |