JPH0215672A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、チャンネルストッパー領域を仔するＭ　Ｉ　
Ｓ構造の半導体装置に関し、特にソース−トレイン間の
リークの発生を防止した、高耐圧トランジスタに関する
。

〔発明の概要〕

本発明は、素子分離領域及び素子分離領域下に設けられ
たチャンネルストッパー領域により、電気的に隔離され
た素子形成領域に、ソース、ドレイン及びゲートからな
るＭＩＳ構造トランジスタを構成してなる半導体装置に
おいて、素子分離領域の１・゛レイン領域に隣接する領
域下にオフセット領域を設けると共に、素子分離領域端
部のゲートがオーバーラツプする領域下においては、ド
レイン領域に隣接する領域にオフセット領域を設け、そ
の他の領域にはチャンネルストッパー領域を設けること
により、ドレイン−ソース間のリークの発生を防止する
と共に、ＰＮ接合部の耐圧が高い半導体装置を提供する
。

〔従来の技術〕

一般に第１導電型の半導体領域に素子分離領域を形成す
る場合には、第１導電型の不純物を素子分離領域下に導
入し、チャンネルストッパー領域を形成することが行わ
れる。

第２図は、このような素子分離領域を形成した半導体基
板等の一例を示しており、第２図において、Ｐウェル領
域１１上に例えばドレイン・ソース領域であるＮ　型の
高濃度不純物領域１２及び１３が形成され、この高濃度
不純物領域１２と高濃度不純物領域１３の間には素子分
離領域１４が形成されている。そして、この素子分離領
域１４上に例えば配線等である多結晶シリコン層１５が
配接され、更に素子分離領域１４の下部には、前記高濃
度不純物領域１２．１３の間の電気的反転を防止するた
めに、Ｐ型の不純物が導入されてなるチャンネルストッ
パー領域１０が形成されている。

このようなチャンネルストッパー領域１０を有した半導
体装置は、チャンネルストッパー領域１０の不純物濃度
が高いほど、寄生ＭＯ９）ランジスタの閾値電圧Ｖｔｈ
が高くなる。従って、チャンネルストッパー領域ｌＯの
不純物濃度が高くなればなるほど、電気的反転を防止し
て良好な素子分離特性が得られることになる。

しかし、チャンネルストッパー領域１０の不純物濃度が
高い場合には、例えば矢印で示す部分における高濃度不
純物領域１３とチャンネルストッパー領域１０の間のＰ
Ｎ接合１６での逆方向特性が劣化する。すなわち、チャ
ンネルストッパー領域１０の濃度を高めることによって
は良好な素子分離特性が得られるものの、その反面、空
乏層の拡がりが抑えられることがらＰＮ接合１６におけ
る耐圧が低下し、またリーク電流等ら増加することにな
る。

そこで、第３図に示すように、素子分離領域下において
、素子形成領域に隣接する領域に、チャンネルストッパ
ー領域の存在しないオフセット領域を設けることが知ら
れている。例えばＰ型の半導体領域（ＰＷｅＬＬ）にＮ
　型の高濃度不純物を導入して形成されるドレイン領域
ｌとソース領域２及び絶縁酸化膜上に形成されるゲート
電極３により、ＭＯＳトランジスタ素子が構成されてい
る。この素子形成領域に隣接する周囲には、素子分離領
域５が選択酸化法により形成されており、素子分離領域
５の下部には、Ｐ　型の高濃度不純物を導入することに
よりチャンネルストッパー領域６が形成されているが、
素子分離領域５の下における素子形成領域に隣接する領
域は、チャンネルストッパー領域６が存在しないオフセ
ット領域４か設けられている。

従って、ドレイン領域１及びソース領域２を形成するＮ
　型の高濃度不純物領域とチャンネルストッパー領域６
を形成するＰ　型の高濃度不純物領域が隣接しておらず
、Ｎ＋型の高濃度不純物領域に隣接しているオフセット
領域は、Ｐ型の低濃度不純物領域であるため、空乏層が
充分拡がり易く、よってＰＮ接合部の耐圧を高くするこ
とができる。

〔発明が解決しようとする問題点〕

しかしながら、このように構成された半導体装置におい
て、第３図の斜線により示す領域、すなわち素子分離領
域５の端部のベース電極がオーバーラツプする領域下に
おいては、素子分離領域５を形成する熱酸化工程により
、オフセット領域４を形成するＰ型の低濃度不純物の素
子分離領域５中への偏析が生じ、オフセット領域４の界
面濃度が更に低下する。従ってオフセット領域４に電気
的反転か生じ、ドレイン−ソース間にリークが発生して
しまうという問題点があった。

また、オフセット領域をＰ−型の低濃度不純物領域とす
ることが、特開昭６１−２４５５３７により提案されて
いるが、ドレイン−ソース間のリークの発生を防止ずろ
ことはできなかった。

そこで本発明は、ドレイン−ソース間のリークの発生を
防止した、高耐圧トランジスタを構成する半導体装置を
提供することを目的とする。

〔問題を解決するための手段〕

前記問題点を解消し、上記目的を達成するために、本発
明に係る半導体装置は、第１導電型の半導体領域に設け
られた素子分離領域下に、第１導電型の不純物を導入し
てチャンネルストッパー領域を形成し、電気的に隔離さ
れた素子形成領域にソース、ドレイン及びゲート電極か
らなるＭＩＳ構造の半導体素子を形成する半導体装置に
おいて、少なくとら、素子分離領域端部のドレイン領域
に隣接する領域下にオフセット領域を設けると共に、素
子分離領域端部のゲート電極がオーバーラツプする領域
下においては、少なくともドレイン領域に隣接する領域
を除いて、チャンネルストッパー領域を設けて構成され
る。

〔作用〕

このように構成される本発明に係る半導体装置において
、ドレイン領域に隣接して設けられたオフセット領域は
、第１導電型の低濃度半導体領域であるため、第１導電
型の高濃度不純物領域であるチャンネルストッパー領域
に比べて、空乏層が充分拡がり易い。従って、第２導電
型の高濃度不純物領域であるドレイン領域とのＰＮ接合
部における耐圧を高くすることができる。

また、素子分離領域端部のゲート電極がオーバーラツプ
する領域下においては、ドレイン領域に隣接する領域を
除いて、第１導電型の高濃度不純物領域であるチャンネ
ルストッパー領域が設けられているため、電気的反転は
なく、従ってドレイン−ソース間のリークが生じない。

なお、一般にＭＯＳトランジスタにおいて、ソースはグ
ランドレベルで使用するため、ソース領域におけるＰＮ
接合部の高耐圧化はほとんど考慮する必要はない。

〔実施例〕

第１図に、本発明に係る半導体装置の一例を示す。第３
図に示した従来の半導体装置の各部と同一の部分につい
ては、同一符号を用いることにより詳細な説明は省略す
る。

第１図において、第１導電型として、例えばＰ型のシリ
コン領域（ＰＷｅＬＬ）の主面に臨むように、Ｎ＋型の
高濃度不純物領域であるドレイン領域１及びソース領域
２を形成し、例えばシリコン酸化膜を介して、多結晶シ
リコン等からなるゲート電極３を設けることにより、Ｍ
ＯＳトランジスタ素子を構成する。このトランジスタ素
子を他の素子から電気的に隔離するために、ドレイン領
域ｌ及びソース領域２に主面上隣接するように素子分離
領域５を選択酸化法により形成し、その下部のシリコン
領域にはチャンネルストッパー領域６を形成する。チャ
ンネルストッパー領域６は、例えばボロン等のＰ＋型高
濃度不純物を導入して構成される。

素子分離領域５のドレイン領域１に隣接する領域下には
、チャンネルストッパー領域６が存在しないオフセット
領域４を設ける。オフセット領域４はＰ型の半導体領域
であるため、Ｐ＋型の高濃度不純物領域であるチャンネ
ルストッパー領域６に比べて、空乏層が充分に拡がり易
いので、ドレイン領域とのＰＮ接合部の耐圧を高くする
ことができる。

オフセット領域４は、素子分離領域５の端部のゲート？
［ｔｔ！ｉｉｌ！３がオーバーラツプする領域下まで延
伸し、ゲート幅方向の途中で終端するように設ける。す
なわち、第１図において斜線により示す領域にもオフセ
ット領域４を設ける。

素子分離領域５のソース領域２に隣接する領域下にはチ
ャンネルストッパー領域６をソース領域２に隣接して設
ける。一般にＭＯＳトランジスタにおいては、ソースは
グランドレベルで使用するため、ソース領域２の端部の
ＰＮ接合部の耐圧はほとんど考慮する必要はない。

チャンネルストッパー領域６は、更に素子分離領域５の
端部のゲート電極３がオーバーラツプする領域の下部に
延伸して、ゲート幅方向の途中でオフセット領域４に隣
接するように設ける。

すなわち、素子分離領域５の端部のゲート電極３がオー
バーラツプする領域下においては、ドレイン領域ｌに隣
接する領域にオフセット領域４を設け、ソース領域２に
隣接する領域にチャンネルストッパー領域６を設けた構
成となる。

ところで、上述したようなオフセット領域を設けるため
には、従来のチャンネルストッパー領域を形成する過程
において、ドレイン領域ｌ及びオフセット領域４をフォ
トレノストによりマスクして、高濃度不純物を注入する
ことにより、所定のオフセット領域４を有するヂャンネ
ルストソパー領域６が形成されろ。ソース領域２はシリ
コンナイトライドによりマスクされているので、セルフ
アラインメントによりチャンネルストッパー領域６が形
成される。

従って、素子分離領域５の端部のゲート電極３がオーバ
ーラツプする領域下においても、ドレイン領域１とのＰ
Ｎ接合部における耐圧を高くすることができ、更に、チ
ャンネル７１　）ツバ−領域６を設けることにより、素
子分離領域５のゲート電極３がオーバーラツプする領域
下の電気的反転が防止できるので、ドレイン−ソース間
にリークが生じることもない。

本発明に係る半導体装置は、上述した実施例に限定され
るものではなく、少なくとも素子分離領域端部のゲート
がオーバーラツプする領域下において、ドレイン領域に
隣接する領域を除いた領域にチャンネルストッパー領域
を有していれば、例えば素子分離領域下のソース領域に
隣接する領域にオフセット領域を設けてもよい。

〔発明の効果〕

以北の説明から明らかなように、本発明に係る半導体装
置によれば、素子分離領域の端部のゲート電極がオーバ
ーラツプする領域下において、ドレイン領域に隣接する
領域にはオフセット領域が設けられているため、ドレイ
ン領域とのＰＮ接合部における耐圧を高くすることがで
き、ドレイン領域に隣接する領域を除く領域にはチャン
ネルストッパー領域が設けられているため、電気的反転
が防止でき、従ってドレイン−ソース間にリークが生じ
ることがない半導体装置を提供することができる。

【図面の簡単な説明】

第１図は本発明に係る半導体装置の一例を示す平面図及
びＡ−Ａ’　　　ｌ３−Ｂ’　　　Ｃ−Ｃ’　間の断面
図、第２図は従来のチャンネルストッパー領域の構成を
示す断面図であり、第３図は従来の半導体装置を示す平
面図及びａ−ａ’　、ｂ−ｂ’　、ｃ−ｃ間の断面図で
ある。 ｌ・・・・・・・・・・・ドレイン領域２・・・・・・
・・・・・・ソース領域３・・・・・・・・・・・ゲー
ト電極

Claims (1)

1. 【特許請求の範囲】 第１導電型の半導体領域に設けられた素子分離領域と、
   前記素子分離領域下に第１導電型の不純物を導入して形
   成されたチャンネルストッパー領域と、ソース、ドレイ
   ン及びゲートからなるＭＩＳ構造のトランジスタが形成
   された素子形成領域を有する半導体装置において、 少なくとも、前記素子分離領域端部のドレイン領域に隣
   接する領域下に、オフセット領域を設けると共に、 前記素子分離領域端部のゲートがオーバーラップする領
   域下においては、少なくともドレインに隣接する領域を
   除いて、チャンネルストッパー領域を設けたことを特徴
   とする半導体装置。