KR100397858B1 - 절연게이트 바이폴라 트랜지스터 - Google Patents

절연게이트 바이폴라 트랜지스터 Download PDF

Info

Publication number
KR100397858B1
KR100397858B1 KR1019960074222A KR19960074222A KR100397858B1 KR 100397858 B1 KR100397858 B1 KR 100397858B1 KR 1019960074222 A KR1019960074222 A KR 1019960074222A KR 19960074222 A KR19960074222 A KR 19960074222A KR 100397858 B1 KR100397858 B1 KR 100397858B1
Authority
KR
South Korea
Prior art keywords
region
main well
high concentration
extension line
horizontal extension
Prior art date
Application number
KR1019960074222A
Other languages
English (en)
Other versions
KR19980055016A (ko
Inventor
석경욱
Original Assignee
페어차일드코리아반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 페어차일드코리아반도체 주식회사 filed Critical 페어차일드코리아반도체 주식회사
Priority to KR1019960074222A priority Critical patent/KR100397858B1/ko
Publication of KR19980055016A publication Critical patent/KR19980055016A/ko
Application granted granted Critical
Publication of KR100397858B1 publication Critical patent/KR100397858B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명은 트랜지스터에 관한 것으로서, 특히 절연게이트 바이폴라트랜지스터에 있어서, 고농도 제 1 도전형 반도체기판 상에 순차적으로 형성된 고농도 제 2 도전형 버퍼층 및 저농도 제 2 도전형 에피층; 상기 에피층의 반도체기판 표면근방에 이격되어 형성된 제 1 도전형 메인웰영역들; 상기 메인웰영역 내에 형성된, 중앙부가 절단된 사다리 형태의 평면구조를 가지는 고농도 제 2 도전형 소스영역; 상기 소스영역 중 절단된 중앙부가 있는 영역의 수평연장선 상에서, 상기 메인웰영역들 사이에 형성된 제 1 도전형 서브웰영역들; 상기 소스영역 중 절단된 중앙부가 있는 영역의 수평연장선 근방에서는 상기 메인웰영역 내의 채널영역과 고농도 제 2 도전형 소스영역의 일부, 상기 외부에 노출된 에피층, 및 상기 서브웰영역의 일부를 덮고, 상기 수평연장선 근방 이외의 영역에서는 상기 메인웰영역 내의 채널영역과 고농도 제 2 도전형 소스영역의 일부 및 상기 외부에 노출된 에피층을 덮는 게이트산화막; 상기 게이트산화막 상에 형성된 게이트전극을 구비하는 것을 특징으로 한다.

Description

절연게이트 바이폴라트랜지스터
본 발명은 트랜지스터에 관한 것으로서, 특히 절연게이트 바이폴라트랜지스터에 관한 것이다.
도 1 에 종래기술에 의한 절연게이트 바이폴라트랜지스터가 도시되어 있다. 고농도 N형 소스영역(45) 밑을 흐르는 정공 전류와 그 부분의 저항(Rb)때문에 고농도 N형 소스영역(45)의 오른쪽 끝의 PN 접합간의 전압이 커지게 된다. 그러면 이 PN 접합에서 전하전송자의 주입이 일어나 고농도 N형 소스영역(45)에서 저농도 N형 에피층(30)으로 게이트(60) 밑의 모스채널을 통하지 않고도 전자들이 이동할 수 있게 된다. 이렇게 되면 게이트(60)에 음전압을 인가하더라도 이 소자에서 흐르는 전류가 차단되지 않게 되는데, 이 현상을 래치업(latch-up)이라고 한다.
이 래치업에 의해서 소자에 흐를수 있는 최대전류가 결정되고 단락회로(Short circuit)가 발생할 경우 소자가 견딜수 있는 시간이 결정된다. 단락회로(Short circuit)가 발생할 경우 고전압, 고전류가 동시에 인가되므로 소자의 온도가 급격히 상승한다. 온도가 상승함에 따라 P형 웰영역(40)과 고농도 N형 소스영역(45) 간의 PN 접합에서 전하 전송자 주입이 일어나게 되는 전압이 작아진다. 따라서 어느 순간에 래치업이 발생할 때, 보호회로가 작동하는 것이 이보다 늦어지게 되면 소자의 전류를 차단할 수 없게 되어 계속 전류가 흐르다가 소자가 파괴된다.
따라서, 이 래치업을 억제하는 것은 견고한 절연게이트 바이폴라트랜지스터를 만드는데 핵심적인 문제이다.
본 발명의 목적은 이와 같은 종래기술의 문제점을 해결하기 위하여, 에미터발라스트 저항효과를 이용하고, 국부적으로 제 1 도전형 서브웰영역을 도입함으로써, 래치업이 억제된 절연게이트 바이폴라트랜지스터를 제공하는 데 있다.
상기 목적을 달성하기 위하여, 본 발명은 고농도 제 1 도전형 반도체기판; 상기 반도체기판 상에 형성된 고농도 제 2 도전형 버퍼층; 상기 버퍼층 상에 형성된 저농도 제 2 도전형 에피층; 상기 에피층의 반도체기판 표면근방에 소정거리 이격되어 형성된 제 1 도전형 메인웰영역들; 상기 메인웰영역 내에 형성된, 중앙부가 절단된 사다리 형태의 평면구조를 가지는 고농도 제 2 도전형 소스영역; 상기 소스영역 중 절단된 중앙부가 있는 영역의 수평연장선 근방에서, 상기 메인웰영역들 사이에 형성된 제 1 도전형 서브웰영역들; 상기 소스영역 중 절단된 중앙부가 있는 영역의 수평연장선 근방에서는 상기 메인웰영역 내의 채널영역과 고농도 제 2 도전형 소스영역의 일부, 상기 외부에 노출된 에피층, 및 상기 서브웰영역의 일부를 덮고, 상기 수평연장선 근방 이외의 영역에서는 상기 메인웰영역 내의 채널영역과 고농도 제 2 도전형 소스영역의 일부 및 상기 외부에 노출된 에피층을 덮는 게이트산화막; 상기 게이트산화막 상에 형성된 게이트전극; 상기 소스영역 중 절단된 중앙부가 있는 영역의 수평연장선 근방에서는 상기 게이트전극, 상기 고농도 제 2 도전형 소스영역의 일부, 및 상기 서브웰영역의 일부를 덮고, 상기 수평연장선 근방 이외의 영역에서는 상기 게이트전극, 상기 고농도 제 2 도전형 소스영역, 및 상기 메인웰영역의 일부를 덮는 절연막; 결과물의 표면에서, 상기 소스영역 중 절단된 중앙부가 있는 영역의 수평연장선 근방에서는 상기 메인웰영역과 상기 서브웰영역이 연결되고, 상기 수평연장선 근방 이외의 영역에서는 상기 메인웰영역들끼리 연결되도록 형성된 에미터전극; 및 결과물의 밑면에 형성된 콜렉터전극을 구비하는 것을 특징으로 한다.
도 1 은 종래기술에 의한 절연게이트 바이폴라트랜지스터를 도시한 도면.
도 2 는 본 발명의 일실시예를 설명하기 의한 도면.
도 3 은 도 2 의 등가회로를 도시한 도면.
도 4 는 본 발명의 일실시예에 의한 절연게이트 바이폴라틀랜지스터의 평면도.
도 5 는 도 4 의 A-A' 수직단면도.
도 6 은 도 4 의 B-B' 수직단면도.
* 도면의 주요 부분에 대한 부호의 설명 *
10 : 고농도 P형 반도체기판 20 : 고농도 N형 버퍼층
30 : 저농도 N형 에피층 40 : P형 (메인)웰영역
40a : P형 메인웰 접합부
45, 45a, 45b : 고농도 N형 소스영역
48 : P형 서브웰영역 48a : P형 서브웰 접합부
50 : 게이트산화막 60 : 폴리실리콘게이트
70 : 절연막 80 : 에미터전극
80a, 80b : 에미터전극 콘택홀
82 : 콜렉터전극
이하, 첨부도면을 참조하여 본 발명을 보다 상세히 설명하고자 한다.
도 2 에 본 발명의 일실시예를 설명하기 의한 도면이 도시되어 있으며, 도 3 에 도 2 의 등가회로가 도시되어 있다. 래치업은 고농도 N형 소스영역(45a, 45b) 끝부분의 PN 접합에서 전위차가 커지면 발생하게 된다. 따라서 P형 웰영역(40)의 전위가 정공 전류의 증가에 따라 높아질 때 고농도 N형 소스영역(45a, 45b)의 전위도 높아진다면, 전위차 증가가 둔화되어 래치업을 억제할 수 있다. 도 2 와 같이, 고농도 N형 소스영역(45a, 45b)이 에미터전극(80)과 일정거리마다 접촉되어 있는 구조에서, 에미터전극(80)에서 먼 부분의 고농도 N형 소스영역(45b)은 Re가 크므로 에미터 발라스트(emitter ballast) 저항 효과에 의해 전위가 높아진다. 따라서 P형 웰영역(40)의 전위는 그만큼 더 높아져야 래치업이 되는 반면, 고농도 N형 소스영역이 에미터전극(80)과 접촉되어 있는 인근 부위(45a)는 Re가 작으므로 고농도 N형 소스영역(45a)의 전위가 덜 높아지므로 래치업이 쉽게 발생한다. 따라서 이 부분의 전류를 제한하는 것이 필요하다.
도 4 에 본 발명의 일실시예에 의한 절연게이트 바이폴라틀랜지스터의 평면도가 도시되어 있다. 고농도 N형 소스영역(45a, 45b)과 에미터전극(80)이 접촉된 곳의 인근에 JFET(junction field effect transistor) 저항이 큰 부분을 만들어 전류가 적게 흐르도록 한다.
도 5 에 도 4 의 A-A' 수직단면도가 도시되어 있다. 이 구조에서는, 고농도 N형 소스영역(45a) 내의 전류통로가 짧기 때문에 래치업이 일어나기 쉽지만, 메인웰(main well)(40)과 메인웰(main well)(40) 사이에 서브웰(Sub well)(48)이 도입되어 JFET 저항이 커졌으므로, 전류가 많이 흐를수 없어 래치업이 억제된다.
도 6 에 도 4 의 B-B' 수직단면도가 도시되어 있다. 이 구조에서는, 서브웰(48)이 없어 전류가 많이 흐르지만, 에미터 발라스트 저항 효과에 의해 래치업이 억제된다.
본 발명은, 에미터 발라스트 저항 효과 및 메인웰(main well)과 메인웰(main well) 사이에 서브웰(Sub well)의 도입에 의한 JFET 저항의 증가에 의해서, 래치업을 억제한다.

Claims (1)

  1. 고농도 제 1 도전형 반도체기판; 상기 반도체기판 상에 형성된 고농도 제 2 도전형 버퍼층; 상기 버퍼층 상에 형성된 저농도 제 2 도전형 에피층; 상기 에피층의 반도체기판 표면근방에 소정거리 이격되어 형성된 제 1 도전형 메인웰영역들; 상기 메인웰영역 내에 형성된, 중앙부가 절단된 사다리 형태의 평면구조를 가지는 고농도 제 2 도전형 소스영역; 상기 소스영역 중 절단된 중앙부가 있는 영역의 수평연장선 근방에서, 상기 메인웰영역들 사이에 형성된 제 1 도전형 서브웰영역들; 상기 소스영역 중 절단된 중앙부가 있는 영역의 수평연장선 근방에서는 상기 메인웰영역 내의 채널영역과 고농도 제 2 도전형 소스영역의 일부, 상기 외부에 노출된 에피층, 및 상기 서브웰영역의 일부를 덮고, 상기 수평연장선 근방 이외의 영역에서는 상기 메인웰영역 내의 채널영역과 고농도 제 2 도전형 소스영역의 일부 및 상기 외부에 노출된 에피층을 덮는 게이트산화막; 상기 게이트산화막 상에 형성된 게이트전극; 상기 소스영역 중 절단된 중앙부가 있는 영역의 수평연장선 근방에서는 상기 게이트전극, 상기 고농도 제 2 도전형 소스영역의 일부, 및 상기 서브웰영역의 일부를 덮고, 상기 수평연장선 근방 이외의 영역에서는 상기 게이트전극, 상기 고농도 제 2 도전형 소스영역, 및 상기 메인웰영역의 일부를 덮는 절연막; 결과물의 표면에서, 상기 소스영역 중 절단된 중앙부가 있는 영역의 수평연장선 근방에서는 상기 메인웰영역과 상기 서브웰영역이 연결되고, 상기 수평연장선 근방 이외의 영역에서는 상기 메인웰영역들끼리 연결되도록 형성된 에미터전극; 및 결과물의 밑면에 형성된 콜렉터전극을 구비하는 것을 특징으로 하는 절연게이트 바이폴라트랜지스터.
KR1019960074222A 1996-12-27 1996-12-27 절연게이트 바이폴라 트랜지스터 KR100397858B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960074222A KR100397858B1 (ko) 1996-12-27 1996-12-27 절연게이트 바이폴라 트랜지스터

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960074222A KR100397858B1 (ko) 1996-12-27 1996-12-27 절연게이트 바이폴라 트랜지스터

Publications (2)

Publication Number Publication Date
KR19980055016A KR19980055016A (ko) 1998-09-25
KR100397858B1 true KR100397858B1 (ko) 2003-12-18

Family

ID=37422191

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960074222A KR100397858B1 (ko) 1996-12-27 1996-12-27 절연게이트 바이폴라 트랜지스터

Country Status (1)

Country Link
KR (1) KR100397858B1 (ko)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6410658A (en) * 1987-07-03 1989-01-13 Nissan Motor Semiconductor device
JPH01290077A (ja) * 1988-05-17 1989-11-21 Minolta Camera Co Ltd 画像処理装置
JPH02312280A (ja) * 1989-05-26 1990-12-27 Mitsubishi Electric Corp 絶縁ゲート型バイポーラトランジスタ
KR0133639B1 (ko) * 1994-05-24 1998-04-23 한민구 분할 버퍼층을 갖는 절연게이트 바이폴라 트랜지스터
KR0149705B1 (ko) * 1994-05-28 1998-10-01 한민구 절연게이트 바이폴라 트랜지스터의 구조 및 그 제조방법
KR100218262B1 (ko) * 1996-11-12 1999-09-01 김덕중 절연 게이트 바이폴라 트랜지스터

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6410658A (en) * 1987-07-03 1989-01-13 Nissan Motor Semiconductor device
JPH01290077A (ja) * 1988-05-17 1989-11-21 Minolta Camera Co Ltd 画像処理装置
JPH02312280A (ja) * 1989-05-26 1990-12-27 Mitsubishi Electric Corp 絶縁ゲート型バイポーラトランジスタ
KR0133639B1 (ko) * 1994-05-24 1998-04-23 한민구 분할 버퍼층을 갖는 절연게이트 바이폴라 트랜지스터
KR0149705B1 (ko) * 1994-05-28 1998-10-01 한민구 절연게이트 바이폴라 트랜지스터의 구조 및 그 제조방법
KR100218262B1 (ko) * 1996-11-12 1999-09-01 김덕중 절연 게이트 바이폴라 트랜지스터

Also Published As

Publication number Publication date
KR19980055016A (ko) 1998-09-25

Similar Documents

Publication Publication Date Title
EP0111803B1 (en) Lateral insulated-gate rectifier structures
KR20000015138A (ko) 트렌치 절연 게이트 바이폴라 트랜지스터
JPH10209432A (ja) 半導体デバイスの改良
JPH02275675A (ja) Ｍｏｓ型半導体装置
KR100284746B1 (ko) 소스 영역 하부의 바디 저항이 감소된 전력용 디모스 트랜지스터
KR100194668B1 (ko) 전력용 절연 게이트 바이폴라 트랜지스터
JP2590863B2 (ja) 導電変調型ｍｏｓｆｅｔ
JP2633145B2 (ja) 半導体横方向絶縁ゲートバイポーラトランジスタ装置
US5608238A (en) Semiconductor device having two insulated gates and capable of thyristor function and method for operating the same
US6563193B1 (en) Semiconductor device
US5723349A (en) Process for manufacturing a high conductivity insulated gate bipolar transistor integrater structure
JP3522887B2 (ja) 高耐圧半導体素子
US6563169B1 (en) Semiconductor device with high withstand voltage and a drain layer having a highly conductive region connectable to a diffused source layer by an inverted layer
KR100397858B1 (ko) 절연게이트 바이폴라 트랜지스터
JPH11195784A (ja) 絶縁ゲート形半導体素子
KR100423369B1 (ko) 반도체장치
JP3293603B2 (ja) 電力用半導体装置
KR970004841B1 (ko) 횡형 도전변조형 엠오에스에프이티
JPH09129863A (ja) エミッタ・スイッチ・サイリスタ
JPH10229192A (ja) 半導体スイッチ素子
KR100248503B1 (ko) 래치 업을 방지하는 반도체 전력소자
JPH0758783B2 (ja) 導電変調型ｍｏｓｆｅｔ
KR100277680B1 (ko) 개선된 엘아이지비티 전력소자
KR100505563B1 (ko) 에미터 저항이 증가된 절연 게이트 바이폴라 트랜지스터
JP2988000B2 (ja) 絶縁ゲート型バイポーラトランジスタ

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120816

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee