JP3223125B2 - 半導体装置及び半導体装置の製造方法 - Google Patents
半導体装置及び半導体装置の製造方法Info
- Publication number
- JP3223125B2 JP3223125B2 JP01913597A JP1913597A JP3223125B2 JP 3223125 B2 JP3223125 B2 JP 3223125B2 JP 01913597 A JP01913597 A JP 01913597A JP 1913597 A JP1913597 A JP 1913597A JP 3223125 B2 JP3223125 B2 JP 3223125B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- concentration
- channel
- breakdown
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 30
- 238000004519 manufacturing process Methods 0.000 title description 7
- 238000009792 diffusion process Methods 0.000 claims description 84
- 230000015556 catabolic process Effects 0.000 claims description 28
- 239000000758 substrate Substances 0.000 claims description 17
- 230000015572 biosynthetic process Effects 0.000 claims description 7
- 239000010410 layer Substances 0.000 description 47
- 230000002093 peripheral effect Effects 0.000 description 13
- 230000005684 electric field Effects 0.000 description 12
- 239000012535 impurity Substances 0.000 description 12
- 229910052796 boron Inorganic materials 0.000 description 9
- -1 Boron ions Chemical class 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 239000002344 surface layer Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000000151 deposition Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置及びそ
の製造方法に関し、特に、横型高耐圧ＭＯＳＦＥＴの耐
圧特性を向上させる半導体装置及びその製造方法に関す
る。
の製造方法に関し、特に、横型高耐圧ＭＯＳＦＥＴの耐
圧特性を向上させる半導体装置及びその製造方法に関す
る。
【０００２】
【従来の技術】以下に、従来例に係る横型高耐圧ＭＯＳ
ＦＥＴについて図面を参照しながら説明する。図５は、
一般的な横型高耐圧ＭＯＳＦＥＴの断面図であり、横型
高耐圧ＭＯＳＦＥＴは、Ｐ型半導体基板１と、その基板
上にドレイン領域となるＮ型のエピタキシャル層２と、
そのエピタキシャル層２に形成された耐圧を向上させる
ためのＰ型拡散領域３（以下、高耐圧用拡散領域３とい
う。）、及びＮ型高濃度ドレイン領域８と、チャネルを
形成するＰ型高濃度チャネル領域１２と、その高濃度チ
ャネル領域１２に形成されたＮ型高濃度ソース領域７及
びソース領域７を共通接続するＰ型の高濃度共通接続領
域１３と、高濃度チャネル領域１２の少なくとも一部に
重畳され絶縁膜を介して形成されたゲート電極６とをか
ら構成される。
ＦＥＴについて図面を参照しながら説明する。図５は、
一般的な横型高耐圧ＭＯＳＦＥＴの断面図であり、横型
高耐圧ＭＯＳＦＥＴは、Ｐ型半導体基板１と、その基板
上にドレイン領域となるＮ型のエピタキシャル層２と、
そのエピタキシャル層２に形成された耐圧を向上させる
ためのＰ型拡散領域３（以下、高耐圧用拡散領域３とい
う。）、及びＮ型高濃度ドレイン領域８と、チャネルを
形成するＰ型高濃度チャネル領域１２と、その高濃度チ
ャネル領域１２に形成されたＮ型高濃度ソース領域７及
びソース領域７を共通接続するＰ型の高濃度共通接続領
域１３と、高濃度チャネル領域１２の少なくとも一部に
重畳され絶縁膜を介して形成されたゲート電極６とをか
ら構成される。
【０００３】この横型高耐圧ＭＯＳＦＥＴは、図５に示
すように、例えば、Ｐ型の半導体基板１上に、エピタキ
シャル成長によりドレイン領域となるＮ型のエピタキシ
ャル層２が形成され、その表層にボロン（Ｂ+ ）などの
Ｐ型の不純物を注入、拡散して高耐圧用拡散領域３が形
成されている。この高耐圧用拡散領域３は、横型高耐圧
ＭＯＳＦＥＴのドレイン−ソース間、特にドレイン領域
となるエピタキシャル層２で生じるジャンクション効果
により、空乏層の広がりを内側に向ける事により、ドレ
イン−ソース間の高耐圧化を向上させるものであり、横
型高耐圧ＭＯＳＦＥＴにおいては必須の拡散領域であ
る。
すように、例えば、Ｐ型の半導体基板１上に、エピタキ
シャル成長によりドレイン領域となるＮ型のエピタキシ
ャル層２が形成され、その表層にボロン（Ｂ+ ）などの
Ｐ型の不純物を注入、拡散して高耐圧用拡散領域３が形
成されている。この高耐圧用拡散領域３は、横型高耐圧
ＭＯＳＦＥＴのドレイン−ソース間、特にドレイン領域
となるエピタキシャル層２で生じるジャンクション効果
により、空乏層の広がりを内側に向ける事により、ドレ
イン−ソース間の高耐圧化を向上させるものであり、横
型高耐圧ＭＯＳＦＥＴにおいては必須の拡散領域であ
る。
【０００４】また、エピタキシャル層２には、高耐圧用
拡散領域３以外に、高濃度のＰ型不純物を拡散してチャ
ネルを形成する高濃度のウェル領域１２が形成され、そ
の表層にはＮ+ 型不純物が拡散されて高濃度ソース領域
７及び高濃度ドレイン領域８が形成される。さらに、エ
ピタキシャル層２上には、酸化膜或いは窒化膜等からな
るゲート絶縁膜４が形成され、そのゲート絶縁膜４を介
してウェル領域１２上及び高耐圧用拡散領域３の一部に
チャネル形成及び耐圧特性を向上させるためのポリシリ
コンを堆積してゲート電極６及び耐圧用電極６Ａが形成
され、層間絶縁層９によって被覆保護されている。
拡散領域３以外に、高濃度のＰ型不純物を拡散してチャ
ネルを形成する高濃度のウェル領域１２が形成され、そ
の表層にはＮ+ 型不純物が拡散されて高濃度ソース領域
７及び高濃度ドレイン領域８が形成される。さらに、エ
ピタキシャル層２上には、酸化膜或いは窒化膜等からな
るゲート絶縁膜４が形成され、そのゲート絶縁膜４を介
してウェル領域１２上及び高耐圧用拡散領域３の一部に
チャネル形成及び耐圧特性を向上させるためのポリシリ
コンを堆積してゲート電極６及び耐圧用電極６Ａが形成
され、層間絶縁層９によって被覆保護されている。
【０００５】ソース領域７、ドレイン領域８及び耐圧用
電極６Ａの形成領域の層間絶縁膜９には開口部が形成さ
れ、この開口部内にアルミなどからなるソース電極１
０，ドレイン電極１１が形成されている。上記耐圧用電
極６Ａはドレイン電極１１と電気的に接続される。ま
た、上記高耐圧用拡散領域３は、図示されないが、ソー
ス電極１０と電気的に接続され基板１と同電位にしてあ
る。
電極６Ａの形成領域の層間絶縁膜９には開口部が形成さ
れ、この開口部内にアルミなどからなるソース電極１
０，ドレイン電極１１が形成されている。上記耐圧用電
極６Ａはドレイン電極１１と電気的に接続される。ま
た、上記高耐圧用拡散領域３は、図示されないが、ソー
ス電極１０と電気的に接続され基板１と同電位にしてあ
る。
【０００６】上述した横型高耐圧ＭＯＳＦＥＴにおいて
は、耐圧特性をいかに向上させるかの検討が行われてい
る。耐圧特性を向上させるために、上述したように、ド
レイン、ソース間に、例えば、Ｐ+型の不純物拡散で高
耐圧用拡散領域３を形成している。
は、耐圧特性をいかに向上させるかの検討が行われてい
る。耐圧特性を向上させるために、上述したように、ド
レイン、ソース間に、例えば、Ｐ+型の不純物拡散で高
耐圧用拡散領域３を形成している。
【０００７】
【発明が解決しようとする課題】上述した横型高耐圧Ｍ
ＯＳＦＥＴにおいては、ドレイン領域となるエピタキシ
ャル層２と高耐圧用拡散領域３との不純物のトップ濃度
を略同一にすることによりさらなる耐圧特性の改善を実
現することができる。即ち、図６は、図５のドレイン−
ソース間に所定電圧を印加したと時に長さ方向に生じる
電界を示したものである。同図において、ａ点はＰ+型
の高耐圧用拡散領域３とＮ型のエピタキシャル層２との
接合面、ｂ点はチャネル領域となるＰ+型のウェル領域
１２とエピタキシャル層２との接合面、ｃ点はＮ+型の
高濃度ドレイン領域８、ｄ点はＮ+型の高濃度ソース領
域７を示す。
ＯＳＦＥＴにおいては、ドレイン領域となるエピタキシ
ャル層２と高耐圧用拡散領域３との不純物のトップ濃度
を略同一にすることによりさらなる耐圧特性の改善を実
現することができる。即ち、図６は、図５のドレイン−
ソース間に所定電圧を印加したと時に長さ方向に生じる
電界を示したものである。同図において、ａ点はＰ+型
の高耐圧用拡散領域３とＮ型のエピタキシャル層２との
接合面、ｂ点はチャネル領域となるＰ+型のウェル領域
１２とエピタキシャル層２との接合面、ｃ点はＮ+型の
高濃度ドレイン領域８、ｄ点はＮ+型の高濃度ソース領
域７を示す。
【０００８】電界集中は接合面であるａ点及びｂ点で発
生することから両点で電界がピークとなる。ａ点のＰ+
型の高耐圧用拡散領域３とＮ型のエピタキシャル層２と
のトップ濃度がほぼ同一である場合には、ａ点の電界は
ピークがＭＡＸとなる（図６参照）。一方、ｂ点の電界
はＰ+型のウェル領域１２とＮ型のエピタキシャル層２
との両者の拡散濃度でそのピーク値が決定される。実行
保証耐圧値は、ａ点、ｂ点、ｃ点、ｄ点で囲まれた斜線
領域の面積で表されることから、上記したように、ａ点
及びｂ点で電界ピークがＭＡＸとなるように、特に、高
耐圧拡散領域３とエピタキシャル層２のトップ濃度とが
略同一となるように形成される。
生することから両点で電界がピークとなる。ａ点のＰ+
型の高耐圧用拡散領域３とＮ型のエピタキシャル層２と
のトップ濃度がほぼ同一である場合には、ａ点の電界は
ピークがＭＡＸとなる（図６参照）。一方、ｂ点の電界
はＰ+型のウェル領域１２とＮ型のエピタキシャル層２
との両者の拡散濃度でそのピーク値が決定される。実行
保証耐圧値は、ａ点、ｂ点、ｃ点、ｄ点で囲まれた斜線
領域の面積で表されることから、上記したように、ａ点
及びｂ点で電界ピークがＭＡＸとなるように、特に、高
耐圧拡散領域３とエピタキシャル層２のトップ濃度とが
略同一となるように形成される。
【０００９】実行保証耐圧値が数百Ｖ以上となるような
横型高耐圧ＭＯＳＦＥＴにおいては、高耐圧用拡散領域
３及びエピタキシャル層２の不純物のトップ濃度を低く
設定する必要がある。例えば、実行保証耐圧値を６００
Ｖとした場合、高耐圧用拡散領域３及びエピタキシャル
層２のトップ濃度が約２×１０15ｃｍ-2とする。上述し
たように、高耐圧用拡散領域３及びエピタキシャル層２
のトップ濃度を低く設定することで、高高耐圧化を実現
することが可能となる。しかしながら、高耐圧用拡散領
域３の濃度を低くしすぎると、高耐圧用拡散領域３の周
辺部とエピタキシャル層表面付近で形成される空乏層
が、図７に示すように、高耐圧用拡散領域３側（内側）
に入り込むようになり（矢印Ａ）、高高耐圧構造として
いるにも係わらず、このＡ部分で電界集中が起こり却っ
て耐圧が低下すると不具合がある。
横型高耐圧ＭＯＳＦＥＴにおいては、高耐圧用拡散領域
３及びエピタキシャル層２の不純物のトップ濃度を低く
設定する必要がある。例えば、実行保証耐圧値を６００
Ｖとした場合、高耐圧用拡散領域３及びエピタキシャル
層２のトップ濃度が約２×１０15ｃｍ-2とする。上述し
たように、高耐圧用拡散領域３及びエピタキシャル層２
のトップ濃度を低く設定することで、高高耐圧化を実現
することが可能となる。しかしながら、高耐圧用拡散領
域３の濃度を低くしすぎると、高耐圧用拡散領域３の周
辺部とエピタキシャル層表面付近で形成される空乏層
が、図７に示すように、高耐圧用拡散領域３側（内側）
に入り込むようになり（矢印Ａ）、高高耐圧構造として
いるにも係わらず、このＡ部分で電界集中が起こり却っ
て耐圧が低下すると不具合がある。
【００１０】この現象は、エピタキシャル層表面形成さ
れたシリコン酸化膜内に残留された正（＋）の固定電荷
により、低濃度のＰ型の高耐圧用拡散領域３の表面周辺
部分のホールが押し出され、前記周辺部分が逆導電型
化、即ち、Ｎ化することによって生じるものである。本
発明は、上記した事情に鑑みてなされたものであり、ト
ップ濃度が低い高耐圧用拡散領域の周辺部と基板表面付
近で生じる電界集中による不具合を防止し、高高耐圧化
された横型高耐圧ＭＯＳＦＥＴを提供することを目的と
する。
れたシリコン酸化膜内に残留された正（＋）の固定電荷
により、低濃度のＰ型の高耐圧用拡散領域３の表面周辺
部分のホールが押し出され、前記周辺部分が逆導電型
化、即ち、Ｎ化することによって生じるものである。本
発明は、上記した事情に鑑みてなされたものであり、ト
ップ濃度が低い高耐圧用拡散領域の周辺部と基板表面付
近で生じる電界集中による不具合を防止し、高高耐圧化
された横型高耐圧ＭＯＳＦＥＴを提供することを目的と
する。
【００１１】
【課題を解決するための手段】本発明は、上記課題を解
決するために、以下の構成及び方法を採用した。即ち、
本発明の半導体装置は、一導電型の半導体基板と、前記
半導体基板に形成されるドレイン領域と、前記ドレイン
領域の所定領域に、少なくとも前記ドレイン領域に形成
される空乏層の広がりを抑制する一導電型の高耐圧用拡
散領域、及び逆導電型の高濃度ドレイン領域と、チャネ
ルを形成する一導電型の高濃度チャネル領域と、前記高
濃度チャネル領域に形成された逆導電型の高濃度ソース
領域と、少なくとも前記高濃度チャネル領域上に絶縁膜
を介して形成されたゲート電極とを有し、前記チャネル
形成側の前記高耐圧用拡散領域周辺部に一導電型の高濃
度領域を設けたことを特徴としている。
決するために、以下の構成及び方法を採用した。即ち、
本発明の半導体装置は、一導電型の半導体基板と、前記
半導体基板に形成されるドレイン領域と、前記ドレイン
領域の所定領域に、少なくとも前記ドレイン領域に形成
される空乏層の広がりを抑制する一導電型の高耐圧用拡
散領域、及び逆導電型の高濃度ドレイン領域と、チャネ
ルを形成する一導電型の高濃度チャネル領域と、前記高
濃度チャネル領域に形成された逆導電型の高濃度ソース
領域と、少なくとも前記高濃度チャネル領域上に絶縁膜
を介して形成されたゲート電極とを有し、前記チャネル
形成側の前記高耐圧用拡散領域周辺部に一導電型の高濃
度領域を設けたことを特徴としている。
【００１２】ここで、前記高濃度領域は、その底面が前
記高耐圧用拡散領域の底面より浅く形成されたことを特
徴としている。ここで、前記高濃度領域は、前記高耐圧
用拡散領域と前記ドレイン領域となる逆導電型のエピタ
キシャル層又は逆導電型ウェル領域の前記チャネル形成
側の界面領域に設けられたことを特徴としている。
記高耐圧用拡散領域の底面より浅く形成されたことを特
徴としている。ここで、前記高濃度領域は、前記高耐圧
用拡散領域と前記ドレイン領域となる逆導電型のエピタ
キシャル層又は逆導電型ウェル領域の前記チャネル形成
側の界面領域に設けられたことを特徴としている。
【００１３】ここで、前記高耐圧用拡散領域と前記ドレ
イン領域のトップ濃度とが略同一に形成されたことを特
徴としている。また、本発明の半導体装置の製造方法
は、一導電型の半導体基板に逆導電型のドレイン領域を
形成する工程と、前記ドレイン領域の所定領域に前記ド
レイン領域のトップ濃度と略同一のトップ濃度となる一
導電型の高耐圧用拡散領域を形成する工程と、前記高耐
圧用拡散領域から所定間隔離間してチャネルを形成する
一導電型の高濃度チャネル領域を形成すると共に、少な
くとも前記チャネル側の前記高耐圧用拡散領域の周辺部
に前記一導電型の高濃度領域を形成する工程とを具備す
ることを特徴としている。
イン領域のトップ濃度とが略同一に形成されたことを特
徴としている。また、本発明の半導体装置の製造方法
は、一導電型の半導体基板に逆導電型のドレイン領域を
形成する工程と、前記ドレイン領域の所定領域に前記ド
レイン領域のトップ濃度と略同一のトップ濃度となる一
導電型の高耐圧用拡散領域を形成する工程と、前記高耐
圧用拡散領域から所定間隔離間してチャネルを形成する
一導電型の高濃度チャネル領域を形成すると共に、少な
くとも前記チャネル側の前記高耐圧用拡散領域の周辺部
に前記一導電型の高濃度領域を形成する工程とを具備す
ることを特徴としている。
【００１４】上述したように、チャネル形成側の一導電
型の高耐圧用拡散領域周辺部に一導電型の高濃度領域を
設けることにより、高耐圧用拡散領域のトップ濃度を低
下させ、ＭＯＳＦＥＴの高高耐圧化を図った場合でも、
高耐圧用拡散領域の周辺部と基板との界面付近に生じる
電界集中を抑制することができる。また、チャネルを形
成する一導電型の高濃度チャネル領域を形成すると共
に、少なくともチャネル側の高耐圧用拡散領域の周辺部
に一導電型の高濃度領域を同時形成することにより、高
耐圧用拡散領域の周辺部に同一条件で高濃度領域を形成
することができ、高濃度チャネル領域と高耐圧用拡散領
域との間（ドレイン領域の間口）を一定に保つことがで
きる。
型の高耐圧用拡散領域周辺部に一導電型の高濃度領域を
設けることにより、高耐圧用拡散領域のトップ濃度を低
下させ、ＭＯＳＦＥＴの高高耐圧化を図った場合でも、
高耐圧用拡散領域の周辺部と基板との界面付近に生じる
電界集中を抑制することができる。また、チャネルを形
成する一導電型の高濃度チャネル領域を形成すると共
に、少なくともチャネル側の高耐圧用拡散領域の周辺部
に一導電型の高濃度領域を同時形成することにより、高
耐圧用拡散領域の周辺部に同一条件で高濃度領域を形成
することができ、高濃度チャネル領域と高耐圧用拡散領
域との間（ドレイン領域の間口）を一定に保つことがで
きる。
【００１５】
【発明の実施の形態】以下に、本発明の実施形態に係る
半導体装置、及びその製造方法について説明する。本発
明の半導体装置は、図１に示すように、半導体基板１
と、その基板表面にドレイン領域となるエピタキシャル
層２と、そのエピタキシャル層２内に形成された耐圧を
向上させるための拡散領域３（以下、高耐圧用拡散領域
３という。）、高濃度ドレイン領域８、チャネルを形成
する高濃度チャネル領域１２及び高耐圧用拡散領域３の
周辺部領域に形成された高濃度領域５と、高濃度チャネ
ル領域１２に形成された高濃度ソース領域７及びソース
領域７を共通接続するＰ型の高濃度共通接続領域１３
と、絶縁膜４を介して形成されたゲート電極６とをから
構成される。
半導体装置、及びその製造方法について説明する。本発
明の半導体装置は、図１に示すように、半導体基板１
と、その基板表面にドレイン領域となるエピタキシャル
層２と、そのエピタキシャル層２内に形成された耐圧を
向上させるための拡散領域３（以下、高耐圧用拡散領域
３という。）、高濃度ドレイン領域８、チャネルを形成
する高濃度チャネル領域１２及び高耐圧用拡散領域３の
周辺部領域に形成された高濃度領域５と、高濃度チャネ
ル領域１２に形成された高濃度ソース領域７及びソース
領域７を共通接続するＰ型の高濃度共通接続領域１３
と、絶縁膜４を介して形成されたゲート電極６とをから
構成される。
【００１６】この横型高耐圧ＭＯＳＦＥＴは、例えば、
Ｐ型の半導体基板１上に、エピタキシャル成長法により
Ｎ型のエピタキシャル層２が形成され、そのエピタキシ
ャル層２の表層にボロン（Ｂ+ ）などのＰ型の不純物を
注入、拡散して高耐圧用拡散領域３が形成されている。
この高耐圧用拡散領域３は、ドレイン−ソース間、特に
ドレイン領域となるエピタキシャル層２で生じるジャン
クション効果により、空乏層の広がりを内側に向ける事
により、ドレイン−ソース間の高耐圧化を向上させるも
のであり、横型高耐圧ＭＯＳＦＥＴにおいては必須の拡
散領域である。
Ｐ型の半導体基板１上に、エピタキシャル成長法により
Ｎ型のエピタキシャル層２が形成され、そのエピタキシ
ャル層２の表層にボロン（Ｂ+ ）などのＰ型の不純物を
注入、拡散して高耐圧用拡散領域３が形成されている。
この高耐圧用拡散領域３は、ドレイン−ソース間、特に
ドレイン領域となるエピタキシャル層２で生じるジャン
クション効果により、空乏層の広がりを内側に向ける事
により、ドレイン−ソース間の高耐圧化を向上させるも
のであり、横型高耐圧ＭＯＳＦＥＴにおいては必須の拡
散領域である。
【００１７】また、エピタキシャル層２の表層には、高
耐圧用拡散領域３の近傍に高濃度のＰ型不純物を拡散し
てチャネルを形成する高濃度チャネル領域１２、及び高
耐圧用拡散領域３の周辺部にＰ型の高濃度領域５が形成
される。さらに、高濃度チャネル領域の対向する側のエ
ピタキシャル層２の表層上には、Ｎ+ 不純物を注入・拡
散して高濃度ドレイン領域８が形成される。一方、高濃
度チャネル領域１２の表層にはＮ+ 型不純物が拡散され
て高濃度ソース領域７及びソース領域７を共通接続する
Ｐ型の高濃度共通接続領域１３が形成される。
耐圧用拡散領域３の近傍に高濃度のＰ型不純物を拡散し
てチャネルを形成する高濃度チャネル領域１２、及び高
耐圧用拡散領域３の周辺部にＰ型の高濃度領域５が形成
される。さらに、高濃度チャネル領域の対向する側のエ
ピタキシャル層２の表層上には、Ｎ+ 不純物を注入・拡
散して高濃度ドレイン領域８が形成される。一方、高濃
度チャネル領域１２の表層にはＮ+ 型不純物が拡散され
て高濃度ソース領域７及びソース領域７を共通接続する
Ｐ型の高濃度共通接続領域１３が形成される。
【００１８】さらに、エピタキシャル層２上には、酸化
膜或いは窒化膜等からなるゲート絶縁膜４が形成され、
そのゲート絶縁膜４を介してウェル領域１２上及び高耐
圧用拡散領域３の一部にチャネル形成及び耐圧特性を向
上させるためのポリシリコンを堆積してゲート電極６及
び耐圧用電極６Ａが形成され、層間絶縁層９によって被
覆保護されている。
膜或いは窒化膜等からなるゲート絶縁膜４が形成され、
そのゲート絶縁膜４を介してウェル領域１２上及び高耐
圧用拡散領域３の一部にチャネル形成及び耐圧特性を向
上させるためのポリシリコンを堆積してゲート電極６及
び耐圧用電極６Ａが形成され、層間絶縁層９によって被
覆保護されている。
【００１９】ソース領域７、ドレイン領域８及び耐圧用
電極６Ａの形成領域の層間絶縁膜９には開口部が形成さ
れ、この開口部内にアルミなどからなるソース電極１
０，ドレイン電極１１が形成されている。上記耐圧用電
極６Ａはドレイン電極１１と電気的に接続される。ま
た、上記高耐圧用拡散領域３は、図示されないが、ソー
ス電極１０と電気的に接続され基板１と同電位にしてあ
る。
電極６Ａの形成領域の層間絶縁膜９には開口部が形成さ
れ、この開口部内にアルミなどからなるソース電極１
０，ドレイン電極１１が形成されている。上記耐圧用電
極６Ａはドレイン電極１１と電気的に接続される。ま
た、上記高耐圧用拡散領域３は、図示されないが、ソー
ス電極１０と電気的に接続され基板１と同電位にしてあ
る。
【００２０】本発明の特徴とするところは、上記したよ
うに、高耐圧用拡散領域３のチャネル側の周辺部分に高
濃度領域５を形成しすることにある。高耐圧用拡散領域
３エピタキシャル層２とのトップ濃度は、高高耐圧化を
図るために低く設定されている。エピタキシャル層２と
共に高耐圧用拡散領域３のトップ濃度を低くすると、前
述したように、高耐圧用拡散領域３の周辺部と基板１の
界面部分で形成される空乏層が高耐圧用拡散領域３側
（内側）に入り込み湾曲部が形成され、その部分で電界
集中が生じ、高高耐圧化としたにも係わらず、逆に耐圧
特性が低下していた（図６参照）。
うに、高耐圧用拡散領域３のチャネル側の周辺部分に高
濃度領域５を形成しすることにある。高耐圧用拡散領域
３エピタキシャル層２とのトップ濃度は、高高耐圧化を
図るために低く設定されている。エピタキシャル層２と
共に高耐圧用拡散領域３のトップ濃度を低くすると、前
述したように、高耐圧用拡散領域３の周辺部と基板１の
界面部分で形成される空乏層が高耐圧用拡散領域３側
（内側）に入り込み湾曲部が形成され、その部分で電界
集中が生じ、高高耐圧化としたにも係わらず、逆に耐圧
特性が低下していた（図６参照）。
【００２１】本発明では、上述したように、トップ濃度
が低く設定されたＰ型の高耐圧用拡散領域３の周辺部分
にＰ＋型の高濃度領域５を形成して高耐圧用拡散領域３
の周辺部で生じる逆導電型現象を防止し、高高耐圧化に
適した横型高耐圧ＭＯＳＦＥＴを提供するものである。
以下に、本発明の特徴である高濃度領域５の形成方法に
ついて図２、及び図３を参照しながら説明する。
が低く設定されたＰ型の高耐圧用拡散領域３の周辺部分
にＰ＋型の高濃度領域５を形成して高耐圧用拡散領域３
の周辺部で生じる逆導電型現象を防止し、高高耐圧化に
適した横型高耐圧ＭＯＳＦＥＴを提供するものである。
以下に、本発明の特徴である高濃度領域５の形成方法に
ついて図２、及び図３を参照しながら説明する。
【００２２】まず、図２に示すように、例えば、Ｐ型半
導体基板１上に５×１０15ｃｍ-2のＮ型のエピタキシャ
ル層２を約２０μｍ程度の膜厚でエピタキシャル成長
し、そのエピタキシャル層２表面にシリコン酸化膜等の
酸化膜Ａを形成し、その酸化膜Ａの所定領域上にフォト
レジストＰＲを選択形成する。このフォトレジストＰＲ
をマスクにして、高耐圧用拡散領域３となる、例えば、
ボロンイオン（Ｂ）を注入する。このボロンイオンの注
入は、エピタキシャル層２のトップ濃度とほぼ同一とな
るように注入される。エピタキシャル層２のトップ濃度
が上記したように５×１０16ｃｍ-2とする場合には、拡
散後の高耐圧用拡散領域３のトップ濃度が５×１０16ｃ
ｍ-2前後となるような条件でボロンイオンを注入し拡散
して、エピタキシャル層２のトップ濃度とほぼ同一とな
る深さ約５μｍのＰ型の高耐圧用拡散領域３を形成す
る。エピタキシャル層２と高耐圧用拡散領域３のトップ
濃度は、上述した用に同一とすることが耐圧特性を最適
化することができるが、実際の製造工程中に生じる変化
により多少前後することも考えられる。
導体基板１上に５×１０15ｃｍ-2のＮ型のエピタキシャ
ル層２を約２０μｍ程度の膜厚でエピタキシャル成長
し、そのエピタキシャル層２表面にシリコン酸化膜等の
酸化膜Ａを形成し、その酸化膜Ａの所定領域上にフォト
レジストＰＲを選択形成する。このフォトレジストＰＲ
をマスクにして、高耐圧用拡散領域３となる、例えば、
ボロンイオン（Ｂ）を注入する。このボロンイオンの注
入は、エピタキシャル層２のトップ濃度とほぼ同一とな
るように注入される。エピタキシャル層２のトップ濃度
が上記したように５×１０16ｃｍ-2とする場合には、拡
散後の高耐圧用拡散領域３のトップ濃度が５×１０16ｃ
ｍ-2前後となるような条件でボロンイオンを注入し拡散
して、エピタキシャル層２のトップ濃度とほぼ同一とな
る深さ約５μｍのＰ型の高耐圧用拡散領域３を形成す
る。エピタキシャル層２と高耐圧用拡散領域３のトップ
濃度は、上述した用に同一とすることが耐圧特性を最適
化することができるが、実際の製造工程中に生じる変化
により多少前後することも考えられる。
【００２３】一方、高濃度Ｐ+型の絶縁分離層１４は、
高耐圧用拡散領域３を形成する前に別工程で形成する
か、或いは、予めエピタキシャル層２表面にボロン等の
Ｐ+不純物をデポジションしておき、高耐圧用拡散領域
３となるボロン拡散と同一の拡散工程で拡散して形成し
ても良い。次いで、図３に示すように、エピタキシャル
層２上にチャネルを形成するＰ+型高濃度チャネル領域
１２及びＰ+型高濃度領域５となる領域を露出するよう
にフォトレジストＰＲを選択形成する。
高耐圧用拡散領域３を形成する前に別工程で形成する
か、或いは、予めエピタキシャル層２表面にボロン等の
Ｐ+不純物をデポジションしておき、高耐圧用拡散領域
３となるボロン拡散と同一の拡散工程で拡散して形成し
ても良い。次いで、図３に示すように、エピタキシャル
層２上にチャネルを形成するＰ+型高濃度チャネル領域
１２及びＰ+型高濃度領域５となる領域を露出するよう
にフォトレジストＰＲを選択形成する。
【００２４】このフォトレジストＰＲをマスクにして、
フォトレジストＰＲが無い領域に、例えば、高濃度のボ
ロンイオン（Ｂ+）をドーズ量（条件；記入して下さ
い）で注入・拡散して深さ約３μｍのＰ+型高濃度チャ
ネル領域１２及びＰ+型高濃度領域５を同時形成し、高
耐圧用拡散領域３の周辺部とエピタキシャル層２の境界
面付近で生じる逆導電型現象を防止し耐圧特性の更なる
向上化が実現する。
フォトレジストＰＲが無い領域に、例えば、高濃度のボ
ロンイオン（Ｂ+）をドーズ量（条件；記入して下さ
い）で注入・拡散して深さ約３μｍのＰ+型高濃度チャ
ネル領域１２及びＰ+型高濃度領域５を同時形成し、高
耐圧用拡散領域３の周辺部とエピタキシャル層２の境界
面付近で生じる逆導電型現象を防止し耐圧特性の更なる
向上化が実現する。
【００２５】本発明では、高耐圧用拡散領域３の周辺部
とエピタキシャル層２の境界面に高濃度領域５を形成し
ても、上記したように高濃度チャネル領域１２と高濃度
領域５とを同一のマスクで形成することにより、高濃度
チャネル領域１２と高濃度領域５との間隔は、マスクず
れがあった場合でも常に一定に保たれることとなり、ド
レイン領域２のドレイン電流が流れる間口Ｗも常に一定
とすることができ電流経路の変化によるＯＮ抵抗のバラ
ツキを一定に担保することができる。
とエピタキシャル層２の境界面に高濃度領域５を形成し
ても、上記したように高濃度チャネル領域１２と高濃度
領域５とを同一のマスクで形成することにより、高濃度
チャネル領域１２と高濃度領域５との間隔は、マスクず
れがあった場合でも常に一定に保たれることとなり、ド
レイン領域２のドレイン電流が流れる間口Ｗも常に一定
とすることができ電流経路の変化によるＯＮ抵抗のバラ
ツキを一定に担保することができる。
【００２６】また、本発明では、高濃度領域５は高耐圧
用拡散領域３よりも浅く形成することにより、電流が流
れる電流経路の妨げとはならないためＯＮ抵を低下させ
ることなくＭＯＳＦＥＴの高高耐圧化が可能となる。上
述した実施形態では、高耐圧用拡散領域３の不純物とし
てボロンイオンを注入しているが、Ｐ型不純物であれば
同様の効果を奏する。
用拡散領域３よりも浅く形成することにより、電流が流
れる電流経路の妨げとはならないためＯＮ抵を低下させ
ることなくＭＯＳＦＥＴの高高耐圧化が可能となる。上
述した実施形態では、高耐圧用拡散領域３の不純物とし
てボロンイオンを注入しているが、Ｐ型不純物であれば
同様の効果を奏する。
【００２７】さらに、上述した実施形態では、エピタキ
シャル層をドレイン領域として用いたが、本発明はこれ
に限定されるものではなく、ドレイン領域として、例え
ば、図７に示すように、Ｐ型基板１に所定の深さのＮ型
のウェル領域Ｗを形成して、そのウェル領域Ｗをドレイ
ン領域として用いることも可能である。尚、同図に付さ
れた他の図番号は上述した図番号と同一とみなしてここ
での説明は省略する。
シャル層をドレイン領域として用いたが、本発明はこれ
に限定されるものではなく、ドレイン領域として、例え
ば、図７に示すように、Ｐ型基板１に所定の深さのＮ型
のウェル領域Ｗを形成して、そのウェル領域Ｗをドレイ
ン領域として用いることも可能である。尚、同図に付さ
れた他の図番号は上述した図番号と同一とみなしてここ
での説明は省略する。
【００２８】さらに、上述した実施形態ではＮチャネル
横型高耐圧ＭＯＳＦＥＴについて説明したが、本発明は
Ｐチャネル横型高耐圧ＭＯＳＦＥＴにおいても同様に成
し得ることは説明するまでもない。
横型高耐圧ＭＯＳＦＥＴについて説明したが、本発明は
Ｐチャネル横型高耐圧ＭＯＳＦＥＴにおいても同様に成
し得ることは説明するまでもない。
【００２９】
【発明の効果】上述したように、本発明の半導体装置に
よれば、、チャネル形成側の一導電型の高耐圧用拡散領
域周辺部とドレイン領域となるエピタキシャル層又はウ
ェル領域との界面領域に一導電型の高濃度領域を設ける
ことにより、高耐圧用拡散領域のトップ濃度を低くし高
耐圧用拡散領域のトップ濃度とほぼ同一としてＭＯＳＦ
ＥＴの高高耐圧化を図った場合でも、高耐圧用拡散領域
の周辺部とエピタキシャル層又はウェル領域との表面界
面付近で生じる電界集中を抑制することができ、高高耐
圧化した半導体装置を提供することができる。
よれば、、チャネル形成側の一導電型の高耐圧用拡散領
域周辺部とドレイン領域となるエピタキシャル層又はウ
ェル領域との界面領域に一導電型の高濃度領域を設ける
ことにより、高耐圧用拡散領域のトップ濃度を低くし高
耐圧用拡散領域のトップ濃度とほぼ同一としてＭＯＳＦ
ＥＴの高高耐圧化を図った場合でも、高耐圧用拡散領域
の周辺部とエピタキシャル層又はウェル領域との表面界
面付近で生じる電界集中を抑制することができ、高高耐
圧化した半導体装置を提供することができる。
【００３０】また、本発明の半導体装置によれば、高濃
度領域は高耐圧用拡散領域よりも浅く形成されているた
めに、高濃度領域によってドレイン領域に流れる電流の
電流経路は妨げられないためＯＮ抵抗を低下させること
なくの高高耐圧化した半導体装置を提供することができ
る。また、本発明の半導体装置の製造方法によれば、チ
ャネルを形成する一導電型の高濃度チャネル領域を形成
すると共に、少なくともチャネル側の高耐圧用拡散領域
の周辺部に一導電型の高濃度領域を同時形成することに
より、高耐圧用拡散領域の周辺部に同一条件で高濃度領
域を形成することができ、高濃度チャネル領域と高耐圧
用拡散領域との間（ドレイン領域の間口）を一定に保つ
ことができる。その結果、高濃度チャネル領域１２と高
濃度領域５との間隔は、マスクずれがあった場合でも常
に一定に保たれることとなり、ドレイン領域２のドレイ
ン電流が流れる間口も常に一定とすることができ電流経
路間口の変化によるＯＮ抵抗のバラツキを一定に担保す
ることができ信頼性の優れた横型高耐圧ＭＯＳＦＥＴを
提供することができる。
度領域は高耐圧用拡散領域よりも浅く形成されているた
めに、高濃度領域によってドレイン領域に流れる電流の
電流経路は妨げられないためＯＮ抵抗を低下させること
なくの高高耐圧化した半導体装置を提供することができ
る。また、本発明の半導体装置の製造方法によれば、チ
ャネルを形成する一導電型の高濃度チャネル領域を形成
すると共に、少なくともチャネル側の高耐圧用拡散領域
の周辺部に一導電型の高濃度領域を同時形成することに
より、高耐圧用拡散領域の周辺部に同一条件で高濃度領
域を形成することができ、高濃度チャネル領域と高耐圧
用拡散領域との間（ドレイン領域の間口）を一定に保つ
ことができる。その結果、高濃度チャネル領域１２と高
濃度領域５との間隔は、マスクずれがあった場合でも常
に一定に保たれることとなり、ドレイン領域２のドレイ
ン電流が流れる間口も常に一定とすることができ電流経
路間口の変化によるＯＮ抵抗のバラツキを一定に担保す
ることができ信頼性の優れた横型高耐圧ＭＯＳＦＥＴを
提供することができる。
【図１】本発明の実施形態に係る半導体装置を示す断面
図。
図。
【図２】半導体装置の高濃度領域を形成する工程を説明
する断面図。
する断面図。
【図３】半導体装置の高濃度領域を形成する工程を説明
する断面図。
する断面図。
【図４】本発明の他の実施形態に係る半導体装置を示す
断面図。
断面図。
【図５】従来の半導体装置を示す断面図。
【図６】本発明を説明するための電界分布図。
【図７】本発明を説明するための図。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平６−53490（ＪＰ，Ａ) 特開 平９−321291（ＪＰ，Ａ) 特開 平10−163472（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 29/78 H01L 21/8234 H01L 27/088 H01L 21/336
Claims (3)
- 【請求項１】一導電型の半導体基板と、前記半導体基板
に形成されるドレイン領域と、前記ドレイン領域の所定
領域に、少なくとも前記ドレイン領域に形成される空乏
層の広がりを抑制する一導電型の高耐圧拡散領域、及び
逆導電型のドレイン領域と、チャネルを形成する一導電
型のチャネル領域と、前記チャネル領域に形成された逆
導電型のソース領域と、少なくとも前記チャネル領域上
に絶縁膜を介して形成されたゲート電極とを有し、前記
チャネル形成側の前記高耐圧拡散領域の周辺部から前記
チャネル形成側に突き出し、前記高耐圧拡散領域よりも
濃度が高い一導電型の高濃度領域を設け、且つ前記高濃
度領域が前記高耐圧拡散領域よりも浅く形成するように
配置されたことを特徴とする半導体装置。 - 【請求項２】前記高濃度領域は、前記高耐圧拡散領域と
前記ドレイン領域となる逆導電型のエピタキシャル層又
は逆導電型ウェル領域の前記チャネル形成側の一方に設
けられたことを特徴とする請求項１記載の半導体装置。 - 【請求項３】一導電型の半導体基板に逆導電型のドレイ
ン領域を形成する工程と、 前記ドレイン領域の所定領域に一導電型の高耐圧用拡散
領域を形成する工程と、 前記高耐圧用拡散領域から所定間隔離間してチャネルを
形成する一導電型のチャネル領域を形成すると同時に、
一導電型の前記高耐圧拡散領域よりも濃度の高い高濃度
領域を前記高耐圧拡散領域よりも浅く、且つ少なくとも
前記チャネル側の前記高耐圧用拡散領域の周辺部から前
記チャネル形成側に突き出すように前記一導電型の高濃
度領域を形成する工程とを具備したことを特徴とする半
導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01913597A JP3223125B2 (ja) | 1997-01-31 | 1997-01-31 | 半導体装置及び半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01913597A JP3223125B2 (ja) | 1997-01-31 | 1997-01-31 | 半導体装置及び半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10223885A JPH10223885A (ja) | 1998-08-21 |
| JP3223125B2 true JP3223125B2 (ja) | 2001-10-29 |
Family
ID=11991027
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP01913597A Expired - Fee Related JP3223125B2 (ja) | 1997-01-31 | 1997-01-31 | 半導体装置及び半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3223125B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001274390A (ja) * | 2000-01-18 | 2001-10-05 | Fuji Electric Co Ltd | 高耐圧デバイスおよびその製造方法、不純物拡散領域の形成方法 |
-
1997
- 1997-01-31 JP JP01913597A patent/JP3223125B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10223885A (ja) | 1998-08-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2932429B2 (ja) | Ｍｏｓ電界効果トランジスタ及びその製造方法 | |
| US7375398B2 (en) | High voltage FET gate structure | |
| US6897525B1 (en) | Semiconductor device and method of manufacturing the same | |
| US6833586B2 (en) | LDMOS transistor with high voltage source and drain terminals | |
| US4906588A (en) | Enclosed buried channel transistor | |
| US4952991A (en) | Vertical field-effect transistor having a high breakdown voltage and a small on-resistance | |
| US5565369A (en) | Method of making retarded DDD (double diffused drain) device structure | |
| JPH0897411A (ja) | 横型高耐圧トレンチｍｏｓｆｅｔおよびその製造方法 | |
| JPH0621468A (ja) | 絶縁ゲート型半導体装置 | |
| US6307224B1 (en) | Double diffused mosfet | |
| JP3448546B2 (ja) | 半導体装置とその製造方法 | |
| JP2005101334A (ja) | 半導体装置およびその製造方法 | |
| US6063674A (en) | Method for forming high voltage device | |
| JP3223125B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| US6107127A (en) | Method of making shallow well MOSFET structure | |
| JP2919494B2 (ja) | 縦型ｍｏｓｆｅｔ | |
| JP3276872B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP3363810B2 (ja) | 半導体装置とその製造方法 | |
| JP3397999B2 (ja) | 半導体装置の製造方法 | |
| JPH10321848A (ja) | 半導体装置の製造方法 | |
| JP3097608B2 (ja) | ディプレッション型半導体装置及びその製造方法 | |
| JP3369862B2 (ja) | 半導体装置の製造方法 | |
| JP3120440B2 (ja) | 半導体双方向スイッチ | |
| JPH05275693A (ja) | Ｍｏｓ型ｆｅｔの製造方法 | |
| JPH1012876A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |