JP2001274390A - 高耐圧デバイスおよびその製造方法、不純物拡散領域の形成方法 - Google Patents

高耐圧デバイスおよびその製造方法、不純物拡散領域の形成方法

Info

Publication number
JP2001274390A
JP2001274390A JP2000146704A JP2000146704A JP2001274390A JP 2001274390 A JP2001274390 A JP 2001274390A JP 2000146704 A JP2000146704 A JP 2000146704A JP 2000146704 A JP2000146704 A JP 2000146704A JP 2001274390 A JP2001274390 A JP 2001274390A
Authority
JP
Japan
Prior art keywords
region
forming
conductivity type
photoresist
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2000146704A
Other languages
English (en)
Inventor
Kazuo Matsuzaki
一夫 松崎
Naoto Fujishima
直人 藤島
Akio Kitamura
明夫 北村
Hajime Tada
元 多田
Takashi Saito
俊 斎藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2000146704A priority Critical patent/JP2001274390A/ja
Priority to US09/756,686 priority patent/US6853034B2/en
Priority to DE10165053A priority patent/DE10165053B4/de
Priority to DE10101900A priority patent/DE10101900A1/de
Publication of JP2001274390A publication Critical patent/JP2001274390A/ja
Priority to US11/030,432 priority patent/US7195980B2/en
Priority to US11/681,525 priority patent/US7687385B2/en
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H01L29/66598—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET forming drain [D] and lightly doped drain [LDD] simultaneously, e.g. using implantation through the wings a T-shaped layer, or through a specially shaped layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0886—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41775—Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

(57)【要約】 【課題】低コストで、耐圧の安定化を図ることができる
高耐圧デバイスおよびその製造方法とこの高耐圧デバイ
スに適用される不純物拡散領域の形成方法を提供するこ
と。 【解決手段】ｎシリコン基板７１の表面層に、ｐベース
領域８７、ｎドレイン８９、ｐオフセット領域８３を形
成し、ｐベース領域８７の表面層にｎソース領域と８８
とｐコンタクト領域９０を形成する。ｐオフセット領域
８３は、高い濃度と拡散深さの深い第１ｐ領域８３ａ
と、中間の濃度と拡散深さの第２ｐ領域８３ｂと、低い
濃度と拡散深さの浅い第３ｐ領域８３ｃで構成される。
ｎソース領域８８とｎシリコン基板（またはｐオフセッ
ト領域８３）に挟まれたｐ領域８７上にゲート絶縁膜９
１を介してゲート電極が形成される。ゲート電極９２上
とｐオフセット領域８３上に絶縁膜９３を形成し、ｎソ
ース領域８８上、ｎドレイン領域８９上にソース電極９
４、ドレイン電極９５をそれぞれ形成する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、スイッチング電
源用、モータ駆動用、あるいは蛍光灯インバータ駆動用
などの高耐圧パワーＩＣに用いられる高耐圧横型パワー
デバイスなどの高耐圧デバイスに関する。
【０００２】
【従来の技術】スイッチング電源用、モータ駆動用、あ
るいは蛍光灯インバータ駆動用にＰＷＭ（Ｐｕｌｓｅ
Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ）制御方式が普及
し、制御回路の高機能化、小型化、低コスト化、高信頼
性化および低消費電力化の要求がある。これに伴い高耐
圧パワー素子を集積したパワーＩＣの需要が高まってい
る。商用１００Ｖ〜２００Ｖの電源を駆動する電源用パ
ワーＩＣはトランスを駆動するため、７００Ｖの素子耐
圧が必要となる。制御部との集積化を容易にするため
に、横型で、基板やドリフト領域を高抵抗（低不純物濃
度）とする必要があることは、電気学会研究会 ＥＤＤ
−９３−２１、ｐｐ２１−２９（１９９３）やＵＳＰ５
４５２３７０号公報に開示されている。
【０００３】図２１は、従来の高耐圧デバイスの要部断
面図である。１５０Ωｃｍ程度の高抵抗のｐ基板１７１
にｎウエル領域１７２およびｐベース領域１７３を形成
する。ｎウエル領域１７２の表面不純物濃度（以下、表
面濃度と称す）は３×１０16ｃｍ-3、拡散深さは６μｍ
である。また、ｐベース領域１７３の表面濃度は３×１
０16ｃｍ-3ｃｍ-3、拡散深さは２μｍであり、この表面
濃度でパワーＭＯＳＦＥＴのしきい値電圧が設定され
る。
【０００４】また、ｎドリフト領域（Ｌd 部）の表面に
は深さ１μｍ、表面濃度５×１０16ｃｍ-3のｐ拡散層１
７９（ｐオフセット領域となる）を形成する。この後、
厚さ０．６μｍの熱酸化膜により絶縁膜１８０を形成
し、また、２５ｎｍのゲート酸化膜１８３を介してポリ
シリコンでゲート電極１７７を形成する。ｎソース領域
１７５およびｎドレイン領域１７４に、図示しない表面
濃度１×１０20ｃｍ-3、拡散深さ０．２μｍのｎ+ コン
タクト領域を形成し、ｐベース領域１７３の表面にコン
タクト用のｐ+ コンタクト領域１７６（表面濃度５×１
０19ｃｍ-3、拡散深さ０．５μｍ）を形成し、図示しな
い層間絶縁膜を形成し、コンタクトホール開口後、ソー
ス電極１８１およびドレイン電極１８２を形成する。ま
た、ｎウエル領域１７９上にＬＯＣＯＳなどの絶縁膜１
８０を形成し、ゲート電極１７７をこの絶縁膜１８０に
延在させる。この構造ではｐ拡散層１７９の下のｎウエ
ル領域１７２のドナー総量は１×１０12ｃｍ-2である。
ｎウエル領域１７２のドナー総量とｐ基板１７１の比抵
抗、ｐ拡散層１７９の濃度、ｎドリフト領域の距離Ｌd
を最適化し、高耐圧化がなされる。この構造の利点は、
ｐ拡散層１７９とｎウエル領域１７２のそれぞれの濃度
を最適化しながら、ｎウエル領域１７２の濃度を高め
て、オン抵抗を低減することができる点にある。
【０００５】前記の従来のｐ拡散層１７９を形成する手
順を簡単に説明する。このｐ拡散層は、以下で述べるｐ
型の不純物拡散領域のことである。図２２は、従来の不
純物拡散領域を形成する方法の一例を示す図であり、同
図（ａ）はイオン注入工程の図、同図（ｂ）は熱拡散工
程の図である。ｎシリコン基板５１の表面にイオン注入
マスクとなるフォトレジスト５２を形成し、図示しない
フォトマスクにして、このフォトレジスト５２をパター
ニングする。つぎに、全面に例えばボロンイオン注入５
５をして、フォトレジスト５２の開口部である拡散形成
領域５３にボロンイオン５４を打ち込む（同図
（ａ））。つぎに、フォトレジスト５２を除去し、熱拡
散を行って、打ち込まれたボロンイオン５４を、活性化
させると、同時に、ｎシリコン基板５１内に拡散させ、
ｐ領域５６が形成される（同図（ｂ））。尚、イオン注
入マスクとしては、ここで説明したフォトレジスト５２
の他にＳｉＯ2 膜などがある。この場合、一枚のイオン
注入マスクを形成するためのフォトマスク（エマルジョ
ンやクロムでパターニングされたガラス板のこと）が１
枚必要となる。
【０００６】また、図２２の不純物拡散領域を用いた従
来の高耐圧横形パワーＭＯＳＦＥＴの要部断面図と動作
の概略について図２３を用いて説明する。この素子は７
００Ｖ以上の素子耐圧をもち、ゲート電極６０８に＋５
Ｖのゲート信号が加わると、ゲート直下のｐベース領域
６０３にチャネルが形成され、ｎソース領域６０４から
電子はこのチャネルを通りｎドリフト領域（ｎシリコン
基板６０１）に入り、ｎドレイン領域６０５に吸い込ま
れてオン状態となる。ゲートがオフした場合はｐベース
領域６０３とｎベース領域（ｎシリコン基板６０１）の
ｐｎ接合面、およびｎベース領域（ｎシリコン基板６０
１）とｐオフセット領域６０２のｐｎ接合面に逆バイア
スが印加されて素子全体としてオフ時の耐圧を確保する
構造となっている。尚、図中の６０６はｐコンタクト領
域、６０７はゲート酸化膜、６０９は絶縁膜、６１０は
ソース電極、６１１はドレイン電極である。
【０００７】
【発明が解決しようとする課題】前記の図２１におい
て、オン電圧を低下させるために、ｎウエル領域１７２
を高濃度にすると、図２４に示すように、ソース側の電
界集中が顕著となる。また、ｐ拡散層１７０がドレイン
方向に大きく張り出しているため、ドレイン側表面の電
界集中も顕著となる（図２４（ａ））。このため、酸化
膜界面のＡ点またはＢ点の電界強度ＥA およびＥB が３
×１０5 Ｖ／ｃｍ以上に高くなり、ブレイクダウンがＡ
点またはＢ点で発生する。このように、表面で耐圧が決
まる構造では、界面や酸化膜内部の寄生電荷の影響、さ
らには、素子表面の外部寄生電荷の影響を受けやすく耐
圧が不安定になる。このため、素子を樹脂でモールドし
た場合、モールド樹脂内の可動イオンの影響で上記電界
集中がより顕著となり、耐圧劣化を招く場合がある。さ
らに、耐圧に対するｎウエル領域１７２やｐ拡散層１７
９のイオン注入ドーズ量のプロセスマージンが少なくプ
ロセスバラツキにより耐圧不良となる場合がある。
【０００８】この発明の目的は、前記の課題を解決し
て、低コストで、耐圧の安定化を図ることができる高耐
圧デバイスおよびその製造方法とこの高耐圧デバイスに
適用される不純物拡散領域の形成方法を提供することに
ある。
【０００９】
【課題を解決するための手段】前記の目的を達成するた
めに、第１導電型の第１領域（例えばｎウエル領域）
と、該第１領域（ｎウエル領域）の表面層に選択的に離
して形成された第２導電型の第２領域（ｐベース領域）
および第１導電型の第３領域（ｎドレイン領域）と、前
記第２領域（ｐベース領域）の表面層に選択的に形成さ
れた第１導電型の第４領域（ｎソース領域）と、前記第
２領域（ｐベース領域）と前記第３領域（ｎドレイン領
域）に挟まれた第１領域（ｎウエル領域）の表面層に選
択的に形成された第２導電型の第５領域（ｐオフセッ
ト：ｐ拡散層）と、該第５領域（ｐオフセット領域）上
に形成された第１絶縁膜（ＬＯＣＯＳ酸化膜などの熱酸
化膜）と、第４領域（ｎソース領域）と第１領域（ｎウ
エル領域）に挟まれた第２領域（ｐベース領域）上にゲ
ート絶縁膜を介して形成されるゲート電極と、第４領域
（ｎソース領域）上に形成される第１主電極（ソース電
極）と、第３領域（ｎドレイン領域）上に形成される第
２主電極（ドレイン電極）とを有する高耐圧デバイスに
おいて、又、前記第５領域（ｐオフセット領域）が、前
記第３領域から前記第２領域方向に濃度が異なる箇所を
有する構成とする。
【００１０】また、前記第５領域が、深さが異なる領域
を有する構成とする。また、前記ゲート電極が前記第１
絶縁膜（熱酸化膜）上に延在させてもよい。また、前記
第１領域が第２導電型の半導体基板（ｐ基板）の表面層
に選択的に形成されるよい。前記第２領域が前記第１領
域の表面層ではなく半導体基板表面層に選択的に形成さ
れる構成とするとよい。
【００１１】また、前記第５領域が、前記第３領域側か
ら第２領域側へ向かって、濃度が順に高くなる領域を有
する構成としてもよい。また、前記第５領域が前記第３
領域側から前記第２領域側へ向かって、深さが順に深く
なる構成としてもよい。また、前記濃度が異なる領域
は、第２導電型不純物量が異なる領域である。
【００１２】また、前記第５領域の第２導電型不純物量
より少ない量の第１導電型不純物を加え、該第１導電型
不純物量を変えることで、前記第５領域の濃度を変化さ
せてもよい。前記のように、ｐオフセット領域を複数の
表面濃度と拡散深さの異なる箇所で構成することで、電
界強度の緩和を図ることができる。またゲート電極を熱
酸化膜上まで延在（張り出すこと）するとで、この張り
出し箇所がフィールドプレートとなり、この箇所での電
界を緩和する。
【００１３】第１導電型の第１領域（例えば、ｎウエル
領域）の表面層に選択的に離して第２導電型の第２領域
（ｐベース領域）および第１導電型の第３領域（ｎドレ
イン領域）を形成する工程と、前記第２領域（ｐベース
領域）の表面層に選択的に第１導電型の第４領域（ｎソ
ース領域）を形成する工程と、前記第２領域（ｐベース
領域）と前記第３領域（ｎドレイン領域）に挟まれた第
１領域（ｎウエル領域）の表面層に選択的に第２導電型
の第５領域（ｐオフセット領域）を形成する工程と、該
第５領域（ｐオフセット領域）上に第１絶縁膜（熱酸化
膜）を形成する工程と、第４領域（ｎソース領域）と第
１領域（ｎウエル領域）に挟まれた第２領域（ｐベース
領域）上にゲート絶縁膜を介してゲート電極を形成する
工程と、第４領域（ｎソース電極）上に第１主電極（ソ
ース電極）を形成する工程と、第３領域（ｎドレイン領
域）上に第２主電極（ドレイン電極）を形成する工程と
を含む高耐圧デバイスの製造方法において、前記第５領
域（ｐオフセット領域）が形成される予定の第１領域
（ｎウエル領域）の箇所に、第２導電型不純物（ｐ型不
純物）を所定量導入する工程と、該箇所内で、該箇所を
複数個の部位に分割し、第２領域（ｐベース領域）側に
近い側の部位ほど、追加して第２導電型不純物量（ｐ型
不純物量）を多く導入する工程と、各部位を一括して熱
処理（アニール）する工程とを含む製造方法とする。
【００１４】また、前記第５領域が形成される予定の第
１領域の箇所に、第２導電型不純物を所定量導入する工
程と、該箇所内で、該箇所を複数個の部位に分割し、第
２領域側に近い側の部位に第２導電型不純物量を追加導
入する工程と、第３領域側に近い側の部位に第２導電型
不純物の所定量より少ない第１導電型不純物（ｎ型不純
物）を導入する工程と、各部位を一括して熱処理する工
程とを含む製造方法としてもよい。
【００１５】また、前記第５領域が形成される予定の第
１領域の箇所を複数個の部位に分割し、第３領域側に近
い側の部位ほど第１導電型不純物量を多く導入する工程
と、該箇所に第１導電型不純物量より多い所定量の第２
導電型不純物を導入する工程と、各部位を一括して熱処
理する工程とを含む製造方法としてもよい。また、前記
の製造方法において、前記第１絶縁膜上に延在させてゲ
ート電極を形成してもよい。
【００１６】また、前記第１領域が第２導電型の半導体
基板の表面層に選択的に形成しても構わない。半導体基
板（この基板は前記のｎウエル領域のような領域でもあ
ってもよい）に、不純物拡散領域（前記のｐオフセット
領域など）を形成する方法において、前記半導体基板上
に前記半導体基板に近づくにつれて広くなる第１の開口
部を有するイオン注入マスクを形成する工程と、前記イ
オン注入マスクをマスクとしてイオン注入を行い、少な
くとも前記第１の開口部に対応する前記半導体基板表面
にイオン注入する工程と、注入された不純物イオンを拡
散する熱処理工程とを含む形成方法とする。 前記イオ
ン注入マスクを形成する工程は、前記半導体基板上に複
数の異なる層を積層する工程と、前記複数の層の最上の
層から下層の層にかけて順に一つ上の層をマスクとして
エッチングし、一つ上の層の開口部より大きい開口部を
形成し、前記第１の開口部を形成する工程とを含む形成
方法でもよい。
【００１７】また、前記半導体基板上にマスク用酸化膜
を形成する工程と、該マスク用酸化膜上にフォトレジス
トを被覆する工程と、該フォトレジストをフォトマスク
で選択的に第２の開口部を形成する工程と、該第２の開
口部を有する前記フォトレジストをマスクとして、前記
第２の開口部直下の前記マスク用酸化膜と、前記第２の
開口部の端部近傍直下で前記第２の開口部の端部から所
定の横方向距離にある前記マスク用酸化膜とを除去する
工程と、前記第２の開口部直下の半導体基板と、前記フ
ォトレジスト直下の前記マスク用酸化膜が無い箇所の半
導体基板と、前記マスク用酸化膜直下の半導体基板と
に、同時に、前記フォトレジストと前記マスク用酸化膜
とをそれぞれ貫通して、前記半導体基板に不純物イオン
が達するイオン注入を行う工程と、注入された前記不純
物イオンを拡散する熱処理工程とを含む形成方法でもよ
い。
【００１８】また、前記半導体基板に酸化膜を形成する
工程と、該酸化膜上に窒化膜を形成する工程と、前記窒
化膜上にフォトレジストを塗布する工程と、該フォトレ
ジストを硬化させた後、フォトリソグラフィーで拡散領
域を形成すべき部分の前記フォトレジストに第３の開口
部を形成する工程と、該第３の開口部の前記窒化膜を除
去し、該窒化膜に第４の開口部を形成する工程と、該窒
化膜をマスクとして、前記酸化膜を、前記第４の開口部
の端部から所定の横方向距離をエッチングし、前記酸化
膜に第５の開口部を形成する工程と、前記フォトレジス
トと前記窒化膜と前記酸化膜で構成されるイオン注入マ
スクを介して、ボロンイオンのイオン注入を全面に行う
工程と、該イオン注入マスクを除去し、熱拡散する工程
とを含む形成方法でもよい。
【００１９】また、前記半導体基板上に酸化膜を形成
し、該酸化膜上に窒化膜を形成する工程と、該窒化膜上
にフォトレジストを被覆する工程と、該フォトレジスト
をフォトマスクで選択的に開口する工程と、該開口され
た前記フォトレジストをマスクとして、前記フォトレジ
ストの開口部直下の前記窒化膜と、前記フォトレジスト
の開口端部近傍直下で開口端部から所定の横方向距離に
ある前記窒化膜とを除去する工程と、第１導電形不純物
イオンを前記フォトレジストをマスクとして、前記半導
体基板にイオン注入する工程と、前記フォトレジストを
除去し、前記窒化膜が被覆していない箇所の前記酸化膜
を熱処理により選択酸化膜とする工程と、前記窒化膜を
除去する工程と、該選択酸化膜をマスクとして、第２導
電形不純物イオンを前記半導体基板にイオン注入する工
程と、前記第１および第２導電形不純物イオンを拡散す
る熱処理工程とを含む形成方法でもよい。
【００２０】
【発明の実施の形態】この発明の概要について説明す
る。従来構造である図２３に示される単一の濃度と厚さ
のｐ領域６０２（ｐオフセット領域）の代わりに、図１
９のように、濃度の異なる複数のｐ領域５７（ｐオフセ
ット領域）を形成することで、前記のような電界集中を
抑制できる。図１９のｐ領域５７は、Ｉ、II、III の３
つの濃度の異なる箇所からなる場合である。この濃度の
異なる箇所を形成するには、つぎの２つの方法がある。
【００２１】第一の方法は、図示しないが、図２２
（ａ）で、フォトマスクを変えて複数回イオン注入を繰
り返し、その後一括して熱処理し形成する方法であり、
第二の方法は、図２０に示すように、イオン注入マスク
材を３種類（６１、６２、６３）変えて、その組み合わ
せでイオン注入マスクの厚さを、Ｂ、Ｃ、Ｄの領域で段
階的に変わるようにし、１回のイオン注入５８でイオン
５９のドーズ量を制御して形成する方法である。
【００２２】この第一の方法は一つの箇所に一つのフォ
トマスクが必要になるために、形成する箇所の数だけフ
ォトマスクの枚数が必要になる。また、第二の方法も膜
厚の異なる箇所を有するイオン注入マスクの形成が必要
となる。膜厚が異なる箇所を形成するためには、厚みが
異なる箇所の数だけ、フォトマスクが必要となる。ま
ず、第一の方法について説明する。
【００２３】図１は、この発明の第１実施例の高耐圧デ
バイスの要部断面図である。これは、濃度の異なる箇所
を組み合わせたｐ領域（ｐオフセット領域）を有する高
耐圧横形ＭＯＳＦＥＴの断面構造の主要部分の図であ
る。半導体基板であるｎシリコン基板７１の表面層に、
ｐベース領域８７、ｎドレイン８９、ｐオフセット領域
８３を形成し、ｐベース領域８７の表面層にｎソース領
域と８８とｐ+ コンタクト領域９０を形成する。ｐオフ
セット領域８３は、高い濃度と拡散深さの深い第１ｐ領
域８３ａと、中間の濃度と拡散深さの第２ｐ領域８３ｂ
と、低い濃度と拡散深さの浅い第３ｐ領域８３ｃで構成
される。ｎソース領域８８とｎシリコン基板（またはｐ
オフセット領域８３）に挟まれたｐ領域８７上にゲート
絶縁膜９１を介してゲート電極が形成される。ゲート電
極９２上とｐオフセット領域８３上に絶縁膜９３を形成
し、ｎソース領域８８上、ｎドレイン領域８９上にソー
ス電極９４、ドレイン電極９５をそれぞれ形成する。
【００２４】従来のｐオフセット領域との違いは、ｐオ
フセット領域８３が３つの濃度の異なる第１、第２、第
３ｐ領域８３ａ、８３ｂ、８３ｃで構成されている点で
ある。このｐオフセット領域８３の濃度プロファイルを
表１に示す。
【００２５】
【表１】 第１ｐ領域８３ａが一番濃度が高く、第３ｐ領域８３ｃ
が濃度が一番低い。図２は、単一のｐオフセット領域
と、濃度の異なるｐ領域で構成されるｐオフセット領域
とでの電界強度分布を比較した図である。
【００２６】オフの状態では、図２３の構造の場合、ｐ
オフセット領域６０２の両端で電界強度が異常に高くな
るが、図１の構造にすると、ｐオフセット領域８３全体
に亘って電界強度が比較的均等になり、素子耐圧に関す
る信頼性が向上する。つぎに、図１で示した、濃度の異
なる複数のｐ層からなるｐオフセット領域を形成した高
耐圧デバイスの製造方法について説明する。
【００２７】図３から図１２は、この発明の第２実施例
の高耐圧デバイスの製造方法で、工程順に示した要部製
造工程図である。これは、濃度の異なる複数のｐ層から
なるｐオフセット領域（不純物拡散領域）を形成する方
法である。ｎシリコン基板７１上にフォトレジスト７４
ａを被覆し、フォトマスク７００を介して紫外線７０１
を照射した後、エッチングでフォトレジスト７００に開
口部７５を形成する（図３）。
【００２８】つぎに、高濃度のボロンイオン注入７７を
行い、ボロンイオン７６をｎシリコン基板７１に注入す
る（図４）。つぎに、ｎシリコン基板７１上のフォトレ
ジスト７４ａを除去し、再度フォトレジスト７４ｂを被
覆し、フォトマスク７０２を介して紫外線７０３を照射
した後、エッチングでフォトレジスト７４ｂに開口部７
８を形成する（図５）。
【００２９】つぎに、中濃度のボロンイオン注入７９を
行い、ボロンイオン８０をｎシリコン基板７１に注入す
る（図６）。つぎに、ｎシリコン基板７１上のフォトレ
ジスト７４ｂを除去し、再度フォトレジスト７４ｃを被
覆し、フォトマスク７０４を介して紫外線７０５を照射
した後、エッチングでフォトレジスト７４ｃに開口部８
１を形成する（図７）。
【００３０】つぎに、低濃度のボロンイオン注入８２を
行い、ボロンイオン８１をｎシリコン基板７１に注入す
る（図８）。つぎに、熱拡散して、３つの濃度の異なる
領域を有するｐ領域８３を形成する。このｐ領域がｐオ
フセット領域となる（図９）。つぎに、ｎシリコン基板
７１表面とｐ領域８３表面にフォトレジスト８４を被覆
し、フォトマスク７０７を介して紫外線７０８を照射し
た後、エッチングでフォトレジスト８４に開口部８５を
形成する（図１０）。
【００３１】つぎに、高濃度のボロンイオン注入８７を
行い、ボロンイオン８６をｎシリコン基板７１に注入す
る（図１１）。つぎに、熱拡散してｐベース領域となる
ｐ領域８７を形成する（図１２）。この後、図示しない
複数の工程を経て、図１の高耐圧横形ＭＯＳＦＥＴが完
成する。
【００３２】前記のように、３つの濃度の異なるｐオフ
セット領域を形成するために、３つのフォトマスク７０
０、７０２、７０４が必要となり、フォトリソグラフィ
の工程と、イオン注入工程もイオン注入量を変えて３回
必要となる。つぎに、具体的な高耐圧デバイスについて
製造方法も含めて説明する。図１３は、この発明の第３
実施例の高耐圧デバイスの要部断面図である。１５０Ω
ｃｍ程度の高抵抗のｐ基板１５１に、ｎウエル領域１５
２およびｐベース領域１５３を形成する。ｎウエル領域
１５２の表面濃度は３×１０16ｃｍ-3、拡散深さは６μ
ｍであり、後述するｐ拡散層１５９を形成した後のｎウ
エル領域１５２のドナー総量は１×１０12ｃｍ-3であ
る。また、ｎドリフト領域（ｎウエル領域１５２のＬd
部）の表面にはｐ拡散層１５８（図１のｐ領域８７に相
当する）を形成する（７００Ｖ耐圧の場合：Ｌd ＝７０
μｍ) 。このｐ拡散層１５９はＬｐ１部、Ｌｐ２部、Ｌ
ｐ３部の３領域１５９ａ、１５９ｂ、１５９ｃ（図１の
第１、第２、第３ｐ領域に相当する）に分割されてい
る。各領域の幅は一例としてＬｐ１は約２５μｍ、Ｌｐ
２は約２０μｍ、Ｌｐ３は約２５μｍ程度である。ドー
プする不純物濃度として、各ｐ拡散層１５９ａ、１５９
ｂ、１５９ｃの表面濃度は、Ｌｐ１部はＬｐ２部に対し
て約１０％高濃度、Ｌｐ３部はＬｐ２部に対して約１０
％低濃度に設定する。具体的な表面濃度の一例として
は、各々５．５×１０16ｃｍ-3（Ｌｐ１部）、５．０×
１０16ｃｍ-3（Ｌｐ２部）、４．５×１０ 16ｃｍ-3（Ｌ
ｐ３部）である。
【００３３】実際の製造工程においては、イオン注入法
により、Ｌｐ１部、Ｌｐ２部、Ｌｐ部を合わせた領域
に、熱処理後、５．０×１０16ｃｍ-3の表面濃度になる
ようにボロンを注入し（この注入によるボロンの熱処理
後の深さは、１５８の点線の位置にくる）、Ｌｐ１部
に、熱処理後、０．５×１０16ｃｍ-3の表面濃度になる
ようにボロンを追加する。そしてＬｐ３部には、熱処理
後、０．５×１０16ｃｍ-3の表面濃度になるようにリン
をドープし、ボロンを補償する。工程を単純化するため
ドライブ条件は各拡散に対して同一の処理を行うため拡
散深さはＬｐ１が１．１μｍ、Ｌｐ２が１．０μｍ、Ｌ
ｐ３が０．９μｍとなる。このように、予め所定量のボ
ロンを導入し、その後で追加のボロンとリンを導入する
ことで、各領域１５９ａ、１５９ｂ、１５９ｃの表面濃
度と拡散深さを、精度よく設定できる。ｐベース領域１
５３の表面濃度は３×１０16ｃｍ-3、拡散深さは２μｍ
であり、表面濃度によりパワーＭＯＳＦＥＴのしきい値
電圧が設定される。前記のように、予め所定量のボロン
を導入し、その後で追加のボロンとリンを導入すること
で、ｐ拡散層１５９を構成する各領域１５９ａ、１５９
ｂ、１５９ｃの濃度と拡散深さを、精度よく設定でき
る。勿論、精度は悪いが、ボロンのみをイオン注入し
て、表面濃度と拡散深さの異なる複数のｐ領域を形成し
ても構わない。
【００３４】この後、厚さ０．６μｍの熱酸化膜（ＬＯ
ＣＯＳ酸化膜（熱酸化膜）などの絶縁膜１６０）を形成
し、また、２５ｎｍのゲート酸化膜１６３を介して、ポ
リシリコンのゲート電極１５７（図のＬはチャネル形成
部）を形成する。ｎソース領域１５５およびｎドレイン
領域１５４に、図示しない表面濃度１×１０20ｃｍ-3、
拡散深さ０．２μｍのｎ+ コンタクト領域を形成し、ｐ
ベース領域１５３の表面にコンタクト用のｐ+ コンタク
ト領域１５６（表面濃度５×１０19ｃｍ-3、拡散深さ
０．５μｍ）を形成し、図示しない層間絶縁膜を形成
し、コンタクトホール開口後、ソース電極１６１および
ドレイン電極１６２を形成する。
【００３５】尚、ｐ拡散層１５９の濃度分布形成の仕方
は上記に限らず、多様な製造方法が考えられる。また、
ｐ拡散層１５９の領域数は３（１５９ａ、１５９ｂ、１
５９ｃ）に限定されるものではなく、耐圧クラス、熱酸
化膜厚、実装状態、使用環境などにより異なる。また、
ｎウエル領域１５２はｐベース領域１５３を覆う必要は
必ずしも必要なく、チャネル領域（Ｌ部）に終端する構
造（ｐベース領域１５３と表面で接する構造）でも本発
明は機能する。
【００３６】この構造では、表面電界分布は図１４
（ａ）のようになることがシミュレーションで確認され
ており、Ｃ点、Ｄ点、Ｅ点、Ｆ点の電界強度ＥC 、
ＥD 、ＥE 、ＥF は２×１０5 Ｖ／ｃｍ以下となる。こ
れは、ｐベース領域１５３とｎウエル領域１５２とｐｎ
接合からｎウエル領域１５２に広がる空乏領域が増加す
ることと、ｎウエル領域１５２とｐ拡散層１５９とのｐ
ｎ接合からドレイン領域１５４近傍のｐ拡散層１５９へ
広がる空乏領域を増加することによる。そしてブレイク
ダウンはｎドレイン領域１５４下のｎウエル領域１５２
とｐ基板１５１の接合部（Ｇ点）で決まるようになる。
【００３７】この構造では、長期高温・高電圧印加状態
でも耐圧を安定に保証できる。また、この発明により、
オン抵抗の大部分を占めるｐ拡散層１５９ｃ下のｎウエ
ル領域１５２の領域が従来と比べ増加させることがで
き、、オン抵抗を低減できる。ｎウエル領域１５２を拡
散形成した場合、不純物濃度の高い領域を増加させるこ
とができ、従来構造に比べ５％のオン抵抗低減ができ
る。
【００３８】図１５は、この発明の第４実施例の高耐圧
デバイスの要部断面構造である。１５０Ωｃｍ程度の高
抵抗のｐ基板１５１の表面層にｎウエル領域１６４を形
成し、このｎウエル領域１６４の表面層にｐベース領域
１５３を形成する。ｎウエル領域１６４は、３つの異な
る不純物濃度を有する領域に分かれている。第１ｎウエ
ル領域１６５、第２ｎウエル領域１６６、第３ｎウエル
領域１６７の表面濃度は各々２．４×１０16ｃｍ-3、
３．０×１０16ｃｍ-3、３．６×１０16ｃｍ-3、拡散深
さは４〜６μｍである。各領域の長さの一例として、Ｌ
ｐ１は約２５μｍ、Ｌｐ２は約２０μｍ、Ｌｐ３は約２
５μｍ程度である。また、ｎドリフト領域（ｎウエル領
域１６４のＬｄ部）の表面には、表面濃度、拡散深さが
ことなる３つのｐ領域で構成されるｐ拡散層１６９を形
成する（７００Ｖ耐圧保証の場合、Ｌｄは約７０μｍで
ある）。このｐ拡散層１６９を形成するために、ｐ拡散
層１６９全域で一括して、表面濃度５×１０16ｃｍ-3、
拡散深さが１．０μｍのボロンを導入する。導入される
ボロン拡散深さ１６８は点線で示した。その結果、第１
ｎウエル領域１６５に対応する箇所が第１ｐ領域１６９
ａ、第２ｎウエル領域１６６に対応する箇所が第２ｐ領
域１６９ｂ、第３ｎウエル領域１６７に対応する箇所が
第３ｐ領域１６９ｃとなる。
【００３９】実際の製造工程においては、ｎウエル領域
の拡散としてイオン注入法により、Ｌｐ１部、Ｌｐ２部
およびＬｐ３部を足した領域に、熱処理後、２．４×１
０16ｃｍ-3の表面濃度となるようなリンをドープし１１
５０℃程度で１０時間程度の熱処理（ドライブ）を行
う。つぎに、Ｌｐ２部とＬｐ３部を足した領域に熱処理
後、０．６×１０16ｃｍ-3の表面濃度となるようなリン
を、そしてＬｐ３部に熱処理後、０．６×１０16ｃｍ-3
の表面濃度となるようなリンをそれぞれドープし、熱処
理する。その後、ｐ拡散層１６４を形成するために、イ
オン注入法により、Ｌｐ１部、Ｌｐ２部およびＬｐ３部
を足した領域に、熱処理後、表面濃度の５×１０16ｃｍ
-3となるボロンをドープし、熱処理する。
【００４０】前記のｐベース領域１５３の表面濃度は３
×１０16ｃｍ-3、拡散深さは２μｍであり、この表面濃
度によりパワーＭＯＳＦＥＴのしきい値電圧が設定され
る。この後、厚さ０．６μｍの熱酸化膜１６０を形成
し、また、２５ｎｍのゲート酸化膜１６３を介してポリ
シリコンのゲート電極１５７を形成する。ｎソース領域
１５５およびｎドレイン領域１５４に、図示しない表面
濃度１×１０20ｃｍ-3、拡散深さ０．２μｍのｎ+ コン
タクト領域（表面濃度５×１０19ｃｍ-3、拡散深さ０．
５μｍ）を形成する。図中の１５６はｐ+ コンタクト領
域である。尚、ｎウエル領域１６４の濃度分布を形成す
る方法は、上記に限らず、多様な製造方法が考えられ
る。また、ｐ拡散層１６９の領域数は３つに限定される
ものではなく、耐圧クラス、熱酸化膜厚、実装状態、使
用環境などにより異なる。
【００４１】この構造においても、第３実施例と同様の
効果が期待できる。前記の方法では、濃度の異なる領域
で構成される拡散層を形成するためには、異なる濃度領
域の数の分だけフォトマスクの枚数が必要となる。ま
た、導電形の異なる拡散層を形成する場合にも、複数の
フォトマスクが必要となる。そのため、製造コストが高
くなる。これを解決する方法として、一つのフォトマス
クで複数個の濃度の異なる不純物拡散領域を形成する第
二の方法がある。
【００４２】つぎに、この第二の方法の概要について説
明する。この方法は、濃度の異なる複数の不純物拡散領
域を形成する場合や、異なる導電形の不純物拡散領域を
形成する場合に、一つのフォトマスクで実現するもので
ある。この方法の一つは、イオン注入マスクを、材料や
エッチング速度の異なる多層薄膜で形成し、一つのフォ
トマスクで多層薄膜の最上部の薄膜を加工した後、下層
の薄膜を順次加工して、下層の薄膜ほど開口部が大きい
イオン注入マスクを自己整合で形成し、このイオン注入
マスクを用いて、一回のイオン注入で注入量の異なる不
純物拡散領域を形成することである。
【００４３】また、一つのフォトマスクで、異なる導電
形の不純物イオンに対するイオン注入マスクを自己整合
的に形成して、異なる導電形の不純物拡散領域を形成す
ることにある。尚、ここで自己整合とは、一つのフォト
マスクで、相似形の複数個のパターンが形成されること
を意味する。
【００４４】図１６は、濃度の異なる複数の不純物拡散
領域を形成する場合の概念的な工程で、同図（ａ）から
同図（ｅ）は、工程順に示した、工程断面図である。こ
の不純物拡散領域は前記のｐ拡散層に相当する。シリコ
ン基板４１にＳｉＯ2 膜４２を形成し、フォトレジスト
４３を塗布する。フォトレジスト４３を硬化させた後、
フォトマスク４４を介して、紫外線４５をフォトレジス
ト４３に照射し、露光後、エッチングして、拡散領域を
形成すべき部分のフォトレジスト４３に開口部４６を形
成する。（同図（ａ））。つぎに、ドライエッチング法
でフォトレジスト４３の開口部４６のＳｉＯ2 膜４２を
除去する（同図（ｂ））。その後、フッ酸に浸漬し、横
方向に任意の距離（ここでは領域II）だけ、フォトレジ
スト４３下のＳｉＯ2 膜４２を除去する（同図
（ｃ））。そうすることで、イオン注入すべきシリコン
基板４１面が露出している部分（領域Ｉ）と、フォトレ
ジスト４３だけでカバーされている部分（領域II）と、
ＳｉＯ2 膜４２とフォトレジスト４３の両方でカバーさ
れている部分（領域III ）の３つの領域が１つのフォト
マスク４４で自己整合的に形成されたことになる。
【００４５】即ち、この状態で全面にイオン注入４７を
すると、Ｉ、II、III の各領域はそれぞれ、イオン注入
阻止能が異なるため、それぞれの領域はイオン４８の注
入量の異なる領域となる。即ち、この場合は、注入量は
Ｉの領域＞IIの領域＞III の領域の順になる（同図
（ｄ））。その結果、イオン注入マスクを除去して熱拡
散すると、濃度の異なる不純物拡散領域が連続的に形成
された一つのｐ領域４９となる（同図（ｅ））。尚、イ
オンの飛程も領域毎に異なるので、拡散深さも若干異な
ったものとなる（同図（ｅ）では深さに関して強調して
描かれている）。
【００４６】つぎに、一つのフォトマスクを用いて、濃
度の異なる複数の不純物拡散層を形成する場合と、異な
る不純物拡散層を形成する場合について、具体的な実施
例について説明する。図１７は、この発明の第５実施例
の不純物拡散領域の形成方法を示す図で、同図（ａ）か
ら同図（ｅ）は、工程順に示した要部工程断面図であ
る。これは、１つのフォトマスク１００で、３つのｐ領
域７、８、９でｐオフセット領域１０を形成する方法で
ある。
【００４７】ｎシリコン基板１に１μｍの膜厚のＬＴＯ
−ＳｉＯ2 膜２（低温酸化法で形成した酸化膜）を形成
し、その上に１μｍの膜厚のプラズマＳｉＮ膜３（プラ
ズマＣＶＤ法で形成した窒化シリコン膜）を形成する。
このプラズマＳｉＮ膜３上に１μｍの膜厚のフォトレジ
スト４を塗布する。フォトレジスト４を硬化させた後、
フォトマスク１００を介して、紫外線１０１をフォトレ
ジスト４に照射し、露光後、エッチングして、拡散領域
を形成すべき部分のフォトレジスト４に開口部１６を形
成する（同図（ａ））。
【００４８】つぎに、ドライエッチング法でフォトレジ
スト４の開口部１６のプラズマＳｉＮ膜３を除去する。
このＳｉＮ膜３は、図示しないが、実は、その表面層に
５ｎｍ程度のエッチング速度の速い層が形成された２層
構造の膜である。このエッチング速度の速い層の形成方
法としては、ＳｉＮ膜３の表面を水素プラズマ中に晒し
表面を改質する方法や、熱窒化シリコン膜ＳｉＮの上に
プラズマＣＶＤ−ＳｉＮ：Ｈ膜（ＣＶＤ法で成膜した水
素が少量はいった窒化シリコン膜のこと）を薄く堆積す
る方法などがある。このエッチング速度の速い層がある
ため、ＳｉＮ膜３は、所定の横方向距離Ｘだけエッチン
グされ、そのエッチング面は図のようにテーパー状にな
る。この横方向距離Ｘの大きさは、ＳｉＮ膜３の膜厚分
のエッチング時間を上回るオーバーエッチング時間で制
御できる。
【００４９】このドライエッチングではＬＴＯ−ＳｉＯ
2 膜２はエッチングされない。つぎに、フッ酸に浸漬
し、プラズマＳｉＮ膜３をマスクとして、ＬＴＯ−Ｓｉ
Ｏ2 膜２を、プラズマＳｉＮ膜３の開口端部から所定の
横方向距離Ｙだけ湿式エッチングする。つぎに、フォト
レジスト４とプラズマＳｉＮ膜３およびＬＴＯ−ＳｉＯ
2 膜２で構成されるイオン注入マスクを介して、ボロン
イオン注入５を全面に行う。このイオン注入でｎシリコ
ン基板に導入されたボロンイオン６の濃度は、フォトレ
ジスト４の開口部１６のＡ領域が一番高く、つぎに、フ
ォトレジスト４のみとなっている箇所のＢ領域が高く、
フォトレジスト４とプラズマＳｉＮ膜３の２層となって
いる箇所のＣ領域が一番低く、尚、フォトレジスト４と
プラズマＳｉＮ膜３とＬＴＯ−ＳｉＯ2 膜２の３層とな
っている箇所のＤ領域にはボロンイオン６がイオン注入
で到達しないために、ボロンイオン６はない。勿論、各
層を薄くすれば、この箇所にもボロンイオン６が存在す
るようになる（同図（ｂ））。
【００５０】つぎに、イオン注入マスク（２、３、４を
合わせたもの）を除去し、熱拡散すると、Ａ領域、Ｂ領
域、Ｃ領域は、それぞれ、第１ｐ領域７、第２ｐ領域
８、第３ｐ領域９となり、第１ｐ領域７は濃度が一番高
く、つぎに第２ｐ領域８が高く、第３ｐ領域９が一番低
くなる。その結果、濃度の異なる不純物拡散領域が連続
的に形成された一つのｐ領域１０となる（同図
（ｃ））。尚、イオンの飛程も領域毎に異なるので、拡
散深さも若干異なったものとなる（同図（ｃ）では深さ
に関して強調して描かれている）。
【００５１】つぎに、ｐベース領域とｐオフセット領域
の一部を形成するために、パターニングされたフォトレ
ジスト１１をマスクにボロンイオン注入１３を行う。ボ
ロンイオン１２のドーズ量はＡ領域のドーズ量程度以上
にする（同図（ｄ））。つぎに熱処理して、ｐ領域１
４、１５を形成する。ｐ領域１４は素子を形成するため
のｐベース領域となり、ｐ領域１５は、前記の第１、第
２、第３ｐ領域７、８、９と合わせて、濃度の異なるｐ
オフセット領域となる（同図（ｅ））。
【００５２】その後の工程は説明を省くが、最終的に
は、図１と同様の素子になる。このようにすることで、
一つのフォトマスク１００を用いて、濃度の異なる複数
の不純物拡散領域（７、８、９）を形成することができ
る。図１８は、この発明の第６実施例の不純物拡散領域
の形成方法を示す図で、同図（ａ）から同図（ｄ）は、
工程順に示した要部工程断面図である。これは、一枚の
フォトマスクで導電形の異なる２つの拡散層を形成する
方法である。
【００５３】ｎシリコン基板２１に２０ｎｍの膜厚の熱
酸化膜であるＳｉＯ2 膜２３、２００ｎｍの膜厚の熱窒
化シリコン膜であるＳｉＮ膜２４を順次積層し、その上
にフォトレジスト２５を塗布する。フォトレジスト２５
を硬化させた後、フォトマスク２００を介して紫外線２
０１を照射し、拡散すべきところが窓開けされたレジス
トパターニングを行う（同図（ａ））。ここで、ＳｉＮ
膜２４は、前記と同様に、その表面層に５ｎｍ程度のエ
ッチング速度の速い層が形成された２層構造の膜であ
る。この２層構造膜のため、開口部を通してプラズマエ
ッチングすることにより、フォトレジスト２５下のＳｉ
Ｎ膜２４も横方向にエッチングされる。横方向のエッチ
ング量Ｘは、オーバーエッチング時間で制御できる。
【００５４】つぎに、ボロンイオン注入２６を行い、フ
ォトレジスト２５の窓開けされた部分のみにボロンイオ
ン２７を打ち込む（同図（ｂ））。その後、フォトレジ
スト２５を除去して打ち込まれたボロンイオン２７のド
ライブ拡散を酸化性雰囲気で行うと、ｐ+ 領域２９と同
時にＳｉＮ膜２４のない部分には１μｍ程度の厚い酸化
膜であるＬＯＣＯＳ２８が形成される（同図（ｃ））。
このＬＯＣＯＳ２８がつぎの不純物導入のイオン注入マ
スクとなる。即ち、同図（ｃ）に示すように、反対の導
電形であるリンイオン注入３０を行うと、ＬＯＣＯＳ２
８のない部分のみにリンイオン３１がイオン注入され、
引き続くドライブ拡散でｎ+ 領域３２が形成される。即
ち、この一連のプロセスで、一枚のフォトマスク２００
で導電形が異なる拡散領域（２９、３２）が形成される
（同図（ｄ））。このようにすることで、一枚のフォト
マスクを用いて、導電形の異なる不純物拡散領域を形成
することができる。
【００５５】
【発明の効果】この発明によれば、濃度の異なる不純物
拡散領域で構成されるオフセット領域を形成すること
で、耐圧の安定化を図ることができる。また、一つのフ
ォトマスクで濃度の異なる不純物拡散領域や異なる導電
形の不純物拡散領域を形成することで、製造コストの低
減を図ることができる。
【図面の簡単な説明】
【図１】この発明の第１実施例の高耐圧デバイスの要部
断面図
【図２】単一のｐオフセット領域と、濃度の異なるｐ領
域で構成されるｐオフセット領域とでの電界強度分布を
比較した図
【図３】この発明の第２実施例の高耐圧デバイスの要部
製造工程図
【図４】図３に続く、この発明の第２実施例の高耐圧デ
バイスの要部製造工程図
【図５】図４に続く、この発明の第２実施例の高耐圧デ
バイスの要部製造工程図
【図６】図５に続く、この発明の第２実施例の高耐圧デ
バイスの要部製造工程図
【図７】図６に続く、この発明の第２実施例の高耐圧デ
バイスの要部製造工程図
【図８】図７に続く、この発明の第２実施例の高耐圧デ
バイスの要部製造工程図
【図９】図８に続く、この発明の第２実施例の高耐圧デ
バイスの要部製造工程図
【図１０】図９に続く、この発明の第２実施例の高耐圧
デバイスの要部製造工程図
【図１１】図１０に続く、この発明の第２実施例の高耐
圧デバイスの要部製造工程図
【図１２】図１１に続く、この発明の第２実施例の高耐
圧デバイスの要部製造工程図
【図１３】この発明の第３実施例の高耐圧デバイスの要
部断面図
【図１４】図１３の高耐圧デバイスにおいて、（ａ）は
電界強度分布を示す図で、（ｂ）は要部断面図
【図１５】この発明の第４実施例の高耐圧デバイスの要
部断面構造
【図１６】濃度の異なる複数の不純物拡散領域を形成す
る場合の概念的な工程で、（ａ）から（ｅ）は、工程順
に示した、工程断面図
【図１７】この発明の第５実施例の不純物拡散領域の形
成方法で、（ａ）から（ｅ）は、工程順に示した要部工
程断面図
【図１８】この発明の第６実施例の不純物拡散領域の形
成方法で、（ａ）から（ｄ）は、工程順に示した要部工
程断面図
【図１９】濃度の異なる複数のｐ領域を形成した場合の
図
【図２０】イオン注入マスク材の厚さを変えて、濃度の
異なる複数のｐ領域を形成した場合の図
【図２１】従来の高耐圧デバイスの要部断面図
【図２２】従来の不純物拡散領域を形成する方法の一例
を示す図であり、（ａ）はイオン注入工程の図、（ｂ）
は熱拡散工程の図
【図２３】従来の高耐圧横形パワーＭＯＳＦＥＴの断面
図
【図２４】従来の高耐圧デバイスにおいて、（ａ）は電
界強度分布を示す図で、（ｂ）は要部断面図
【符号の説明】
１、２１ ｎシリコン基板 ２ ＬＴＯ−ＳｉＯ2 膜 ３ プラズマＳｉＮ膜 ４、１１、２５、４３ フォトレジスト １６、４６、４６ 開口部 ５、１３、２６ ボロンイオン注入 ６、１２、２７ ボロンイオン ７、８３ａ、１５９ａ、１６９ａ 第１ｐ領域 ８、８３ｂ、１５９ｂ、１６９ｂ 第２ｐ領域 ９、８３ｃ、１５９ｃ、１６９ｃ 第３ｐ領域 １０、１４、１５、２２、４９ ｐ領域 ２３ ＳｉＯ2 膜 ２４ ＳｉＮ膜 ２８ ＬＯＣＯＳ ２９ ｐ+ 領域 ３０ リンイオン注入 ３１ リンイオン ３２ ｎ+ 領域 ４１ シリコン基板 ４２ ＳｉＯ2 膜 ４４、１００、２００ フォトマスク ４５、１０１、２０１ 紫外線 ４７ イオン注入 ４８ イオン ７１ ｎシリコン基板 ８３ ｐオフセット ８７ ｐ領域（ｐベース領域） ８８ ｎソース領域 ８９ ｎドレイン領域 ９０ ｐ+ コンタクト領域 ９１、１６３ ゲート絶縁膜 ９２、１５７ ゲート電極 ９３、１６０ 絶縁膜 ９４、１６１ ソース電極 ９５、１６２ ドレイン電極 １５１ ｐ基板 １５２、１６４ ｎウエル領域 １５３ ｐベース領域 １５４ ｎドレイン領域 １５５ ｎソース領域 １５６ ｐ+ コンタクト領域 １５８、１６８ ボロン拡散深さ １５９、１６９ ｐ拡散層（ｐオフセット領域） １６５ 第１ｎウエル領域 １６６ 第２ｎウエル領域 １６７ 第３ｎウエル領域
フロントページの続き (72)発明者 北村 明夫 神奈川県川崎市川崎区田辺新田１番１号 富士電機株式会社内 (72)発明者 多田 元 神奈川県川崎市川崎区田辺新田１番１号 富士電機株式会社内 (72)発明者 斎藤 俊 神奈川県川崎市川崎区田辺新田１番１号 富士電機株式会社内 Ｆターム(参考） 5F040 DA00 DA22 DC01 EA00 EB01 EC07 EC19 EF18 EK01 EM00 EM01 EM02 EM06 FC16 FC22

Claims (19)

    【特許請求の範囲】
  1. 【請求項１】第１導電型の第１領域と、該第１領域の表
    面層に選択的に離して形成された第２導電型の第２領域
    および第１導電型の第３領域と、前記第２領域の表面層
    に選択的に形成された第１導電型の第４領域と、前記第
    ２領域と前記第３領域に挟まれた第１領域の表面層に選
    択的に形成された第２導電型の第５領域と、該第５領域
    上に形成された第１絶縁膜と、第４領域と第１領域に挟
    まれた第２領域上にゲート絶縁膜を介して形成されるゲ
    ート電極と、第４領域上に形成される第１主電極と、第
    ３領域上に形成される第２主電極とを有する高耐圧デバ
    イスにおいて、 前記第５領域が、前記第３領域から前記第２領域方向に
    濃度が異なる領域を有することを特徴とする高耐圧デバ
    イス。
  2. 【請求項２】前記第５領域が、深さが異なる領域を有す
    ることを特徴とする請求項１に記載の高耐圧デバイス。
  3. 【請求項３】前記ゲート電極が前記第１絶縁膜上に延在
    することを特徴とする請求項１に記載の高耐圧デバイ
    ス。
  4. 【請求項４】前記第１領域が第２導電型の半導体基板の
    表面層に選択的に形成されることを特徴とする請求項１
    に記載の高耐圧デバイス。
  5. 【請求項５】前記第２領域が前記第１領域の表面層では
    なく半導体基板表面層に選択的に形成されることを特徴
    とする請求項３に記載の高耐圧デバイス。
  6. 【請求項６】前記第５領域が、前記第３領域側から第２
    領域側へ向かって、濃度が順に高くなることを特徴とす
    る請求項１ないし５のいずれかに記載の高耐圧デバイ
    ス。
  7. 【請求項７】前記第５領域が前記第３領域側から前記第
    ２領域側へ向かって、深さが順に深くなることを特徴と
    する請求項２ないし６のいずれかに記載の高耐圧デバイ
    ス。
  8. 【請求項８】前記濃度が異なる領域は、第２導電型不純
    物量が異なる領域であることを特徴とする請求項１ない
    し７のいずれかに記載の高耐圧デバイス。
  9. 【請求項９】前記第５領域の第２導電型不純物量より少
    ない量の第１導電型不純物を加え、該第１導電型不純物
    量を変えることで、前記第５領域の表面濃度を変化させ
    ることを特徴とする請求項１ないし７のいずれかに記載
    の高耐圧デバイス。
  10. 【請求項１０】第１導電型の第１領域の表面層に選択的
    に離して第２導電型の第２領域および第１導電型の第３
    領域を形成する工程と、前記第２領域の表面層に選択的
    に第１導電型の第４領域を形成する工程と、前記第２領
    域と前記第３領域に挟まれた第１領域の表面層に選択的
    に第２導電型の第５領域を形成する工程と、該第５領域
    上に第１絶縁膜を形成する工程と、第４領域と第１領域
    に挟まれた第２領域上にゲート絶縁膜を介してゲート電
    極を形成する工程と、第４領域上に第１主電極を形成す
    る工程と、第３領域上に第２主電極を形成する工程とを
    含む高耐圧デバイスの製造方法において、 前記第５領域が形成されるべき第１領域の箇所に、第２
    導電型不純物を所定量導入する工程と、該箇所内で、該
    箇所を複数個の部位に分割し、第２領域側に近い側の部
    位ほど、追加して第２導電型不純物量を多く導入する工
    程と、各部位を一括して熱処理する工程とを含むことを
    特徴とする高耐圧デバイスの製造方法。
  11. 【請求項１１】第１導電型の第１領域の表面層に選択的
    に離して第２導電型の第２領域および第１導電型の第３
    領域を形成する工程と、前記第２領域の表面層に選択的
    に第１導電型の第４領域を形成する工程と、前記第２領
    域と前記第３領域に挟まれた第１領域の表面層に選択的
    に第２導電型の第５領域を形成する工程と、該第５領域
    上に第１絶縁膜を形成する工程と、第４領域と第１領域
    に挟まれた第２領域上にゲート絶縁膜を介してゲート電
    極を形成する工程と、第４領域上に第１主電極を形成す
    る工程と、第３領域上に第２主電極を形成する工程とを
    含む高耐圧デバイスの製造方法において、 前記第５領域が形成されるべき第１領域の箇所に、第２
    導電型不純物を所定量導入する工程と、該箇所内で、該
    箇所を複数個の部位に分割し、第２領域側に近い側の部
    位に追加して第２導電型不純物量を多く導入する工程
    と、第３領域側に近い側の部位に第２導電型不純物の所
    定量より少ない第１導電型不純物を導入する工程と、各
    部位を一括して熱処理する工程とを含むことを特徴とす
    る高耐圧デバイスの製造方法。
  12. 【請求項１２】第１導電型の第１領域の表面層に選択的
    に離して第２導電型の第２領域および第１導電型の第３
    領域を形成する工程と、前記第２領域の表面層に選択的
    に第１導電型の第４領域を形成する工程と、前記第２領
    域と前記第３領域に挟まれた第１領域の表面層に選択的
    に第２導電型の第５領域を形成する工程と、該第５領域
    上に第１絶縁膜を形成する工程と、第４領域と第１領域
    に挟まれた第２領域上にゲート絶縁膜を介してゲート電
    極を形成する工程と、第４領域上に第１主電極を形成す
    る工程と、第３領域上に第２主電極を形成する工程とを
    含む高耐圧デバイスの製造方法において、 前記第５領域が形成されるべき第１領域の箇所を複数個
    の部位に分割し、第３領域側に近い側の部位ほど、第１
    導電型不純物量を多く導入する工程と、該箇所に第１導
    電型不純物量より多い所定量の第２導電型不純物を導入
    する工程と、各部位を一括して熱処理する工程とを含む
    ことを特徴とする高耐圧デバイスの製造方法。
  13. 【請求項１３】前記第４領域と前記第１領域に挟まれた
    前記第２領域上にゲート絶縁膜を介して前記第１絶縁膜
    上に延在するゲート電極を形成する工程を含むことを特
    徴とする請求項１０ないし１２のいずれかに記載の高耐
    圧デバイスの製造方法。
  14. 【請求項１４】前記第１領域が第２導電型の半導体基板
    の表面層に選択的に形成されることを特徴とする請求項
    １０または１３のいずれかに記載の高耐圧デバイスの製
    造方法。高耐圧デバイスの製造方法。
  15. 【請求項１５】半導体基板に、不純物拡散領域を形成す
    る方法において、前記半導体基板上に前記半導体基板に
    近づくにつれて広くなる第１の開口部を有するイオン注
    入マスクを形成する工程と、前記イオン注入マスクをマ
    スクとしてイオン注入を行い、少なくとも前記第１の開
    口部に対応する前記半導体基板表面にイオン注入する工
    程と、注入された不純物イオンを拡散する熱処理工程と
    を含むことを特徴とする不純物拡散領域の形成方法。
  16. 【請求項１６】前記イオン注入マスクを形成する工程
    は、前記半導体基板上に複数の異なる層を積層する工程
    と、前記複数の層の最上の層から下層の層にかけて順に
    一つ上の層をマスクとしてエッチングし、一つ上の層の
    開口部より大きい開口部を形成し、前記第１の開口部を
    形成する工程とを、含むことを特徴とする請求項１５に
    記載の不純物拡散領域の形成方法。
  17. 【請求項１７】前記半導体基板上にマスク用酸化膜を形
    成する工程と、該マスク用酸化膜上にフォトレジストを
    被覆する工程と、該フォトレジストをフォトマスクで選
    択的に第２の開口部を形成する工程と、該第２の開口部
    を有する前記フォトレジストをマスクとして、前記第２
    の開口部直下の前記マスク用酸化膜と、前記第２の開口
    部の端部近傍直下で前記第２の開口部の端部から所定の
    横方向距離にある前記マスク用酸化膜とを除去する工程
    と、前記第２の開口部直下の半導体基板と、前記フォト
    レジスト直下の前記マスク用酸化膜が無い箇所の半導体
    基板と、前記マスク用酸化膜直下の半導体基板とに、同
    時に、前記フォトレジストと前記マスク用酸化膜とをそ
    れぞれ貫通して、前記半導体基板に不純物イオンが達す
    るイオン注入を行う工程と、注入された前記不純物イオ
    ンを拡散する熱処理工程とを含むことを特徴とする請求
    項１５に記載の不純物拡散領域の形成方法。
  18. 【請求項１８】前記半導体基板に酸化膜を形成する工程
    と、該酸化膜上に窒化膜を形成する工程と、前記窒化膜
    上にフォトレジストを塗布する工程と、該フォトレジス
    トを硬化させた後、フォトリソグラフィーで拡散領域を
    形成すべき部分の前記フォトレジストに第３の開口部を
    形成する工程と、該第３の開口部の前記窒化膜を除去
    し、該窒化膜に第４の開口部を形成する工程と、該窒化
    膜をマスクとして、前記酸化膜を、前記第４の開口部の
    端部から所定の横方向距離をエッチングし、前記酸化膜
    に第５の開口部を形成する工程と、前記フォトレジスト
    と前記窒化膜と前記酸化膜で構成されるイオン注入マス
    クを介して、ボロンイオンのイオン注入を全面に行う工
    程と、該イオン注入マスクを除去し、熱拡散する工程と
    を含むことを特徴とする請求項１５に記載の不純物拡散
    領域の形成方法。
  19. 【請求項１９】前記半導体基板上に酸化膜を形成し、該
    酸化膜上に窒化膜を形成する工程と、該窒化膜上にフォ
    トレジストを被覆する工程と、該フォトレジストをフォ
    トマスクで選択的に開口する工程と、該開口された前記
    フォトレジストをマスクとして、前記フォトレジストの
    開口部直下の前記窒化膜と、前記フォトレジストの開口
    端部近傍直下で開口端部から所定の横方向距離にある前
    記窒化膜とを除去する工程と、第１導電形不純物イオン
    を前記フォトレジストをマスクとして、前記半導体基板
    にイオン注入する工程と、前記フォトレジストを除去
    し、前記窒化膜が被覆していない箇所の前記酸化膜を熱
    処理により選択酸化膜とする工程と、前記窒化膜を除去
    する工程と、該選択酸化膜をマスクとして、第２導電形
    不純物イオンを前記半導体基板にイオン注入する工程
    と、前記第１および第２導電形不純物イオンを拡散する
    熱処理工程とを含むことを特徴とする不純物拡散領域の
    形成方法。
JP2000146704A 2000-01-18 2000-05-18 高耐圧デバイスおよびその製造方法、不純物拡散領域の形成方法 Withdrawn JP2001274390A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2000146704A JP2001274390A (ja) 2000-01-18 2000-05-18 高耐圧デバイスおよびその製造方法、不純物拡散領域の形成方法
US09/756,686 US6853034B2 (en) 2000-01-18 2001-01-09 Semiconductor device exhibiting a high breakdown voltage and the method of manufacturing the same
DE10165053A DE10165053B4 (de) 2000-01-18 2001-01-17 Verfahren zur Herstellung eines Halbleiterbauelements mit hoher Durchbruchsspannung
DE10101900A DE10101900A1 (de) 2000-01-18 2001-01-17 Halbleiterbauelement mit hoher Durchbruchspannung und Verfahren zu dessen Herstellung
US11/030,432 US7195980B2 (en) 2000-01-18 2005-01-06 Semiconductor device exhibiting a high breakdown voltage and the method of manufacturing the same
US11/681,525 US7687385B2 (en) 2000-01-18 2007-03-02 Semiconductor device exhibiting a high breakdown voltage and the method of manufacturing the same

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2000-8961 2000-01-18
JP2000008961 2000-01-18
JP2000146704A JP2001274390A (ja) 2000-01-18 2000-05-18 高耐圧デバイスおよびその製造方法、不純物拡散領域の形成方法

Publications (1)

Publication Number Publication Date
JP2001274390A true JP2001274390A (ja) 2001-10-05

Family

ID=26583696

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000146704A Withdrawn JP2001274390A (ja) 2000-01-18 2000-05-18 高耐圧デバイスおよびその製造方法、不純物拡散領域の形成方法

Country Status (3)

Country Link
US (3) US6853034B2 (ja)
JP (1) JP2001274390A (ja)
DE (2) DE10165053B4 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007503717A (ja) * 2003-08-27 2007-02-22 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ Ｌｄｍｏｓトランジスタを有する電子装置
JP2008218700A (ja) * 2007-03-05 2008-09-18 Mitsubishi Electric Corp 炭化珪素半導体装置の製造方法
JP2013051434A (ja) * 2012-11-05 2013-03-14 Toshiba Corp 半導体装置
JP2013254857A (ja) * 2012-06-07 2013-12-19 Fuji Electric Co Ltd 半導体装置およびその製造方法

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6894349B2 (en) 2001-06-08 2005-05-17 Intersil Americas Inc. Lateral DMOS structure with lateral extension structure for reduced charge trapping in gate oxide
US6555883B1 (en) * 2001-10-29 2003-04-29 Power Integrations, Inc. Lateral power MOSFET for high switching speeds
US6873011B1 (en) * 2004-02-24 2005-03-29 System General Corp. High voltage and low on-resistance LDMOS transistor having equalized capacitance
US7238986B2 (en) * 2004-05-03 2007-07-03 Texas Instruments Incorporated Robust DEMOS transistors and method for making the same
JP4387291B2 (ja) * 2004-12-06 2009-12-16 パナソニック株式会社 横型半導体デバイスおよびその製造方法
US7208330B2 (en) * 2005-01-12 2007-04-24 Texas Instruments Incorporated Method for varying the uniformity of a dopant as it is placed in a substrate by varying the speed of the implant across the substrate
WO2008015211A1 (en) 2006-08-01 2008-02-07 Koninklijke Philips Electronics N.V. Effecting selectivity of silicon or silicon-germanium deposition on a silicon or silicon-germanium substrate by doping
US7790589B2 (en) * 2007-04-30 2010-09-07 Nxp B.V. Method of providing enhanced breakdown by diluted doping profiles in high-voltage transistors
US20090096039A1 (en) * 2007-10-10 2009-04-16 United Microelectronics Corp. High-voltage device and manufacturing method of top layer in high-voltage device
US7851857B2 (en) * 2008-07-30 2010-12-14 Freescale Semiconductor, Inc. Dual current path LDMOSFET with graded PBL for ultra high voltage smart power applications
KR101024638B1 (ko) * 2008-08-05 2011-03-25 매그나칩 반도체 유한회사 반도체 소자의 제조방법
JP5531434B2 (ja) * 2009-03-31 2014-06-25 富士通株式会社 化合物半導体装置及びその製造方法
US8461005B2 (en) * 2010-03-03 2013-06-11 United Microelectronics Corp. Method of manufacturing doping patterns
US9397211B2 (en) * 2013-12-19 2016-07-19 Texas Instruments Incorporated Lateral MOSFET with buried drain extension layer
JP2015141996A (ja) * 2014-01-28 2015-08-03 株式会社東芝 半導体装置及びその製造方法
CN105576021B (zh) * 2014-10-09 2018-06-19 上海华虹宏力半导体制造有限公司 Nldmos器件及其制造方法
US9872341B2 (en) 2014-11-26 2018-01-16 Applied Materials, Inc. Consolidated filter arrangement for devices in an RF environment
US20160149733A1 (en) * 2014-11-26 2016-05-26 Applied Materials, Inc. Control architecture for devices in an rf environment
CN106328504B (zh) * 2015-06-30 2019-01-25 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
US11398552B2 (en) * 2020-08-26 2022-07-26 Vanguard International Semiconductor Corporation High-voltage semiconductor device and method of forming the same

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6072271A (ja) * 1983-09-28 1985-04-24 Toshiba Corp 半導体装置の製造方法
JPS61168254A (ja) * 1985-01-19 1986-07-29 Sharp Corp 高耐圧ｍｏｓ電界効果半導体装置
JPH10223885A (ja) * 1997-01-31 1998-08-21 Sanyo Electric Co Ltd 半導体装置及び半導体装置の製造方法
JPH10229189A (ja) * 1997-02-13 1998-08-25 Sanyo Electric Co Ltd 半導体装置及び半導体装置の製造方法
JPH10321878A (ja) * 1997-03-18 1998-12-04 Toshiba Corp 高耐圧半導体装置
JP2001015741A (ja) * 1999-06-30 2001-01-19 Toshiba Corp 電界効果トランジスタ

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL184589C (nl) * 1979-07-13 1989-09-01 Philips Nv Halfgeleiderinrichting voor het opwekken van een elektronenbundel en werkwijze voor het vervaardigen van een dergelijke halfgeleiderinrichting.
US4926233A (en) * 1988-06-29 1990-05-15 Texas Instruments Incorporated Merged trench bipolar-CMOS transistor fabrication process
JPH04343178A (ja) * 1991-05-20 1992-11-30 Sony Corp 画像処理装置
JP3158738B2 (ja) * 1992-08-17 2001-04-23 富士電機株式会社 高耐圧ｍｉｓ電界効果トランジスタおよび半導体集積回路
JP2997377B2 (ja) * 1993-01-06 2000-01-11 シャープ株式会社 半導体装置及びその製造方法
JP3186405B2 (ja) * 1994-03-08 2001-07-11 富士電機株式会社 横型ｍｏｓｆｅｔ
DE19811604B4 (de) 1997-03-18 2007-07-12 Kabushiki Kaisha Toshiba, Kawasaki Halbleitervorrichtung
US6294445B1 (en) * 2000-02-22 2001-09-25 International Rectifier Corp. Single mask process for manufacture of fast recovery diode
WO2005029590A1 (ja) * 2003-09-18 2005-03-31 Shindengen Electric Manufacturing Co., Ltd. 横型短チャネルｄｍｏｓ及びその製造方法並びに半導体装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6072271A (ja) * 1983-09-28 1985-04-24 Toshiba Corp 半導体装置の製造方法
JPS61168254A (ja) * 1985-01-19 1986-07-29 Sharp Corp 高耐圧ｍｏｓ電界効果半導体装置
JPH10223885A (ja) * 1997-01-31 1998-08-21 Sanyo Electric Co Ltd 半導体装置及び半導体装置の製造方法
JPH10229189A (ja) * 1997-02-13 1998-08-25 Sanyo Electric Co Ltd 半導体装置及び半導体装置の製造方法
JPH10321878A (ja) * 1997-03-18 1998-12-04 Toshiba Corp 高耐圧半導体装置
JP2001015741A (ja) * 1999-06-30 2001-01-19 Toshiba Corp 電界効果トランジスタ

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007503717A (ja) * 2003-08-27 2007-02-22 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ Ｌｄｍｏｓトランジスタを有する電子装置
JP2008218700A (ja) * 2007-03-05 2008-09-18 Mitsubishi Electric Corp 炭化珪素半導体装置の製造方法
JP2013254857A (ja) * 2012-06-07 2013-12-19 Fuji Electric Co Ltd 半導体装置およびその製造方法
JP2013051434A (ja) * 2012-11-05 2013-03-14 Toshiba Corp 半導体装置

Also Published As

Publication number Publication date
US20050127439A1 (en) 2005-06-16
US6853034B2 (en) 2005-02-08
US20070155144A1 (en) 2007-07-05
US20010038122A1 (en) 2001-11-08
US7195980B2 (en) 2007-03-27
DE10101900A1 (de) 2001-07-19
DE10165053B4 (de) 2011-01-27
US7687385B2 (en) 2010-03-30

Similar Documents

Publication Publication Date Title
US7195980B2 (en) Semiconductor device exhibiting a high breakdown voltage and the method of manufacturing the same
JP2897004B2 (ja) Ｃｍｏｓｆｅｔ製造方法
US6359318B1 (en) Semiconductor device with DMOS and bi-polar transistors
KR0175276B1 (ko) 전력반도체장치 및 그의 제조방법
JP2003152180A (ja) パワーｍｏｓｆｅｔ装置
KR20000037634A (ko) 반도체 소자의 제조 방법
US5138409A (en) High voltage semiconductor device having silicon-on-insulator structure with reduced on-resistance
US20010012665A1 (en) Semiconductor device and method for fabricating the same
US4507846A (en) Method for making complementary MOS semiconductor devices
JPS60210861A (ja) 半導体装置
KR0158608B1 (ko) 3단자 전력 절연 게이트 트랜지스터 및 그 제조방법
US5879995A (en) High-voltage transistor and manufacturing method therefor
JP3059423B2 (ja) 半導体装置の製造方法
JP2009272453A (ja) トランジスタ、半導体装置及びその製造方法
KR19980020943A (ko) 절연막 터널링 트랜지스터 및 그 제조방법
KR100840659B1 (ko) 디이모스 소자의 제조 방법
US6500716B2 (en) Method for fabricating high voltage transistor
CN114068690A (zh) 半导体结构及其形成方法
JPH09102555A (ja) 電気的書き換え可能な半導体不揮発性メモリ装置とその製造方法
KR102520077B1 (ko) 모스 구동 사이리스터 소자
JP2765132B2 (ja) 縦型電界効果トランジスタの製造方法
KR20050108201A (ko) 고전압 트랜지스터 제조방법
JPS62229977A (ja) 導電変調型ｍｏｓｆｅｔの製造方法
KR100252747B1 (ko) 플래쉬메모리소자및그제조방법
JPS6016469A (ja) Ｍｉｓ半導体装置の製法

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20060703

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060704

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060714

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080430

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20081216

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20090219

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20091112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100316

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20100511