JP2007503717A - Ｌｄｍｏｓトランジスタを有する電子装置 - Google Patents
Ｌｄｍｏｓトランジスタを有する電子装置 Download PDFInfo
- Publication number
- JP2007503717A JP2007503717A JP2006524515A JP2006524515A JP2007503717A JP 2007503717 A JP2007503717 A JP 2007503717A JP 2006524515 A JP2006524515 A JP 2006524515A JP 2006524515 A JP2006524515 A JP 2006524515A JP 2007503717 A JP2007503717 A JP 2007503717A
- Authority
- JP
- Japan
- Prior art keywords
- region
- drain
- shield
- electronic device
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000002019 doping agent Substances 0.000 claims abstract description 7
- 239000000758 substrate Substances 0.000 claims description 20
- 238000009826 distribution Methods 0.000 claims description 7
- 239000004065 semiconductor Substances 0.000 claims description 7
- 238000000034 method Methods 0.000 claims description 5
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- 125000006850 spacer group Chemical group 0.000 claims description 5
- 239000002184 metal Substances 0.000 claims description 4
- 239000011810 insulating material Substances 0.000 claims description 3
- 239000003990 capacitor Substances 0.000 claims description 2
- 238000004519 manufacturing process Methods 0.000 claims description 2
- 229910021332 silicide Inorganic materials 0.000 claims description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 2
- 238000007740 vapor deposition Methods 0.000 claims 1
- 230000015556 catabolic process Effects 0.000 description 13
- 102100032937 CD40 ligand Human genes 0.000 description 12
- 101000868215 Homo sapiens CD40 ligand Proteins 0.000 description 12
- 230000000694 effects Effects 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 238000006731 degradation reaction Methods 0.000 description 4
- 238000013461 design Methods 0.000 description 4
- 230000005684 electric field Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
- H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本発明のＬＤＭＯＳトランジスタは、段付きシールド構造及び／又は第１及び第２ドレイン延長領域を具備し、前記第１ドレイン延長領域は、前記第２ドレイン延長領域よりも高いドーパント濃度を有し、前記シールドによって被われている。
Description
本発明は、半導体基板の表面に設けられるトランジスタを有する電子装置であって、前記トランジスタが、チャネルを介して相互に接続されるソース及びドレイン電極と、前記チャネルにおける電子分布に影響を及ぼすゲート電極と、前記ゲート及び前記ドレイン電極間において存在するシールドとを有し、前記ドレイン電極が、前記基板において前記チャネルへ向かって延在するドレイン延長部を具備し、前記ドレインが、接触部を有し、前記ドレイン接触部及び前記ゲートが、延長領域を介して相互に離隔される、電子装置に関する。
更に本発明は、前記電子装置を製造する方法に関する。
ＲＦ電力増幅器は、パーソナル通信システム（ＧＳＭ，ＥＤＧＥ，ＣＤＭＡ）用の基地局における主要な構成要素の１つである。これらの電力増幅器に関して、通常ＬＤＭＯＳと略称されるＲＦ横方向拡散金属酸化膜半導体トランジスタは、その優れた高電力能力、ゲイン及び線形性により、現在好ましい技術選択である［１］。ＬＤＭＯＳトランジスタの性能は、新たな通信標準によって課される要求を満たすことが可能にするために継続した向上を続ける［２］。特にＷ−ＣＤＭＡシステムに関して、増幅器を十分にバックオフにおける離れたところで動作させることによってのみ満たされ得る線形性は非常に厳密である。しかし、このことは、効率が通常３０％近くに低下することを意味し、問題になる。現在多大の注目を集めるのは、線形性と効率の間におけるこのトレードオフである。
したがって、本発明の目的は、向上された線形性／効率のトレードオフを有する、冒頭の段落に記載の種類の電子装置を提供することである。
この目的は、シールドが、延長領域において段付き構造を有することにおいて達成される。前記段付き構造は、良好な電流容量を有する向上された場分布とオン抵抗の有利な点を組み合わせる。段付き構造は、チャネル付近のシールドのピンチ作用を減らし、向上されたオン抵抗を与える。同時に、絶縁破壊電圧は、ゲート電極から離れて対面する側において段付きシールド構造の低部によって課されるので、変更されないままにある。
前記目的は、ドレイン延長部が、第１及び第２領域を具備し、前記第１領域が、チャネル及び前記第２領域との界面を有し、前記第２領域が、ドレイン電極内に接触領域との界面を有し、前記第１領域が、前記第２領域より高いドーパント濃度を有し、前記第１領域が、基板における前記シールドの垂直投影によって規定されるシールド領域内に略存在することにおいて達成される。
非常に適した実施例において、両方の対策は、最適性能を提供するように組み合わせられる。この組合せは、約６％の線形動作における全体効率向上に導く。
前記対策は、シリコン基板を基本として、いわゆるＬＤＭＯＳトランジスタにおいて用いるのに特に適している。しかし、これらは、他の技術に関しても同様に適している。結果は、例えば800MHzから2.4GHzのＲＦ領域における広範囲な周波数に関して用いられるのに適し得るトランジスタである。このトランジスタは、電力増幅器において用いられるのに特に適している。
更に、本発明は、異なるチャネル長及び延長領域の異なるサイズを有するトランジスタにおいて実装され得る。これらは、当該装置の最適化に関して適したパラメータである。適した実施例において、(４端子装置を提供する)個別の接触部によって駆動され得る追加的なコンデンサが使用される。別の適した実施例において、前記トランジスタは、並列にスイッチされるトランジスタセグメントの配列であって、前記セグメントの各々が第１及び第２閾値電圧を有する配列として設けられる。これらの実施例は、参照に含まれる非事前公開出願の欧州特許出願第03101224.8号(PHNL030460)及び欧州特許出願第03101096.0号(PHNL030398)からそれ自体既知である。
本発明の装置のこれら及び他の態様は、縮尺通りに描かれておらず純粋に概略的である図面を参照にして更に説明される。
図面は縮尺通りに描かれてはおらず、また同一の参照符号は同一の部分を参照する。
図１は、従来の最新術技術のＬＤＭＯＳトランジスタ９９の断面図を示す。トランジスタ９９は、第１側面１１及び反対側の第２側面１２を有する、この場合シリコンである半導体材料の基板１０を有する。前記基板は、高濃度にドーピングされている。第１側面１１において、エピタキシャル層２０が存在する。これは、ｐ型ドーピングのシリコンエピ層であり、代替的にＳｉＧｅ、ＳｉＣ又は同様なものでもあり得る。エピタキシャル層２０の上に、酸化膜層３０が存在する。トランジスタ９９は、ソース１２０、ドレイン２２０及びゲート４３を有する。チャネル２１は、ソース１２０及びドレイン２２０の間において且つゲート４３によって影響されるべき領域において存在する。このチャネル２１は、この例において、横方向拡散ｐウェルである。
この出願の文脈において、語句ソース１２０及びドレイン２２０は、接触部及び延長部を含むソース及びドレインのそれぞれの部分として機能する全ての要素に及ぶように理解される。ソース１２０は、ソース接触部４２、接続部３２及び高濃度ドープ接触領域２３を具備する。またｐシンカ（p−sinker）２２は、ソース電極３２を高濃度ドープ基板１０に接続するのに存在する。ドレイン２２０は、ドレイン接触部４１、接続部３１、高濃度ドープ接触領域２４並びに第１及び第２ドレイン延長部２５・２６を具備する。これらドレイン延長部２５・２６は、低濃度にドープされる。第１ドレイン延長部２５は、チャネル２１から第２ドレイン延長部２６に延在する。第２ドレイン延長部は、ドレイン接触領域２４に延在する。第２接触領域２３及びドレイン接触領域２４は、この例において両方ともＮ＋にドープされる。ゲート電極４３は、シリサイド化領域(silicidated area)４４を有する。シールド構造５０は、電気的絶縁層４５によってゲート４３から分離化される。
ドレイン延長部２５・２６の設計は、集中的な設計分野である。第１選択肢は、単一均一ドープドレイン延長部の使用である。斯様なドレイン延長部は、最大出力電力に関して最適化される。しかし、不利な点は、ソース３２及びゲート４３の間の一定電圧(Vgs)における静止電流(Idq)におけるドリフトによって現れるホットキャリア低下が発生することである。
第２選択肢は、図１に示される段付き型ドーピングプロファイルである。斯様な段付き型ドーピングプロファイルは、第１及び第２低濃度ドープ延長領域２５・２６を有する。この選択肢は、ホットキャリア低下の問題を解決するが、ある程度のＲＦ性能の犠牲を伴う。
更なる改善は、非事前公開の出願である欧州特許公開第03101096.0号において記載の、シールドとしてのダミーゲートの挿入である。このことは、Idq低下とも称されるホットキャリア低下とＲＦ性能との間におけるよりよいトレードオフになり得る。このシールドは、図１において記載されていない。このシールドは、(図面１において記載されないが、第３次元的に)ソース４２に接続され、ゲート４３付近のフィールドプレートとして稼働する。ゲート４３及びドレイン延長部２６へのシールドの近接さが原因により、ドレイン延長部２５・２６における電界分布は、Idq低下を低減し、フィードバックキャパシタンスを向上する。この改善により、別のトレードオフである、絶縁破壊電圧（ＢＶ）対電流容量(Idsx)とオン抵抗値(Ron)との間におけるトレードオフがここで支配的になる。
図２は、本発明１００の装置の概略的断面図を示す。ここにおいて、２つの主な改良がされている。当該改良は、両方とも最適性能に貢献する。改良の１つは、シールド構造５０に関係し、もう１つの改良は、ドレイン延長部２５・２６の設計に関係する。これらは、組み合わせられて適用されるのが好ましいが、２つの改良が、別々に適用されることを除外しない。このことは、本例が基地局において用いるのに適しているトランジスタに関係するという事実を鑑みて特に当てはまる場合である。これらは、非常に高い絶縁破壊電圧並びに高電力及び高電圧を有するように設計される。同一の改良は、例えば携帯電話応用例における電力増幅器に関して適用され得る。線形性及び効率に関する要件はここにおいて同一であるが、絶縁破壊電圧はより低く、電力消費が非常に重要である。設計は、例えばドレイン延長部２５・２６におけるドーピング濃度を変化させることによって、特定の応用例に関して最適化され得る。基地局に関して、斯様な濃度は、１０１２のオーダであり、携帯電話に関して濃度は、概してより高い。
第１の改良は、段付きシールド構造５０である。段付き構造は、ゲート４３及びドレイン接触部４１との間に存在する延長部１４０に設けられる。段付き構造５０は、ゲート電極４３の近傍に存在することが好ましい。段付き構造は、最も好適にはゲート電極４３の上に部分的に且つゲート電極４３に部分的に隣接し蒸着され、絶縁材料４５・５１によってゲート電極から分離される。この構造は、向上された場分布の有利な点をより良い電流容量及びオン抵抗値Ronと組み合わせる。段付き構造は、チャネル付近におけるシールドのピンチ作用を低減し、向上したRon及び向上した電流容量Idsxを与える（図７）。同時に絶縁破壊電圧は、例えばゲート電極４３及びドレイン接触部４２の間における側面においてなど、図面における右手側におけるシールドの下部により変更されない。示される実施例の装置１００は、ＬＤＭＯＳ技術でシリコン基板１０において作製される。しかし、ＳｉＧｅ基板又はＧａＡｓ等のIII−V族材料基板のような代替の半導体基板が利用されることは除外されない。
図２において確認され得るように、段付きシールド５０は、Ｌ型スペーサ５１、この場合窒化物Ｌ型スペーサ５１の上においてシールド層の蒸着によって有利な仕方で設けられる。斯様なＬ型スペーサ５１の規定は、それ自体、本文書において参照に含まれる国際特許出願第02/049092号から既知である。当該装置のゲート４３は、0.6mmのゲート長を有するポリシリコン製である。しかし、金属ゲートが、代替的に用いられてもよい。シールド５０は、層４５及び５１の酸化膜／窒化物スタックの上に、低抵抗金属又はシリサイドポリシリコン層の何れかを蒸着することによって形成される。シールド５０の低抵抗値は、ゲート４３及びドレイン３１によってシールド５０に課されるＲＦ電流を引き出し、ＲＦシールド作用になる。段付き構造は、従来技術において用いられる段付きプロファイルが、ホットキャリア低下を制御したままに保つのをもはや必要とされないという大きな有利な点を有する。したがって、延長部は、所望に又は好適に、したがって均一に又は低いドーパントプロファイルを有して若しくは高いドーパントプロファイルを有して段付きされてドープされ得る。
示される段付きシールド構造５０は、逆Ｌ型形状部５０Ａ及びｚ型形状部５０Ｂの２つの部分に細分され得る。同一の又は同様な絶縁破壊電圧において効率を維持又は向上する一方で、ｚ型形状部５０Ｂが、ソース接触部４１及びゲート４３の間における寄生容量を最小化するように装置の性能に関して必須であることは、本発明の洞察である。ｚ型形状部５０Ｂがソース接触部４１から一層遠い距離において位置する点において寄生容量の低減が達成される。
逆Ｌ型形状部５０Ａは、本発明に導く実験において用いた技術の結果として存在する。この技術において、窒化物Ｌ型スペーサが利用される。しかし、逆Ｌ型形状部は、更なる技術的な発展において、高解像度を可能にするフォトレジストを特に用いることによって、サイズを低減され得るか又は完全に欠くことさえもされ得る。このことは、寄生キャパシタンスの低減に関して有利であり得る。更なる実施例において、段付きシールド構造５０は、基板表面１１に略横断する延長部を具備する。斯様な延長部は、シールド機能に有益な影響を有すると考慮される。セクション５０Ａは、Ｌ型形状の代わりに、この場合Ｉ形状を有する。シールド機能は、斯様なＩ形状部５０Ａがゲート電極４３より上に突き出る場合、特に向上され得る。
図３及び４は、18nmのチャネル長を有する装置の２トーン大型信号ＲＦ性能を示す。このＲＦ性能は、段付きシールドを有する装置１００及び標準シールドを有する従来の装置９９に関して示される。ＲＦ性能は、線形性に関して測定される。線形性は、ＲＦ性能に関して根本的に重要であり、この線形性は、（偶数でない（uneven））より高次の相互変調歪みとして概して測定される。特に、３次相互変調歪みが重大であり、これは、目安として用いられる。またこの歪みは、ＩＭＤ３としても称される。ＩＭＤ３に関する更なる説明は、参照によって含まれる係属中の欧州特許出願第03101224.8号(PHNL030460)及び欧州特許出願第03101096.0号(PHNL030398)に記載される。
図３において、ＩＭＤ３は、平均出力電力Po−avgの関数としてdBmで示される。
図４において、ＩＭＤ３は、装置の効率の関数として示される。線形動作における−40dBcのIMD3において、段付きシールドに関して、出力電力は増加し、同時に線形性−効率トレードオフも向上する。−40dBcは、基地局における応用例に関してＩＭＤ３に関する許容レベルとして現在許容されている。図３は、本発明の装置が、1dBm（＝２６％）の電力の向上を導くことを示す。図４は、本発明の装置が、２％の効率の向上を導くことを示す。
本発明の第２の主な向上点は、低濃度ドープドレイン領域２６と組み合わせて高濃度ドープドレイン領域２５を使用する態様に属する。高濃度ドープ領域２５は、第１領域であり、すなわちゲート電極４３の最も近傍に位置される領域である。この高濃度ドープドレイン領域(heavily doped drain region)２５は、ＨＤＤとも称される。低ドープドレイン領域(lowly doped drain region)２６は、ドレイン電極３１のより近くに位置される第２領域であり、ＬＤＤとしても称される。「高濃度（heavy）」という観念は、「低濃度(low)」と比較して考慮されるべきである。好ましくは、高濃度及び低濃度の間の比率は、1.2から3の間であり、更に好適には1.3から2.5の間であり、最も好適には1.5から2の範囲にある。十分な絶縁破壊電圧を実現するために、更に高い制限があって当然である。いくつかの応用例に関して、このことは、それほど重大ではない。高濃度及び低濃度ドープドレイン領域２５・２６の使用は、好ましくは、ＨＤＤ２５がシールド５０によって覆われる領域内に横方向に延在する方法と組み合わせられる。しかし、ＬＤＤ２６に隣接するＨＤＤ２５の使用は、何のシールド５０も全く存在しない場合でさえも、有益な効果を有することが分かるが、ＲＦ応用例に関しては実現しそうにない。好ましくは、ＨＤＤ２５は、シールド５０によって覆われる領域よりも幾分小さくさえある。
当該装置は、ＬＤＤ又はＨＤＤの効果を検討するために、均一ドレイン延長部、ＬＤＤ及びＨＤＤの３つの異なるドーピングプロファイルで処理された。これらのプロファイルは、図５に示される。ドーピングプロファイルは、距離ｘの関数としてドーピング濃度ｃとして表現される。この距離ｘは、基板１０の表面１１に沿った横方向の位置として規定され、ｘ=0は、ソース１２０の左側部を規定する。ドーピングプロファイルは、図２の概略的断面図に示されるよりも段階的である。これは、放出(outdiffusion)の結果である。
図６において、電界Ｅは、ドーピングプロファイルの各々に関して前記横方向の位置ｘの関数として提示される。通常、より高濃度のドープは、より低い絶縁破壊電圧も意味する。しかし、ＨＤＤ領域２５が、シールド５０の下の領域に制限される場合、残りのドレイン延長部２６におけるピーク電界は、図６において確認されるように変化せず、絶縁破壊電圧は変化しないままでいる。
図７は、シールド構造の、オン抵抗値(Ron)に対する影響を示す。図７は、ドレイン構造の電流容量(Idsx)に対する影響を更に示す。しかし、ＨＤＤ領域２５における、より高いドープ濃度は、Ron及び電流容量Idsxに大きな影響を有する。ＨＤＤ２５を使用すると、どちらも著しく向上する。
左側向きの矢印によって示される線は、オン抵抗値Ronを示す。右側向きの矢印によって示される線は、電流容量Idsxの値を示す。RonはIdsxに反比例するので、両方の線の傾きは反対である。当該図は、ＬＤＤから均一へのさらにＨＤＤへの変更態様がRonの低下及びIdsxの増加になることを示している。このことは、有利な効果である。同一の効果は、標準型から段付きシールド構造への変更態様に関して発生する。
図８及び９は、２トーンの大型信号ＲＦ性能を示す。ＩＭＤ３は、ここにおいて、図３及び４と関連するパラメータであり、平均出力電力Po−avg及び効率のそれぞれに対して提示される。線形動作における−40dBcのIMD3において、ＨＤＤに対して、出力電力は、この場合も増加し、線形性−効率トレードオフも向上する。高濃度のドープがある場合、フィードバックキャパシタンスは増加するが、このことは、低電圧に制限される。第１ドレイン延長部（ＨＤＤ）が、従来のドレイン延長部よりも高濃度にドープされるので、第１ドレイン延長部は、ソース及びドレイン間の電圧Vdsの増加においてより少ない早さで空乏になる(deplete)。その結果、ゲート及びドレイン間のキャパシタンスCgdの低下は、開始において遅くなる。しかし、完全にＨＤＤが空乏になる場合、ドレイン延長部は、均一にドープされたドレイン延長部として振る舞い得る。
Claims (11)
- 半導体基板の表面に設けられるトランジスタを有する電子装置であって、前記トランジスタが、チャネルを介して相互に接続されるソース及びドレインを有し、前記トランジスタが、前記チャネルにおける電子分布の影響を及ぼすゲート電極と前記ゲート及び前記ドレイン間において存在するシールドとを更に具備し、前記ドレインが、前記基板において前記チャネルに向かって延在するドレイン延長部を具備し、前記ドレインが接触部を有し、前記ドレイン接触部及び前記ゲートが、延長領域を介して相互に分離される電子装置において、前記シールドが、前記延長部において段付き構造を有することを特徴とする電子装置。
- Ｌ型形状スペーサが、前記ゲート電極及び前記シールド間において存在する、請求項１に記載の電子装置。
- 前記シールドが、金属シリサイドとして形成される、請求項１及び２の何れか一項に記載の電子装置。
- 前記ドレイン延長部が、第１及び第２領域を具備し、前記第１領域が、前記チャネル及び前記第２領域との界面を有し、前記第２領域が、前記ドレイン内において接触領域との界面を有し、前記第１領域が、前記第２領域よりも高いドーパント濃度を有し、
前記第１領域が、前記基板において前記シールドの垂直投影によって規定されるシールド領域内に略存在する、請求項１及び２の何れか一項に記載の電子装置。 - 半導体基板の表面に設けられるトランジスタを有する電子装置であって、前記トランジスタが、チャネルを介して相互に接続されるソース及びドレインを有し、前記トランジスタが、前記チャネルにおける電子分布の影響を及ぼすゲート電極と前記ゲート及び前記ドレイン間において存在するシールドとを更に具備し、前記ドレインが、前記基板において前記チャネルに向かって延在するドレイン延長部を具備し、前記ドレインが接触部を有し、前記ドレイン接触部及び前記ゲートが、延長領域を介して相互に分離され、前記ドレイン延長部が、第１及び第２領域を具備し、前記第１領域が、前記チャネル及び前記第２領域との界面を有し、前記第２領域が、前記ドレイン内において接触領域との界面を有し、
前記第１領域が、前記第２領域より高いドーパント濃度を有し、前記第１領域が、前記基板における前記シールドの垂直投影によって規定されるシールド領域内において略存在する電子装置。 - 前記第１及び前記第２領域間における界面が、前記シールド領域内に存在する、請求項４及び５の何れか一項に記載の電子装置。
- 前記第１及び前記第２領域における前記ドーパント濃度の比率が、1.2から2.5の範囲にある、請求項４、５及び６の何れか一項に記載の電子装置。
- 前記シールドが、電気的接続を介して前記ソースに電気的に接続される、請求項１及び５の何れか一項に記載の電子装置。
- 前記電気的接続が、コンデンサを有する、請求項８に記載の電子装置。
- 前記半導体基板がシリコン製であり、前記トランジスタがＬＤＭＯＳタイプである、請求項１及び５の何れか一項に記載の電子装置。
- 請求項１に記載の電子装置を製造する方法であって、
−ソース、ドレイン及びゲートを含むトランジスタであって、前記ドレインがドレイン延長部を具備するトランジスタを設けるステップと、
−前記ゲートの上にあり且つ前記ゲートに隣接する絶縁材料を設けるステップと、
−前記絶縁材料に金属蒸着によって段付きシールド構造を設けるステップと
を有する方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP03103233 | 2003-08-27 | ||
| PCT/IB2004/051549 WO2005022645A2 (en) | 2003-08-27 | 2004-08-24 | Electronic device comprising an ldmos transistor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2007503717A true JP2007503717A (ja) | 2007-02-22 |
Family
ID=34259219
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006524515A Pending JP2007503717A (ja) | 2003-08-27 | 2004-08-24 | Ｌｄｍｏｓトランジスタを有する電子装置 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US7521768B2 (ja) |
| EP (1) | EP1661186A2 (ja) |
| JP (1) | JP2007503717A (ja) |
| KR (1) | KR20060064659A (ja) |
| CN (1) | CN100555661C (ja) |
| TW (1) | TW200514258A (ja) |
| WO (1) | WO2005022645A2 (ja) |
Families Citing this family (31)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007007273A2 (en) * | 2005-07-13 | 2007-01-18 | Nxp B.V. | Ldmos transistor |
| US7868378B1 (en) * | 2005-07-18 | 2011-01-11 | Volterra Semiconductor Corporation | Methods and apparatus for LDMOS transistors |
| CN101238585A (zh) | 2005-08-10 | 2008-08-06 | Nxp股份有限公司 | Ldmos晶体管 |
| TW200735361A (en) | 2005-12-14 | 2007-09-16 | Koninkl Philips Electronics Nv | MOS transistor and a method of manufacturing a MOS transistor |
| KR20090009699A (ko) * | 2007-07-20 | 2009-01-23 | 삼성전자주식회사 | 커패시터가 없는 동적 메모리 셀을 구비한 반도체 메모리장치, 이 장치를 위한 동적 메모리 셀, 및 이 장치를구비한 메모리 시스템 |
| TWI397180B (zh) * | 2008-12-17 | 2013-05-21 | Vanguard Int Semiconduct Corp | 在積體電路中具靜電放電防護能力的水平擴散金氧半導體電晶體（ｌｄｍｏｓ）元件 |
| US8039897B2 (en) * | 2008-12-19 | 2011-10-18 | Fairchild Semiconductor Corporation | Lateral MOSFET with substrate drain connection |
| US8212321B2 (en) | 2009-10-30 | 2012-07-03 | Freescale Semiconductor, Inc. | Semiconductor device with feedback control |
| CN101807604B (zh) * | 2010-04-02 | 2011-07-27 | 中国电子科技集团公司第五十五研究所 | 一种点接触ldmos结构晶体管单元 |
| EP2383786B1 (en) | 2010-04-29 | 2018-08-15 | Ampleon Netherlands B.V. | Semiconductor transistor comprising two electrically conductive shield elements |
| US8698240B2 (en) * | 2010-05-25 | 2014-04-15 | Macronix International Co., Ltd. | Double diffused drain metal-oxide-simiconductor devices with floating poly thereon and methods of manufacturing the same |
| JP5712516B2 (ja) * | 2010-07-14 | 2015-05-07 | 住友電気工業株式会社 | 半導体装置 |
| CN102403208B (zh) * | 2010-09-07 | 2014-04-16 | 上海华虹宏力半导体制造有限公司 | Rfldmos器件中栅极的制备方法 |
| JP5732790B2 (ja) * | 2010-09-14 | 2015-06-10 | 株式会社デンソー | 炭化珪素半導体装置およびその製造方法 |
| CN102569381A (zh) * | 2010-12-07 | 2012-07-11 | 上海华虹Nec电子有限公司 | 具有屏蔽栅的ldmos结构及其制备方法 |
| CN102569079B (zh) * | 2010-12-17 | 2014-12-10 | 上海华虹宏力半导体制造有限公司 | 具有自对准金属硅化工艺的双栅ldmos的制备方法 |
| US8610206B2 (en) | 2011-02-18 | 2013-12-17 | Macronix International Co., Ltd. | Split-gate lateral diffused metal oxide semiconductor device |
| US8680615B2 (en) | 2011-12-13 | 2014-03-25 | Freescale Semiconductor, Inc. | Customized shield plate for a field effect transistor |
| CN103035678B (zh) * | 2012-06-08 | 2015-04-08 | 上海华虹宏力半导体制造有限公司 | Rf ldmos器件及制造方法 |
| CN103050532B (zh) * | 2012-08-13 | 2015-04-08 | 上海华虹宏力半导体制造有限公司 | Rf ldmos器件及制造方法 |
| CN103050531B (zh) * | 2012-08-13 | 2015-08-19 | 上海华虹宏力半导体制造有限公司 | Rf ldmos器件及制造方法 |
| US20140297058A1 (en) * | 2013-03-28 | 2014-10-02 | Hand Held Products, Inc. | System and Method for Capturing and Preserving Vehicle Event Data |
| US20150200295A1 (en) * | 2014-01-10 | 2015-07-16 | Cypress Semiconductor Corporation | Drain Extended MOS Transistors With Split Channel |
| US10134641B2 (en) * | 2015-05-21 | 2018-11-20 | CoolStar Technology, Inc. | Enhanced integration of DMOS and CMOS semiconductor devices |
| EP3144974B1 (en) * | 2015-09-18 | 2022-01-26 | Ampleon Netherlands B.V. | Semiconductor device |
| US10205024B2 (en) * | 2016-02-05 | 2019-02-12 | Taiwan Semiconductor Manufacturing Company Ltd. | Semiconductor structure having field plate and associated fabricating method |
| US10396166B2 (en) * | 2016-03-11 | 2019-08-27 | Mediatek Inc. | Semiconductor device capable of high-voltage operation |
| US10199496B2 (en) | 2016-03-11 | 2019-02-05 | Mediatek Inc. | Semiconductor device capable of high-voltage operation |
| US10418480B2 (en) | 2016-03-11 | 2019-09-17 | Mediatek Inc. | Semiconductor device capable of high-voltage operation |
| USD912657S1 (en) | 2017-11-26 | 2021-03-09 | George Gerhard Moser | Multi-screen portable computer |
| US11482543B2 (en) | 2020-05-29 | 2022-10-25 | metaMOS Solutions Inc. | Radio frequency (RF) amplifier device on silicon-on-insulator (SOI) and method for fabricating thereof |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001015741A (ja) * | 1999-06-30 | 2001-01-19 | Toshiba Corp | 電界効果トランジスタ |
| JP2001274390A (ja) * | 2000-01-18 | 2001-10-05 | Fuji Electric Co Ltd | 高耐圧デバイスおよびその製造方法、不純物拡散領域の形成方法 |
| WO2001075979A1 (de) * | 2000-03-31 | 2001-10-11 | Ihp Gmbh-Innovations For High Performance Microelectronics | Cmos-kompatibler lateraler dmos-transistor und verfahren zur herstellung eines derartigen transistors |
| WO2002049092A1 (en) * | 2000-12-11 | 2002-06-20 | Koninklijke Philips Electronics N.V. | Method for the manufacture of a semiconductor device with a field-effect transistor |
| JP2002343960A (ja) * | 2001-05-11 | 2002-11-29 | Hitachi Ltd | 半導体装置 |
| JP2005519474A (ja) * | 2002-02-28 | 2005-06-30 | フリースケール セミコンダクター インコーポレイテッド | 高周波半導体デバイスとその製造方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL8103218A (nl) * | 1981-07-06 | 1983-02-01 | Philips Nv | Veldeffekttransistor met geisoleerde stuurelektrode. |
| US5386136A (en) * | 1991-05-06 | 1995-01-31 | Siliconix Incorporated | Lightly-doped drain MOSFET with improved breakdown characteristics |
| US6063678A (en) * | 1998-05-04 | 2000-05-16 | Xemod, Inc. | Fabrication of lateral RF MOS devices with enhanced RF properties |
| US6545316B1 (en) * | 2000-06-23 | 2003-04-08 | Silicon Wireless Corporation | MOSFET devices having linear transfer characteristics when operating in velocity saturation mode and methods of forming and operating same |
| KR100302611B1 (ko) * | 1999-06-07 | 2001-10-29 | 김영환 | 고전압 반도체 소자 및 그 제조방법 |
| US6870219B2 (en) * | 2002-07-31 | 2005-03-22 | Motorola, Inc. | Field effect transistor and method of manufacturing same |
-
2004
- 2004-08-24 WO PCT/IB2004/051549 patent/WO2005022645A2/en active Application Filing
- 2004-08-24 JP JP2006524515A patent/JP2007503717A/ja active Pending
- 2004-08-24 KR KR1020067003861A patent/KR20060064659A/ko not_active Application Discontinuation
- 2004-08-24 CN CNB2004800242999A patent/CN100555661C/zh not_active Expired - Fee Related
- 2004-08-24 US US10/569,171 patent/US7521768B2/en active Active
- 2004-08-24 EP EP04769844A patent/EP1661186A2/en not_active Withdrawn
- 2004-08-26 TW TW093125662A patent/TW200514258A/zh unknown
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001015741A (ja) * | 1999-06-30 | 2001-01-19 | Toshiba Corp | 電界効果トランジスタ |
| JP2001274390A (ja) * | 2000-01-18 | 2001-10-05 | Fuji Electric Co Ltd | 高耐圧デバイスおよびその製造方法、不純物拡散領域の形成方法 |
| WO2001075979A1 (de) * | 2000-03-31 | 2001-10-11 | Ihp Gmbh-Innovations For High Performance Microelectronics | Cmos-kompatibler lateraler dmos-transistor und verfahren zur herstellung eines derartigen transistors |
| WO2002049092A1 (en) * | 2000-12-11 | 2002-06-20 | Koninklijke Philips Electronics N.V. | Method for the manufacture of a semiconductor device with a field-effect transistor |
| JP2002343960A (ja) * | 2001-05-11 | 2002-11-29 | Hitachi Ltd | 半導体装置 |
| JP2005519474A (ja) * | 2002-02-28 | 2005-06-30 | フリースケール セミコンダクター インコーポレイテッド | 高周波半導体デバイスとその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20060064659A (ko) | 2006-06-13 |
| US20070007591A1 (en) | 2007-01-11 |
| TW200514258A (en) | 2005-04-16 |
| EP1661186A2 (en) | 2006-05-31 |
| WO2005022645A2 (en) | 2005-03-10 |
| US7521768B2 (en) | 2009-04-21 |
| CN100555661C (zh) | 2009-10-28 |
| CN1842918A (zh) | 2006-10-04 |
| WO2005022645A3 (en) | 2005-05-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2007503717A (ja) | Ｌｄｍｏｓトランジスタを有する電子装置 | |
| US6710416B1 (en) | Split-gate metal-oxide-semiconductor device | |
| US7579245B2 (en) | Dual-gate metal-oxide-semiconductor device | |
| JP4322414B2 (ja) | 半導体装置 | |
| KR100976662B1 (ko) | Ｌｄｍｏｓ 트랜지스터 및 그 제조방법 | |
| US7138690B2 (en) | Shielding structure for use in a metal-oxide-semiconductor device | |
| US20080164537A1 (en) | Integrated complementary low voltage rf-ldmos | |
| US8735254B2 (en) | Manufacture method of a high voltage MOS semiconductor device | |
| US9520367B2 (en) | Trenched Faraday shielding | |
| US20080135934A1 (en) | Laterally diffused metal oxide semiconductor transistors | |
| US20110045664A1 (en) | Transistor structure having a trench drain | |
| US6686627B2 (en) | Multiple conductive plug structure for lateral RF MOS devices | |
| KR20060111867A (ko) | 개선된 성능 및 방법을 가진 전력 반도체 장치 | |
| US7671441B2 (en) | Trench MOSFET with sidewall spacer gates | |
| US6762456B1 (en) | Multiple conductive plug structure including at least one conductive plug region and at least one between-conductive-plug region for lateral RF MOS devices | |
| US20110073946A1 (en) | Ldmos transistor | |
| US8188539B2 (en) | Field-effect semiconductor device and method of forming the same | |
| US5905277A (en) | Field-effect transistor and method of manufacturing the same | |
| CN104600098A (zh) | 一种n型射频横向双扩散金属氧化物半导体器件 | |
| CN115332315A (zh) | 一种ldmosfet器件及其制备方法 | |
| CN104600120B (zh) | 一种p型射频横向双扩散金属氧化物半导体器件 | |
| US20070284673A1 (en) | High frequency MOS device and manufacturing process thereof | |
| CN116314254A (zh) | 一种氮化镓垂直沟槽mosfet器件、制备方法及芯片 | |
| CN115332350A (zh) | 一种ldmos器件及其制备方法 | |
| JP2004063922A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20070326 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070822 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20070822 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20080424 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110114 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110726 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20111220 |