CN1842918A - 包括ldmos晶体管的电子器件 - Google Patents

包括ldmos晶体管的电子器件 Download PDF

Info

Publication number
CN1842918A
CN1842918A CNA2004800242999A CN200480024299A CN1842918A CN 1842918 A CN1842918 A CN 1842918A CN A2004800242999 A CNA2004800242999 A CN A2004800242999A CN 200480024299 A CN200480024299 A CN 200480024299A CN 1842918 A CN1842918 A CN 1842918A
Authority
CN
China
Prior art keywords
drain electrode
district
extension area
transistor
shielding part
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004800242999A
Other languages
English (en)
Other versions
CN100555661C (zh
Inventor
斯蒂芬·J·C·H·特乌温
弗雷克·范雷杰斯
彼得拉·C·A·哈梅斯
伊沃·B·布韦尔
亨德里克斯·F·F·约斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of CN1842918A publication Critical patent/CN1842918A/zh
Application granted granted Critical
Publication of CN100555661C publication Critical patent/CN100555661C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明的LDMOS晶体管设有阶梯状屏蔽结构和/或设有第一和第二漏极延伸区，所述第一漏极延伸区具有比第二漏极延伸区高的掺杂剂浓度，并且被屏蔽件覆盖。

Description

包括LDMOS晶体管的电子器件
本发明涉及一种包括晶体管的电子器件，所述晶体管设置在半导体衬底的表面上，所述晶体管具有通过沟道相互连接的源极和漏极、用于影响沟道中的电子分布的栅极、以及存在于栅极和漏极之间的屏蔽件，该漏极设有在基板中朝向沟道延伸的漏极延伸部，漏极具有接触件，所述漏极接触件和所述栅极通过延伸区彼此分开。
本发明还涉及其制造方法。
在用于个人通信系统(GSM、EDGE、W-CDMA)的基站中，RF功率放大器是关键部件之一。对于这些功率放大器，RF横向扩散金属氧化半导体(通常缩写为LDMOS)晶体管是目前优选的技术选择[1]，这是因为其具有优异的高功率能力、增益和线性。为了能满足由新通信标准提出的需求，对LDMOS晶体管的性能继续进行改进[2]。尤其是对于W-CDMA系统，线性需求是非常迫切的，这只能通过充分地以回退方式(back-off)操作放大器来满足。然而，这意味着效率降低到典型地≈30％，并且成为一个问题。在线性和效率之间进行折中的这个问题在目前已经引起了广泛关注。
因此本发明的目的是提供一种开篇所述类型的电子器件，其具有改进的线性-效率折中。
这个目的是通过以下来实现的：屏蔽件在延伸区中具有阶梯结构。该阶梯结构将改进场分布的优点与更好的电流能力和导通电阻相结合。阶梯结构消除了屏蔽件在沟道附近的夹箍(pinch)作用，得到了改善的导通电阻。同时，由于远离栅电极一侧的阶梯屏蔽结构的下部所施加的影响，击穿电压不改变。
该目的的实现还在于：漏极延伸部设有第一和第二区，第一区具有与沟道和第二区的界面，第二区具有在漏极内与接触区的界面，其中第一区具有比第二区高的掺杂剂浓度，并且第一区基本上位于由屏蔽件在衬底上的垂直投影限定的屏蔽区内。
在非常适合的实施例中，结合了两种措施以提供最佳性能。这种组合导致在线性操作下总效率改进大约6％。
这些措施特别适合于用在以硅衬底为基础的所谓LDMOS晶体管中。然而，它们同样适合于其它技术。结果是能适用于在RF领域中宽的频率范围例如800MHz到2.4GHz的晶体管。其特别适合于用在功率放大器中。
此外，可以在具有不同沟道长度和不同延伸区尺寸的晶体管中实施本发明。这些都是适合于使器件最佳化的参数。在合适的实施例中，使用可以由分开的接触件(提供四端器件)来驱动的附加电容器。在另一个合适的实施例中，将晶体管作为并行开关晶体管段的阵列来设置，每个段具有第一和第二阈值电压。这些实施例本身可从非预先公开的申请EP03101224.8(PHNL030460)和EP03101096.0(PHNL030398)获知，这里包括所述文献作为参考。
通过参照附图来进一步说明本发明的器件的这些和其它方案，附图不是按比例绘制的，并且只是示意性的，其中：
图1示出现有技术LDMOS器件的示意剖面图；
图2示出包括高掺杂区和阶梯状屏蔽件的本发明器件的示意剖面图；
图3示出设有常规的和阶梯形状的屏蔽件的器件的IMD3性能；
图4示出设有常规的和阶梯形状的屏蔽件的器件的IMD3性能与效率的关系；
图5示出沿着均匀漏极延伸区、如图1所示的现有技术器件和如图2所示的本发明器件的表面的掺杂分布情况；
图6示出对于图5的掺杂分布在漏极延伸区中沿着表面在26V下的电场分布；
图7示出对于不同屏蔽结构和不同漏极延伸结构的导通电阻Ron和电流能力Idsx；
图8示出设有均匀漏极延伸区、LDD和HDD的器件的IMD3性能；
图9示出具有均匀漏极延伸区、LDD和HDD的器件的IMD3与效率的关系；和
图10示出具有均匀漏极延伸区、LDD和HDD的器件的反馈电容Cgd。
附图不是按比例绘制的，并且相同的参考标记表示相同部件。
图1示出常规的现有技术LDMOS晶体管99的剖面图。晶体管99包括半导体材料的衬底10，所述半导体材料在本例中为硅，该衬底10具有第一面11和相对的第二面12。该衬底被重掺杂。在第一面11上存在外延层20。这是p型掺杂外延硅层，其或者也可以是SiGe、SiC等。在外延层20的顶部存在氧化物层30。晶体管99包括源极120、漏极220、和栅极43。在源极120和漏极220之间，并且在将要受栅极43影响的区域内，存在沟道21。在本例中，这个沟道21是横向扩散的p阱。
在本申请的上下文中，术语源极120和漏极220应该理解为覆盖分别起到源极和漏极的角色的所有元件，包括接触件和延伸区。源极120设有源极接触件41、连接件31和重掺杂接触区23。而且，存在p-钻孔器(sinker)22，以将源电极32连接到重掺杂衬底10。漏极220设有漏极接触件42、连接件32、重掺杂接触区24以及第一和第二漏极延伸区25、26。这些漏极延伸区25、26是轻掺杂的。第一漏极延伸区25从沟道21延伸到第二漏极延伸区26。第二漏极延伸区延伸到漏极接触区24。在本例中，源极接触区23和漏极接触区24都是N+掺杂的。栅电极43具有硅化区44。通过电绝缘层45与栅极43分开的是屏蔽结构50。
漏极延伸区25、26的设计是进行深入设计的领域。第一种选择是使用单个、均匀掺杂的漏极延伸区。这种漏极延伸区是对于最大输出功率进行优化的。然而缺点是将发生热载流子退化的问题，其本身通过源极32和栅极43之间的恒定电压(Vgs)下静态电流(Idq)的漂移来表明。
第二种选择是如图1所示的阶梯状掺杂分布。这种阶梯状掺杂分布包括第一和第二轻掺杂延伸区25、26。这种选择解决了热载流子退化的问题，但是付出了一定程度的RF性能为代价。
进一步的改进是引入虚拟栅极作为屏蔽件，这在未预先公开的申请EP03101096.0中有介绍。这提供了热载流子退化(还被称为Idq退化)与RF性能之间的较好折中。这个屏蔽件在图1中未示出。它连接到源极42(在第三维尺寸中，图1中未示出)并用作栅极43附近的场板。由于屏蔽件非常靠近栅极43和漏极延伸区26，因此漏极延伸区25、26中的电场分布减少了Idq-退化且改善了反馈电容。利用这种改进，目前另一种折中变为占主导地位：击穿电压(BV)与电流能力(Idsx)和导通电阻(Ron)之间的折中。
图2示出本发明的器件100的示意剖面图。这里，已经进行了两个主要的改进。这些改进都贡献于最佳性能。一种改进涉及屏蔽结构50，而另一种改进涉及漏极延伸区25、26的设计。尽管优选组合地采用它们，但是不排除分别采用这两种改进。这特别是鉴于本例涉及适合于基站中使用的晶体管的情况。设计这些以便具有非常高的击穿电压、高功率和电压。相同的改进也可适用于例如移动电话应用中的功率放大器。其中关于线性和效率的要求是相同的，但是击穿电压较低，而功耗是非常关键的。对于特定的应用可以对该设计进行优化，例如通过改变漏极延伸区25、26中的掺杂浓度。对于基站，这种浓度在1012数量级，而对于移动电话，该浓度通常更高。
第一改进是阶梯状屏蔽结构50。阶梯状结构设置在位于栅极43和漏极接触件41之间的延伸区140中。优选地，阶梯状结构50位于栅电极43附近。最优选地，它部分地淀积在栅电极43的顶部，部分地与栅电极43相邻，并且通过绝缘材料45、51与栅电极43分开。这种结构将改进场分布的优点与更好的电流能力和导通电阻Ron相结合。阶梯结构消除了屏蔽件在沟道附近的夹箍作用，得到了改善的Ron和改善的电流能力Idsx(图7)。同时，由于图中右手侧上，例如栅极43和漏极接触件42之间的一侧的屏蔽件的下部所施加的影响，击穿电压不变。所示实施例的器件100是利用LDMOS技术制造在硅衬底10中的。然而，不排除使用其他半导体衬底，如SiGe或甚至III-V材料衬底，如GaAs。
从图2可以看出，按照有利方式通过在L隔离物51的顶部淀积屏蔽层来设置阶梯状屏蔽件50，在本例中，所述L隔离物51是氮化物L隔离物51。这种L隔离物51的设置本身可以从WO-A 02/049092中获知，这里引入该文献作为参考。本器件的栅极43由多晶硅制成，其栅极长度为0.6μm。然而，也可以使用金属栅极。在层45和51的氧化物/氮化物叠层顶部，通过淀积低电阻率金属或硅化多晶硅层而形成屏蔽件50。屏蔽件50的低电阻通过栅极43和漏极31引导走作用在屏蔽件50上的RF电流，从而导致RF屏蔽作用。阶梯状结构具有很大优点，即，不再需要现有技术中使用的阶梯分布以保持热载流子退化受到控制。因此可以按照希望或优选的来对延伸区进行掺杂，由此得到均匀的、阶梯状的低掺杂剂分布或更高的掺杂剂分布。
所示的阶梯状屏蔽结构50可以细分成两个部分：倒置的L形部分50A和Z形部分50B。认识到Z形部分50B对于器件的性能是重要的，以便使源极接触件41和栅极43之间的寄生电容最小，同时在相同或相似的击穿电压下保持或改进效率。通过使Z形部分50B位于离源极接触件41距离更大的位置上而实现了寄生电容的减小。
倒置L形部分50A是作为导致本发明的实验期间使用的技术的结果而存在。在这项技术中，使用氮化物L隔离物。然而，在进一步的技术发展中，特别是通过使用允许更高分辨率的光刻胶，可以减小倒置L形部分的尺寸，或者甚至该部分完全不存在。这有利于减小寄生电容。在又一实施例中，阶梯状屏蔽结构50设有与衬底表面11基本上呈横向的延伸区。认为这种延伸区对屏蔽功能具有良好影响。代替L形，在这种情况下，部分50A具有I形。如果这种I形部分50A在栅电极43上方突出，则将特别改进屏蔽功能。
图3和4示出具有18nm沟道长度的器件的双音大信号RF性能。这个RF性能是为具有阶梯状屏蔽件的器件100和具有标准屏蔽件的常规器件99所示的。该RF性能是按照线性进行测量的。该线性对于RF性能来说是最重要的，并且该线性一般是作为高(奇数(uneven))阶互调失真而测量的。特别是第三阶互调失真是关键的，并且其用作测量手段。这种失真还称为IMD3。关于IMD3的进一步说明在待审专利申请EP03101224.8(PHNL030460)和EP03101096.0(PHNL030398)中有介绍，这里引入所述文献作为参考。
在图3中，作为平均输出功率Po-avg(单位为dBm)的函数而示出了IMD3。
在图4中，作为器件的效率的函数而示出了IMD3。在线性操作时，在-40dBc IMD3时，两个输出功率都增加，并且对于阶梯状屏蔽件来说，线性-效率折中改进了。目前接受-40dBc作为用于基站应用的IMD3的可接受值。图3示出本发明的器件提高了1dBm(＝26％)功率。图4示出本发明的器件提高了2％的效率。
本发明的第二主要改进在于使用重掺杂漏区25并结合了轻掺杂漏区26。重掺杂漏区25是第一区，即，最靠近栅电极43的区域。这个重掺杂漏区25还被称为HDD。轻掺杂漏区26是比较靠近漏电极31的第二区，并且也被称为LDD。概念“重”必须相对于“轻”进行考虑。优选地，重和轻之间的比例在1.2和3之间，进一步优选在1.3和2.5之间，并且最优选在1.5和2之间。较高的限制是为了实现足够的击穿电压。对于有些应用，这不太关键。优选高和低掺杂漏区25、26与以下措施结合使用：即，HDD25在被屏蔽件50覆盖的区域内横向延伸。然而，使用与LDD26相邻的HDD25证明是具有有益的效果，即使根本不存在屏蔽件50-然而对于RF应用来说这不太可能。优选地，HDD25甚至稍微小于屏蔽件50覆盖的区域。
为了检查LDD或HDD的效果，用三种不同掺杂分布来处理器件：均匀漏极延伸区、LDD和HDD分布。这些分布示于图5中。掺杂分布表示为作为距离x的函数的掺杂浓度c。这个距离x定义为沿着衬底10的表面11的横向位置，其中x＝0定义源极120的左侧。掺杂分布比图2的示意剖面图所示的更平缓。这是向外扩散的结果。
在图6中，对于每个掺杂分布，作为所述横向位置x的函数而展示了电场E。通常，较高的掺杂意味着较低的击穿电压。然而，当将HDD区25限制为屏蔽件50下面的区域时，余下的漏极延伸区26中的峰值电场不变，见图6，并且击穿电压保持不变。
图7示出屏蔽结构对导通电阻(Ron)的影响。它还示出了漏极结构对电流能力(Idsx)的影响。然而，HDD区25中的较高掺杂浓度对Ron和电流能力Idsx具有大的影响。通过使用HDD25，这两点都显著改善了。
由指向左侧的箭头表示的线代表导通电阻Ron。由指向右侧的箭头表示的线代表电流能力Idsx的值。两条线的斜度是相反的，因为Ron与Idsx成反比。该图表示了从LDD到均匀再到HDD的变型导致Ron减小和Idsx增加。这是有利的效果。对于从标准到阶梯状屏蔽结构的变型也获得相同的效果。
图8和9示出双音大信号RF性能。这里IMD3是如图3和4中所示的相关参数，并且分别相对于平均输出功率Po-avg和效率而示出。在线性操作时，在大约-40dBc IMD3时，输出功率再次增加，并且利用HDD也改进了线性-效率折中。利用较高的掺杂，反馈电容增加，但是这限于较低电压。由于第一漏极延伸区(HDD)比常规漏极延伸区更加重掺杂，因此在增加源极和漏极之间的电压Vds时，第一漏极延伸区耗尽得较慢。因而，栅极和漏极之间的电容Cgd的减小在开始时较缓慢。然而，在HDD被完全耗尽时，漏极延伸区将表现为均匀掺杂的漏极延伸区。

Claims (11)

1、一种电子器件，包括设置在半导体衬底(10)的表面(11)上的晶体管(100)，该晶体管具有通过沟道(21)相互连接的源极(120)和漏极(220)，该晶体管(100)还设有用于影响所述沟道(21)中的电子分布的栅电极(43)以及位于所述栅极(43)和所述漏极(220)之间的屏蔽件(50)，该漏极(220)设有在所述衬底(10)中朝向所述沟道(21)延伸的漏极延伸区(25、26)，所述漏极(220)具有接触件(41)，所述漏极接触件(41)和所述栅极(43)通过延伸区(140)彼此分开，其特征在于：所述屏蔽件(50)在所述延伸区(140)中具有阶梯状结构。
2、如权利要求1所述的电子器件，其中在所述栅电极(43)和所述屏蔽件(50)之间存在L形隔离物(51)。
3、如权利要求1或2所述的电子器件，其中所述屏蔽件(50)形成为金属硅化物。
4、如权利要求1或2所述的电子器件，其中所述漏极延伸区(25、26)设有第一(25)和第二区(26)，所述第一区(25)具有与所述沟道(21)和所述第二区(26)的界面，所述第二区(26)具有在所述漏极(220)内的与接触区(24)的界面，所述第一区(25)具有比所述第二区(26)高的掺杂剂浓度，以及
其中所述第一区(25)基本上位于由所述屏蔽件(50)在所述衬底(10)上的垂直投影限定的屏蔽区(150)内。
5、一种电子器件，包括设置在半导体衬底(10)的表面(11)上的晶体管(100)，该晶体管(100)具有通过沟道(21)相互连接的源极(120)和漏极(220)，该晶体管(100)还设有用于影响所述沟道(21)中的电子分布的栅电极(43)以及位于所述栅极(43)和所述漏极(220)之间的屏蔽件(50)，所述漏极(220)设有在所述衬底(10)中朝向所述沟道(21)延伸的漏极延伸区(25、26)，所述漏极(220)具有接触件(41)，所述漏极接触件(41)和所述栅极(43)通过延伸区(140)彼此分开，所述漏极延伸区(25、26)设有第一(25)和第二区(26)，所述第一区(25)具有与所述沟道(21)和所述第二区(26)的界面，所述第二区(26)具有在所述漏极(220)内的与接触区(24)的界面，
其中所述第一区(25)具有比所述第二区(26)高的掺杂浓度，并且所述第一区(25)基本上位于由所述屏蔽件(150)在所述衬底(10)上的垂直投影限定的屏蔽区(150)内。
6、如权利要求4或5所述的电子器件，其中所述第一和所述第二区(25、26)之间的所述界面位于所述屏蔽区(150)内。
7、如权利要求4、5或6所述的电子器件，其中所述第一和所述第二区(25、26)中的掺杂剂浓度的比率在1.2到2.5的范围内。
8、如权利要求5所述的电子器件，其中所述屏蔽件(50)通过电连接件电连接到所述源极(120)。
9、如权利要求9所述的电子器件，其中所述电连接件包括电容器。
10、如权利要求1或5所述的电子器件，其中所述半导体衬底(10)由硅制成，并且所述晶体管(100)是LDMOS型的。
11、一种制造如权利要求1所述的电子器件的方法，包括以下步骤：
提供包括源极(120)、漏极(220)和栅极(43)的晶体管，所述漏极(220)设有漏极延伸区(25、26)；
在所述栅极(43)的项部并且靠近所述栅极(43)提供绝缘材料(45、51)；并且
通过在所述绝缘材料(45、51)上淀积金属来提供阶梯状屏蔽结构(50)。
CNB2004800242999A 2003-08-27 2004-08-24 包括ldmos晶体管的电子器件 Expired - Fee Related CN100555661C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP03103233 2003-08-27
EP03103233.7 2003-08-27

Publications (2)

Publication Number Publication Date
CN1842918A true CN1842918A (zh) 2006-10-04
CN100555661C CN100555661C (zh) 2009-10-28

Family

ID=34259219

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004800242999A Expired - Fee Related CN100555661C (zh) 2003-08-27 2004-08-24 包括ldmos晶体管的电子器件

Country Status (7)

Country Link
US (1) US7521768B2 (zh)
EP (1) EP1661186A2 (zh)
JP (1) JP2007503717A (zh)
KR (1) KR20060064659A (zh)
CN (1) CN100555661C (zh)
TW (1) TW200514258A (zh)
WO (1) WO2005022645A2 (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102403208A (zh) * 2010-09-07 2012-04-04 上海华虹Nec电子有限公司 Rfldmos器件中栅极的制备方法
CN102569079A (zh) * 2010-12-17 2012-07-11 上海华虹Nec电子有限公司 具有自对准金属硅化工艺的双栅ldmos的制备方法
CN103035678A (zh) * 2012-06-08 2013-04-10 上海华虹Nec电子有限公司 Rf ldmos器件及制造方法
CN103050531A (zh) * 2012-08-13 2013-04-17 上海华虹Nec电子有限公司 Rf ldmos器件及制造方法
CN103050532A (zh) * 2012-08-13 2013-04-17 上海华虹Nec电子有限公司 Rf ldmos器件及制造方法
CN105830214A (zh) * 2014-01-10 2016-08-03 赛普拉斯半导体公司 具有分离沟道的漏极延伸的mos晶体管
CN107026200A (zh) * 2015-09-18 2017-08-08 安普林荷兰有限公司 半导体器件和制造半导体器件的方法
CN107710410A (zh) * 2015-05-21 2018-02-16 酷星技术股份有限公司 Dmos及cmos半导体装置的增强集成

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1905098B1 (en) * 2005-07-13 2019-11-20 Ampleon Netherlands B.V. Ldmos transistor
US7868378B1 (en) * 2005-07-18 2011-01-11 Volterra Semiconductor Corporation Methods and apparatus for LDMOS transistors
JP2009505391A (ja) 2005-08-10 2009-02-05 エヌエックスピー ビー ヴィ Ｌｄｍｏｓトランジスタ
TW200735361A (en) 2005-12-14 2007-09-16 Koninkl Philips Electronics Nv MOS transistor and a method of manufacturing a MOS transistor
KR20090009699A (ko) * 2007-07-20 2009-01-23 삼성전자주식회사 커패시터가 없는 동적 메모리 셀을 구비한 반도체 메모리장치, 이 장치를 위한 동적 메모리 셀, 및 이 장치를구비한 메모리 시스템
TWI397180B (zh) * 2008-12-17 2013-05-21 Vanguard Int Semiconduct Corp 在積體電路中具靜電放電防護能力的水平擴散金氧半導體電晶體（ｌｄｍｏｓ）元件
US8039897B2 (en) * 2008-12-19 2011-10-18 Fairchild Semiconductor Corporation Lateral MOSFET with substrate drain connection
US8212321B2 (en) 2009-10-30 2012-07-03 Freescale Semiconductor, Inc. Semiconductor device with feedback control
CN101807604B (zh) * 2010-04-02 2011-07-27 中国电子科技集团公司第五十五研究所 一种点接触ldmos结构晶体管单元
EP2383786B1 (en) 2010-04-29 2018-08-15 Ampleon Netherlands B.V. Semiconductor transistor comprising two electrically conductive shield elements
US8698240B2 (en) * 2010-05-25 2014-04-15 Macronix International Co., Ltd. Double diffused drain metal-oxide-simiconductor devices with floating poly thereon and methods of manufacturing the same
JP5712516B2 (ja) * 2010-07-14 2015-05-07 住友電気工業株式会社 半導体装置
JP5732790B2 (ja) * 2010-09-14 2015-06-10 株式会社デンソー 炭化珪素半導体装置およびその製造方法
CN102569381A (zh) * 2010-12-07 2012-07-11 上海华虹Nec电子有限公司 具有屏蔽栅的ldmos结构及其制备方法
US8610206B2 (en) * 2011-02-18 2013-12-17 Macronix International Co., Ltd. Split-gate lateral diffused metal oxide semiconductor device
US8680615B2 (en) 2011-12-13 2014-03-25 Freescale Semiconductor, Inc. Customized shield plate for a field effect transistor
US20140297058A1 (en) * 2013-03-28 2014-10-02 Hand Held Products, Inc. System and Method for Capturing and Preserving Vehicle Event Data
US10205024B2 (en) * 2016-02-05 2019-02-12 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure having field plate and associated fabricating method
US10418480B2 (en) 2016-03-11 2019-09-17 Mediatek Inc. Semiconductor device capable of high-voltage operation
US10396166B2 (en) * 2016-03-11 2019-08-27 Mediatek Inc. Semiconductor device capable of high-voltage operation
US10199496B2 (en) 2016-03-11 2019-02-05 Mediatek Inc. Semiconductor device capable of high-voltage operation
USD912657S1 (en) 2017-11-26 2021-03-09 George Gerhard Moser Multi-screen portable computer
US11482543B2 (en) 2020-05-29 2022-10-25 metaMOS Solutions Inc. Radio frequency (RF) amplifier device on silicon-on-insulator (SOI) and method for fabricating thereof

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL8103218A (nl) * 1981-07-06 1983-02-01 Philips Nv Veldeffekttransistor met geisoleerde stuurelektrode.
US5386136A (en) * 1991-05-06 1995-01-31 Siliconix Incorporated Lightly-doped drain MOSFET with improved breakdown characteristics
US6063678A (en) * 1998-05-04 2000-05-16 Xemod, Inc. Fabrication of lateral RF MOS devices with enhanced RF properties
US6545316B1 (en) * 2000-06-23 2003-04-08 Silicon Wireless Corporation MOSFET devices having linear transfer characteristics when operating in velocity saturation mode and methods of forming and operating same
KR100302611B1 (ko) * 1999-06-07 2001-10-29 김영환 고전압 반도체 소자 및 그 제조방법
JP2001015741A (ja) * 1999-06-30 2001-01-19 Toshiba Corp 電界効果トランジスタ
JP2001274390A (ja) * 2000-01-18 2001-10-05 Fuji Electric Co Ltd 高耐圧デバイスおよびその製造方法、不純物拡散領域の形成方法
WO2001075979A1 (de) * 2000-03-31 2001-10-11 Ihp Gmbh-Innovations For High Performance Microelectronics Cmos-kompatibler lateraler dmos-transistor und verfahren zur herstellung eines derartigen transistors
WO2002049092A1 (en) * 2000-12-11 2002-06-20 Koninklijke Philips Electronics N.V. Method for the manufacture of a semiconductor device with a field-effect transistor
JP2002343960A (ja) * 2001-05-11 2002-11-29 Hitachi Ltd 半導体装置
US6744117B2 (en) * 2002-02-28 2004-06-01 Motorola, Inc. High frequency semiconductor device and method of manufacture
US6870219B2 (en) * 2002-07-31 2005-03-22 Motorola, Inc. Field effect transistor and method of manufacturing same

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102403208B (zh) * 2010-09-07 2014-04-16 上海华虹宏力半导体制造有限公司 Rfldmos器件中栅极的制备方法
CN102403208A (zh) * 2010-09-07 2012-04-04 上海华虹Nec电子有限公司 Rfldmos器件中栅极的制备方法
CN102569079A (zh) * 2010-12-17 2012-07-11 上海华虹Nec电子有限公司 具有自对准金属硅化工艺的双栅ldmos的制备方法
CN103035678A (zh) * 2012-06-08 2013-04-10 上海华虹Nec电子有限公司 Rf ldmos器件及制造方法
CN103035678B (zh) * 2012-06-08 2015-04-08 上海华虹宏力半导体制造有限公司 Rf ldmos器件及制造方法
CN103050531A (zh) * 2012-08-13 2013-04-17 上海华虹Nec电子有限公司 Rf ldmos器件及制造方法
CN103050532A (zh) * 2012-08-13 2013-04-17 上海华虹Nec电子有限公司 Rf ldmos器件及制造方法
CN103050532B (zh) * 2012-08-13 2015-04-08 上海华虹宏力半导体制造有限公司 Rf ldmos器件及制造方法
CN103050531B (zh) * 2012-08-13 2015-08-19 上海华虹宏力半导体制造有限公司 Rf ldmos器件及制造方法
CN105830214A (zh) * 2014-01-10 2016-08-03 赛普拉斯半导体公司 具有分离沟道的漏极延伸的mos晶体管
CN107710410A (zh) * 2015-05-21 2018-02-16 酷星技术股份有限公司 Dmos及cmos半导体装置的增强集成
CN107710410B (zh) * 2015-05-21 2021-10-01 酷星技术股份有限公司 Dmos及cmos半导体装置的增强集成
CN107026200A (zh) * 2015-09-18 2017-08-08 安普林荷兰有限公司 半导体器件和制造半导体器件的方法
CN107026200B (zh) * 2015-09-18 2021-06-29 安普林荷兰有限公司 半导体器件和制造半导体器件的方法

Also Published As

Publication number Publication date
US20070007591A1 (en) 2007-01-11
WO2005022645A3 (en) 2005-05-06
KR20060064659A (ko) 2006-06-13
EP1661186A2 (en) 2006-05-31
US7521768B2 (en) 2009-04-21
WO2005022645A2 (en) 2005-03-10
TW200514258A (en) 2005-04-16
JP2007503717A (ja) 2007-02-22
CN100555661C (zh) 2009-10-28

Similar Documents

Publication Publication Date Title
CN100555661C (zh) 包括ldmos晶体管的电子器件
CN1211863C (zh) 功率mosfet
CN100585875C (zh) Ldmos晶体管
US7576387B2 (en) MOS transistor and method of manufacturing a MOS transistor
KR100869324B1 (ko) 베이스 리치-쓰루를 방지하는 측면 확장 베이스 차폐영역을 구비한 전력 반도체 소자 및 그 제조방법
CN1134846C (zh) 高压半导体元件
EP2321850B1 (en) LDMOS having a field plate
CN1586009A (zh) 场效应晶体管半导体器件
US9324855B2 (en) Lateral power device having low specific on-resistance and using high-dielectric constant socket structure and manufacturing method therefor
JP2004537162A (ja) パワーデバイスとその製造方法
CN1650437A (zh) 带有均匀掺杂沟道的低压高密度沟槽栅极功率器件及其边缘终止技术
WO1999008323A1 (en) Rf power device having voltage controlled linearity
US20140042522A1 (en) Rf ldmos device and fabrication method thereof
CN104992978A (zh) 一种射频ldmos晶体管及其制造方法
CN1477716A (zh) 场电极金属半导体场效应晶体管
CN102280482B (zh) 射频侧向扩散金属氧化物半导体器件及制备方法
CN110890426A (zh) 高压半导体装置和制造方法
CN1586010A (zh) 沟槽－栅半导体器件及其制造方法
CN100361315C (zh) 垂直dmos晶体管装置、集成电路及其制造方法
CN1156017C (zh) 宽带隙半导体中的功率器件
CN117174756B (zh) 具有双重多层屏蔽结构的SiC MOSFET元胞结构、器件及制备方法
EP1058949B1 (en) Rf mos transistor
US10355132B2 (en) Power MOSFETs with superior high frequency figure-of-merit
CN1738048A (zh) 共射共基放大器,其电路以及制造这种放大器布置的方法
CN1781193A (zh) 包含用于高频应用的场效应晶体管的电子器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: NXP CO., LTD.

Free format text: FORMER OWNER: KONINKLIJKE PHILIPS ELECTRONICS N.V.

Effective date: 20071019

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20071019

Address after: Holland Ian Deho Finn

Applicant after: Koninkl Philips Electronics NV

Address before: Holland Ian Deho Finn

Applicant before: Koninklijke Philips Electronics N.V.

C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20091028

Termination date: 20110824