CN1738048A - 共射共基放大器,其电路以及制造这种放大器布置的方法 - Google Patents
共射共基放大器,其电路以及制造这种放大器布置的方法 Download PDFInfo
- Publication number
- CN1738048A CN1738048A CN200510091418.9A CN200510091418A CN1738048A CN 1738048 A CN1738048 A CN 1738048A CN 200510091418 A CN200510091418 A CN 200510091418A CN 1738048 A CN1738048 A CN 1738048A
- Authority
- CN
- China
- Prior art keywords
- transistor
- semiconductor regions
- collector electrode
- emitter
- cascode amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 13
- 238000004519 manufacturing process Methods 0.000 title claims description 4
- 239000004065 semiconductor Substances 0.000 claims abstract description 161
- 229910052710 silicon Inorganic materials 0.000 claims description 12
- 239000010703 silicon Substances 0.000 claims description 12
- 239000013078 crystal Substances 0.000 claims description 11
- 239000012212 insulator Substances 0.000 claims description 10
- 239000000463 material Substances 0.000 claims description 10
- 239000002019 doping agent Substances 0.000 claims description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 8
- 235000012239 silicon dioxide Nutrition 0.000 claims description 4
- 239000000377 silicon dioxide Substances 0.000 claims description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 239000002184 metal Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000001052 transient effect Effects 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 239000002800 charge carrier Substances 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000002349 favourable effect Effects 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000009429 distress Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8222—Bipolar technology
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
- H01L27/0823—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only including vertical bipolar transistors only
- H01L27/0828—Combination of direct and inverse vertical transistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Transistors (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
高频电路的共射共基放大器，它具有一个第一晶体管，该第一晶体管具有一个第一基极半导体区域，一个第一集电极半导体区域以及－一个第一发射极半导体区域，它还具有一个第二晶体管，该第二晶体管具有一个第二基极半导体区域，一个第二集电极半导体区域以及一个第二发射极半导体区域，其中，第一晶体管的第一发射极半导体区域和第二晶体管的第二集电极半导体区域相对于一个晶圆表面几何地位于上方，并且第一晶体管的第一集电极半导体区域和第二晶体管的第二发射极半导体区域相对于晶圆表面几何地位于下方。
Description
技术领域
本发明涉及共射共基放大器，共射共基放大电路以及用于垂直集成两个双极型晶体管成为一个共射共基放大器布置的方法。
背景技术
在电路技术的许多领域中使用的标准电路是共射共基放大电路、在发射极电路中的晶体管和在基极电路中的晶体管的串联电路。不但双极型晶体管，而且场效应管也可以作为晶体管使用。
发明内容
本发明的任务在于，给出一种共射共基放大器，其尽可能地适用于高频电路。
根据本发明，提出了一种共射共基放大器，它具有一个第一晶体管，该第一晶体管具有一个第一基极半导体区域、一个第一集电极半导体区域以及一个第一发射极半导体区域，该共射共基放大器还具有一个第二晶体管，该第二晶体管具有一个第二基极半导体区域、一个第二集电极半导体区域以及一个第二发射极半导体区域，其中，该(第一晶体管的)第一集电极半导体区域和该(第二晶体管的)第二发射极半导体区域与一个导电的、被掩埋的层相邻接，该层将该(第一晶体管的)第一集电极半导体区域和该(第二晶体管的)第二发射极半导体区域相互电连接。
根据本发明，还提出了另一种共射共基放大器，它具有一个第一晶体管，该第一晶体管具有一个第一基极半导体区域、一个第一集电极半导体区域以及一个第一发射极半导体区域，该共射共基放大器还具有一个第二晶体管，该第二晶体管具有一个第二基极半导体区域、一个第二集电极半导体区域以及一个第二发射极半导体区域，其中，该(第一晶体管的)第一发射极半导体区域和该(第二晶体管的)第二集电极半导体区域相对于一个晶圆表面几何地位于上方，并且该(第一晶体管的)第一集电极半导体区域和该(第二晶体管的)第二发射极半导体区域相对于该晶圆表面几何地位于下方。
根据本发明，还提出了一种具有一个连接在发射极电路中的第一晶体管以及一个连接在基极电路中的第二晶体管的共射共基放大电路，其中，该第一晶体管的一个集电极半导体区域和该第二晶体管的一个发射极半导体区域与一个导电的、被掩埋的层相邻接，该层将该第一晶体管的该集电极半导体区域和该第二晶体管的该发射极半导体区域相互电连接。
根据本发明，还提出了一种用于垂直集成两个双极型晶体管成为一个共射共基放大器装置的方法，其方式是与一个导电的、被掩埋的层相邻接地、同时淀积(aufgebracht)两个双极型晶体管的一个第一晶体管的集电极半导体区域和这两个双极型晶体管的一个第二晶体管的发射极半导体区域。
根据本发明，该任务通过具有上述的特征的共射共基放大器，共射共基放大电路或通过具有上述特征的方法解决。
本发明的本质在于，将共射共基放大电路的一个第一晶体管和一个第二晶体管集成至一个元件中，其中第一晶体管的发射极的半导体区域和第二晶体管的集电极的半导体区域相对于一个晶圆表面位于上方。因此，设置了一个共射共基放大器，它具有一个带有一个第一基极半导体区域、一个第一集电极半导体区域和一个第一发射极半导体区域的第一晶体管，还具有一个带有一个第二基极半导体区域、一个第二集电极半导体区域和一个第二发射极半导体区域的第二晶体管。在此第一晶体管的第一发射极半导体区域和第二晶体管的第二集电极半导体区域相对于晶圆表面几何位于上方地被设置，而第一晶体管的第一集电极半导体区域和第二晶体管的第二发射极半导体区域相对于晶圆表面几何位于下方地被设置。本发明的另一个方面在于，第一晶体管的第一集电极半导体区域和第二晶体管的第二发射极半导体区域与一个导电的、被掩埋的层相邻接，该层将第一晶体管的第一集电极半导体区域和第二晶体管的第二发射极半导体区域互相电连接。
有利的是，两个晶体管的半导体层在被掩埋的层上外延地生长，这样，该被掩埋的导电层不与晶圆的表面相邻接。然而可以有利地考虑的是，该被掩埋的导电层附加地借助一个金属的接触部分而接通。
本发明的一种构型考虑了，第一晶体管和第二晶体管通过晶圆的结构化互相分隔开。该结构化例如可以通过被蚀刻的沟结构形成。优选的是第一晶体管的半导体区域中的至少一个与第二晶体管的半导体区域中的至少一个通过绝缘体相互分隔开。优选地使用二氧化硅(SiO2)作为绝缘体。
在本发明的另一种有利的构型中，绝缘体同样与导电的、被掩埋的层相邻接，这样第一晶体管的这些半导体区域都不与第二晶体管的一个半导体区域相邻接。
根据本发明的优选的进一步构型，第一晶体管和第二晶体管被这样集成，即两个晶体管的pn-结基本上与晶圆表面平行地构造。Pn-结的边沿区域的边界有利地以绝缘体、例如氧化物构成，这样边沿区域的边界以一个相对于晶圆表面的角度被构成。有利的是该边界基本上与晶圆表面垂直地构成。
本发明的进一步构型是至少一个pn-结为异质结。在此，优选的是基极-发射极结是异质结。这里例如第一晶体管的第一基极半导体区域由一种第一半导体材料构成，并且第一晶体管的第一发射极半导体区域由一种第二半导体材料构成。在此，第一半导体材料和第二半导体材料这样地被制造，即在第一半导体材料中的能隙的值至少比在第二半导体材料中的能隙值小载流子的平均热能。例如第一半导体材料由Si1-xGex以及第二半导体材料由Si构成。
本发明的一种优选的构型考虑，第一晶体管的第一集电极半导体区域具有小于100nm的厚度。其中对于高频应用最有利的厚度值为70nm。此外在另一个构型中考虑，第一晶体管的第一集电极半导体区域具有的掺杂材料浓度至少为1·1017cm-3。优选的是掺杂材料浓度在7·1017cm-3的范围中。
通过在第二晶体管的第二发射极半导体区域中附加地选择地注入掺杂剂，在本发明的一种优选的构型中该半导体区域具有的掺杂材料浓度至少为1·1018cm-3，优选的是2·1018cm-3。
本发明进一步构型地是第一晶体管的第一集电极半导体区域和第二晶体管的第二发射极半导体区域至少部分地以同样的工艺过程制造。例如两个半导体区域借助同样的外延同时被沉积。有利的是，第一晶体管的第一集电极半导体区域和第二晶体管的第二发射极半导体区域因此具有基本上相同的厚度。
由于优选地在发射极电路中使用第一晶体管并且在基极电路中使用第二晶体管，所以第一晶体管相对于第二晶体管有利地具有一个更小的击穿电压强度。第一晶体管因此可以优化其转接频率(Transitfrequenz)。共射共基放大器的高频特性的另一个改善通过这种方式而实现，即被掩埋的导电层具有尽可能小的电阻。在此，虽然理论上可能使用金属导体，可是优选的是使用在其上可以外延地沉积两个双极型晶体管的材料。因此在本发明的一个有利的构型中考虑，导电的、被掩埋的层由高掺杂的硅构成。在此被掩埋的层的导电类型对应于第一晶体管的第一集电极半导体区域和第二晶体管的第二发射极半导体区域的导电类型。
本发明进一步构型是，被掩埋的导电的层由高掺杂的硅构成，在其上至少部分地在第一晶体管的第一集电极区域和第二晶体管的第二发射极区域之间有一个电阻的、与由高掺杂的硅构成的被掩埋的导电的层相连的硅化层。变换地，硅化层也可以至少部分地在第一晶体管的第一发射极半导体区域和第二晶体管的第二集电极半导体区域之间位于高掺杂的硅上。
此外，本发明的另一个方面是，一个具有一个被布置于发射极电路中的第一晶体管和一个被布置于基极电路中的第二晶体管的共射共基放大电路。第一晶体管的集电极半导体区域和第二晶体管的发射极半导体区域与一个导电的被掩埋的层相邻接，该层将第一晶体管的集电极半导体区域和第二晶体管的发射极半导体区域相互电连接。在此共射共基放大电路的输入与第一晶体管的基极相连，而共射共基放大电路的输出与第二晶体管的集电极相连。例如借助相应的电阻，共射共基放大电路的这些晶体管在它们的工作点工作。
本发明的另一个方面在于使用前面描述的共射共基放大电路和前面描述的共射共基放大器作为高频电路的放大部分。这种高频电路例如可以在无线通信中使用。
此外，本发明的主题是一种用于以有利的方式垂直集成两个双极型晶体管成为一个共射共基放大器装置的方法，其方式是与一个导电的被掩埋的层相邻接地同时沉积两个双极型晶体管的一个第一晶体管的一个集电极半导体区域和所述两个双极型晶体管的一个第二晶体管的发射极半导体区域。优选的是两个半导体区域在同一个外延步骤中生长到位于其下的、被掩埋的层的合适的晶格上。有利的是，在一个更后面的工艺过程中，在第二晶体管的发射极半导体区域中在第一晶体管的集电极半导体区域掩蔽条件下选择地注入掺杂材料。
附图说明
以下本发明借助有附图的实施例进一步地被说明。
图中示出了
图1共射共基放大器结构的半导体区域的布置的概要示意图；
图2属于图1的、具有npn双极型晶体管的电路部分；以及
图3属于图1的、具有pnp双极型晶体管的电路部分。
具体实施方式
每种半导体技术都在一个特定的工作电压范围上被优化。一个晶体管的击穿电压首先通过其在集电极的半导体区域中的集电极厚度和掺杂材料浓度确定。在此不依赖于掺杂材料浓度，可以以通过给定的集电极厚度而不超过一定的击穿电压并且不低于一定的临界频率。在高频技术中可供使用的晶体管在集电极—发射极击穿电压的狭窄范围内高于所希望的工作电压。
一个共射共基放大器的耐压强度以及由此的、以共射共基放大器可达到的电压振幅ΔUc通过在基极电路中的晶体管的基极—集电极击穿电压来确定。所述以共射共基放大电路可以达到的击穿电压或可达到的电压振幅ΔUc基本上位于对基极技术的标准元件的耐压强度的要求之上。
在使用有源双极型元件作为放大器元件或开关时，重要的是瞬态特性以及关断能力。用于标识瞬态特性的特征参数是转接频率fT。在集电极处可达到的电压振幅ΔUc表示了关断能力的一个特征参数，该特性参数与集电极掺杂的高度(Hhe)成反比。
在高频领域中，瞬态特性由基极渡越时间和基极充电时间确定。在信号传输中，基极—发射极电容被再充电。电流密度越高，则再充电进行得越快。由此转接频率fT首先随增大的集电极电流而增高。若在集电极漂移区中的运动载流子的浓度可与离子体(Ionenrümpfe)的电荷浓度相比较，则有效的基极宽度会变大(柯克效应(Kirk-Effekt))。由此增大了基极渡越时间并且在高的电流密度时转接频率fT又减小。
此外，在利用的柯克效应中，电流密度与集电极掺杂的高度成正比，并且基极充电时间与集电极掺杂的高度成反比。在忽略基极渡越时间和充电时间的条件下后，由于通过基极—集电极空间电荷区的渡越时间产生了约翰逊乘积(Johnson-Produkts)、即由转接频率fT和电压振幅ΔUc构成的乘积(Produkt)的取决于材料上限。由此可达到的工作频率随晶体管的提高的耐压强度而降低。
由于在基极电路中晶体管的低输入电阻，在发射极电路中的被控制的晶体管只经受一个小的电压振幅ΔUc，这样共射共基放大电路在与被控制的晶体管相同的电流放大系数β下具有更高的厄雷电压(Early-Spannung)Va，并且被控制的晶体管可以被低截止(niedersperrend)地并且快速地实施。在这种情况下，对于在发射极电路中的晶体管没有必要具有高于为目标应用规定的耐压强度。
为了电流放大，晶体管大多数情况在发射极电路中工作。与此相比，在基极电路中关断能力典型地为三至十倍这么高。通过级联一个晶体管作为在基极电路中的晶体管连同一个在发射极电路中低截止地被控制的晶体管，提高了可达到的电压振幅ΔUc和约翰逊乘积。此外通过过渡至共射共基放大电路减小了密勒效应(Miller-Effekt)并且提高了转接频率fT。
在图1的半导体区域的布置的概要示图中，为了简单表示，省略了金属的连接接触部分和硅衬底。图1的表示确切地说地局限于功能上共同作用的区域。从晶片表面出发，在最下方设置了一个导电的、被掩埋的层3。在该导电的、被掩埋的层3上设置了具有半导体层11、12和13的第一双极型晶体管以及具有半导体层21、22和23的第二双极型晶体管，它们通过一个绝缘体4相互隔开。
一种第一变型方案考虑使用npn晶体管。在图2中示出了电路的所属的一部分。因此第一晶体管Q1由一个第一基极半导体区域12、一个第一发射极半导体区域11和一个第一集电极半导体区域13构成，其中该第一集电极半导体区域13与被掩埋的导电的层3相邻接。第二晶体管Q2由一个第二基极半导体区域22、一个第二集电极半导体区域21和一个第二发射极半导体区域23构成，其中该第二发射极半导体区域23与被掩埋的导电的层3相邻接。绝缘体4由二氧化硅构成，而被掩埋的、导电的层具有高掺杂的硅。
在此，半导体层12和22由p-掺杂的硅构成，而半导体层11、13、21、23和3具有n-掺杂的硅。除了在图2中所示出的基极端子B1和B2以及第一晶体管Q1的发射极端子E1，以及第二晶体管Q2的集电极端子C2，被掩埋的层3也可以借助金属的接触部分被连接。
在图1的布置中，具有几何地位于上方的发射极的第一晶体管Q1的集电极可以有利地无需附加的触点和金属导体条直接通过被掩埋的导电的层3与具有几何地位于下方的发射极的第二晶体管Q2的发射极电连接。
因为在图1中使用的晶体管Q1和Q2只是在作为电子元件集成的共射共基放大电路内使用，它们在其耐压强度上并没有由于它们也可能必须在所希望的电压范围内在发射极电路中用作单独的晶体管而受限制。通过图1的布置，借助集成的共射共基放大器装置可达到的转接频率fT与由分立元件横向集成的共射共基放大电路相比显著提高。此外，通过图1的布置，相对于一个横向的构造需要更少的芯片面积。此外寄生电容和电感也通过精简的导线段而减少了。
在图3中示出了具有pnp双极型晶体管Q1’和Q2’的互补型布置。因此半导体层11’，13’，3’，21’和23’为p-掺杂。而基极半导体区域12’和22’相反为n-掺杂。
为了制造图1的共射共基放大器布置，设计了用于将两个双极型晶体管Q1和Q2垂直集成为一个共射共基放大器布置的方法，其方式是与导电的、被掩埋的层3相邻接地同时淀积了两个双极型晶体管Q1和Q2的第一晶体管Q1的集电极半导体区域13和两个双极型晶体管Q1和Q2的第二晶体管Q2的发射极半导体区域23。优选的是在该制造方法中，在第二晶体管Q2的发射极半导体区域23中，在第一晶体管Q1的集电极半导体区域13掩蔽的条件下选择性地注入掺杂材料。
此外，半导体区域11、12、13、23、22或21中的至少之一有利地被外延淀积。优选的是，在此考虑，半导体层13和23在一个单独的外延步骤中共同地被淀积，这样第一集电极半导体区域13和第二发射极半导体区域23具有70nm的厚度。在图1中的第一集电极半导体区域13的厚度说明中并没有对其它半导体层(11，12，21，22，3)或对于绝缘体4的厚度或宽度进行说明。
参考标号表
12，22 第一导电类型的半导体层
11’，13’，3’，21’，23’，
11，13，3，21，23 第二导电类型的半导体层
12’，22’
4 绝缘体
E1，E2，E1’，E2’ 发射极
B1，B2，B1’，B2’ 基极
C1，C2，C1’，C2’ 集电极
Q1，Q2 npn双极型晶体管
Q1’，Q2’ pnp双极型晶体管
Claims (20)
1.共射共基放大器，它具有一个第一晶体管(Q1)，该第一晶体管(Q1)具有
-一个第一基极半导体区域(12)，
-一个第一集电极半导体区域(13)以及
-一个第一发射极半导体区域(11)；
该共射共基放大器还具有一个第二晶体管(Q2)，该第二晶体管(Q2)具有
-一个第二基极半导体区域(22)，
-一个第二集电极半导体区域(21)以及
-一个第二发射极半导体区域(23)，
其特征在于，该(第一晶体管(Q1)的)第一集电极半导体区域(13)和该(第二晶体管(Q2)的)第二发射极半导体区域(23)与一个导电的、被掩埋的层(3)相邻接，该层将该(第一晶体管(Q1)的)第一集电极半导体区域(13)和该(第二晶体管(Q2)的)第二发射极半导体区域(23)相互电连接。
2.根据权利要求1的共射共基放大器，其特征在于，该第一晶体管(Q1)和该第二晶体管(Q2)通过晶圆的结构化而彼此分隔开。
3.根据权利要求1或2的共射共基放大器，其特征在于，该第一晶体管(Q1)的这些半导体区域(11，12，13)中的至少一个与该第二晶体管(Q2)的这些半导体区域(21，22，23)中的至少一个通过一个绝缘体(4)、优选地通过二氧化硅(SiO2)相互绝缘。
4.根据权利要求3的共射共基放大器，其特征在于，该绝缘体(4)与该导电的、被掩埋的层(3)相邻接。
5.根据前述权利要求之一的共射共基放大器，其特征在于，该第一晶体管(Q1)和该第二晶体管(Q2)被这样地垂直集成，即这两个晶体管(Q1，Q2)的pn-结基本上与一个晶圆表面平行地构造。
6.根据前述权利要求之一的共射共基放大器，其特征在于，所述pn-结中的至少一个是异质结。
7.根据前述权利要求之一的共射共基放大器，其特征在于，这些半导体区域(11，12，13，21，22，23，3)中的至少一个被外延地淀积。
8.根据前述权利要求之一的共射共基放大器，其特征在于，该第一晶体管(Q1)的该第一集电极半导体区域(13)具有小于100nm的厚度，优选具有70nm的厚度。
9.根据前述权利要求之一的共射共基放大器，其特征在于，该第一晶体管(Q1)的该第一集电极半导体区域(13)具有至少为1·1017cm-3的掺杂浓度，优选具有7·1017cm-3的掺杂浓度。
10.根据前述权利要求之一的共射共基放大器，其特征在于，该第二晶体管(Q2)的该第二发射极半导体区域(23)具有至少为1·1018cm-3的掺杂浓度，优选具有2·1018cm-3的掺杂浓度。
11.根据前述权利要求之一的共射共基放大器，其特征在于，该第一晶体管(Q1)的该第一集电极半导体区域(13)和该第二晶体管(Q2)的该第二发射极半导体区域(23)至少部分地以同样的工艺步骤制造。
12.根据前述权利要求之一的共射共基放大器，其特征在于，该第一晶体管(Q1)的该第一集电极半导体区域(13)和该第二晶体管(Q2)的该第二发射极半导体区域(23)具有基本上相同的厚度。
13.根据前述权利要求之一的共射共基放大器，其特征在于，该第一晶体管(Q1)相对于该第二晶体管(Q2)具有更小的击穿电压耐压强度。
14.根据前述权利要求之一的共射共基放大器，其特征在于，该导电的、被掩埋的层(3)具有高掺杂的硅。
15.根据权利要求14的共射共基放大器，其特征在于，所述被掩埋的层(3)具有高掺杂的硅，在高掺杂的硅上至少部分地在该第一晶体管(Q1)的该第一集电极半导体区域(13)和该第二晶体管(Q2)的该第二发射极半导体区域(23)之间，或者在该第一晶体管(Q1)的该第一发射极半导体区域(11)和该第二晶体管(Q2)的该第二集电极半导体区域(21)之间设有一个欧姆的、与该高掺杂的硅相连的硅化层。
16.共射共基放大器，特别是具有前述权利要求之一的特征部分的共射共基放大器，它具有
一个第一晶体管(Q1)，该第一晶体管(Q1)具有
-一个第一基极半导体区域(12)，
-一个第一集电极半导体区域(13)以及
-一个第一发射极半导体区域(11)；
该共射共基放大器还具有一个第二晶体管(Q2)，该第二晶体管(Q2)具有
-一个第二基极半导体区域(22)，
-一个第二集电极半导体区域(21)以及
-一个第二发射极半导体区域(23)，
其特征在于，该(第一晶体管(Q1)的)第一发射极半导体区域(11)和该(第二晶体管(Q2)的)第二集电极半导体区域(21)相对于一个晶圆表面几何地位于上方，并且该(第一晶体管(Q1)的)第一集电极半导体区域(13)和该(第二晶体管(Q2)的)第二发射极半导体区域(23)相对于该晶圆表面几何地位于下方。
17.具有一个连接在发射极电路中的第一晶体管(Q1)以及一个连接在基极电路中的第二晶体管(Q2)的共射共基放大电路，其特征在于，该第一晶体管(Q1)的一个集电极半导体区域(13)和该第二晶体管(Q2)的一个发射极半导体区域(23)与一个导电的、被掩埋的层(3)相邻接，该层将该第一晶体管(Q1)的该集电极半导体区域(13)和该第二晶体管(Q2)的该发射极半导体区域(23)相互电连接。
18.根据权利要求17的共射共基放大电路的应用或根据权利要求1之15之一的共射共基放大器作为一个高频电路的放大器组成部分的应用。
19.用于垂直集成两个双极型晶体管成为一个共射共基放大器装置的方法，其方式是与一个导电的、被掩埋的层(3)相邻接地、同时淀积两个双极型晶体管(Q1，Q2)的一个第一晶体管(Q1)的集电极半导体区域(13)和这两个双极型晶体管(Q1，Q2)的一个第二晶体管(Q2)的发射极半导体区域(23)。
20.根据权利要求19的、用于垂直集成两个双极型晶体管的方法，其特征在于，在该第一晶体管(Q1)的集电极半导体区域(13)掩蔽的条件下向该第二晶体管(Q2)的发射极半导体区域(23)中选择性地注入掺杂材料。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE102004038699.4 | 2004-08-10 | ||
| DE102004038699A DE102004038699A1 (de) | 2004-08-10 | 2004-08-10 | Kaskode, Kaskodenschaltung und Verfahren zur vertikalen Integration von zwei Bipolartransistoren zu einer Kaskodenanordnung |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN1738048A true CN1738048A (zh) | 2006-02-22 |
Family
ID=35219265
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200510091418.9A Pending CN1738048A (zh) | 2004-08-10 | 2005-08-10 | 共射共基放大器,其电路以及制造这种放大器布置的方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7352051B2 (zh) |
| EP (1) | EP1626441B1 (zh) |
| CN (1) | CN1738048A (zh) |
| DE (2) | DE102004038699A1 (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107482057A (zh) * | 2017-06-29 | 2017-12-15 | 厦门市三安集成电路有限公司 | 多重外延层的共射共基晶体管 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8212291B2 (en) * | 2008-03-12 | 2012-07-03 | Georgia Tech Research Corporation | Inverse mode SiGe HBT cascode device and fabrication method |
| DE102008060360A1 (de) * | 2008-12-03 | 2010-06-10 | Abb Technology Ag | Schutzschaltungsanordnung |
| US10367084B2 (en) | 2017-07-31 | 2019-07-30 | Globalfoundries Inc. | Cascode heterojunction bipolar transistors |
| EP3866198A1 (en) * | 2020-02-17 | 2021-08-18 | Nxp B.V. | Semiconductor device |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4651410A (en) * | 1984-12-18 | 1987-03-24 | Semiconductor Division Thomson-Csf Components Corporation | Method of fabricating regions of a bipolar microwave integratable transistor |
| US4812890A (en) * | 1985-11-19 | 1989-03-14 | Thompson-Csf Components Corporation | Bipolar microwave integratable transistor |
| US4771013A (en) * | 1986-08-01 | 1988-09-13 | Texas Instruments Incorporated | Process of making a double heterojunction 3-D I2 L bipolar transistor with a Si/Ge superlattice |
| JPH0278267A (ja) * | 1988-09-14 | 1990-03-19 | Hitachi Ltd | 半導体集積回路装置 |
| JPH05109750A (ja) * | 1991-10-15 | 1993-04-30 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| DE69315813T2 (de) * | 1992-12-28 | 1998-06-10 | Koninkl Philips Electronics Nv | Kaskodenschaltungsstruktur mit bipolaren Epitoxial-Transistoren und niedrig gelegenem Basisanschluss |
| EP0605920B1 (en) | 1992-12-28 | 1997-12-17 | Koninklijke Philips Electronics N.V. | Cascode circuit structure with epitaxial bipolar transistors comprising a low-level base connection |
| BE1007589A3 (nl) * | 1993-10-01 | 1995-08-16 | Philips Electronics Nv | Halfgeleiderinrichting met in mesa-structuur aangebracht halfgeleiderelement. |
| US5684308A (en) * | 1996-02-15 | 1997-11-04 | Sandia Corporation | CMOS-compatible InP/InGaAs digital photoreceiver |
| DE60141459D1 (de) * | 2000-03-30 | 2010-04-15 | Nxp Bv | Halbleiterbauelement und dessen herstellungsverfahren |
-
2004
- 2004-08-10 DE DE102004038699A patent/DE102004038699A1/de not_active Withdrawn
-
2005
- 2005-08-05 EP EP05017121A patent/EP1626441B1/de not_active Expired - Fee Related
- 2005-08-05 DE DE502005001600T patent/DE502005001600D1/de active Active
- 2005-08-08 US US11/198,317 patent/US7352051B2/en active Active
- 2005-08-10 CN CN200510091418.9A patent/CN1738048A/zh active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107482057A (zh) * | 2017-06-29 | 2017-12-15 | 厦门市三安集成电路有限公司 | 多重外延层的共射共基晶体管 |
| WO2019001144A1 (zh) * | 2017-06-29 | 2019-01-03 | 厦门市三安集成电路有限公司 | 多重外延层的共射共基晶体管 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE502005001600D1 (de) | 2007-11-15 |
| EP1626441A2 (de) | 2006-02-15 |
| EP1626441A3 (de) | 2006-05-03 |
| US20060033183A1 (en) | 2006-02-16 |
| EP1626441B1 (de) | 2007-10-03 |
| US7352051B2 (en) | 2008-04-01 |
| DE102004038699A1 (de) | 2006-02-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1205672C (zh) | 全耗尽型集电极硅绝缘体双极晶体管 | |
| CN100555661C (zh) | 包括ldmos晶体管的电子器件 | |
| CN1586009A (zh) | 场效应晶体管半导体器件 | |
| CN1628383A (zh) | 异质结双极晶体管的结构及方法 | |
| CN1738048A (zh) | 共射共基放大器,其电路以及制造这种放大器布置的方法 | |
| CN102280482B (zh) | 射频侧向扩散金属氧化物半导体器件及制备方法 | |
| CN1322589C (zh) | 具增加击穿电压的半导体结构及制造该半导体结构的方法 | |
| CN1258229C (zh) | 具有多数载流子累积层作为子集电极的双极晶体管 | |
| CN108538909A (zh) | 具有电荷补偿块的异质结垂直双扩散金属氧化物半导体场效应管及其制作方法 | |
| CN1160786C (zh) | 具有深衬底接触的半导体器件 | |
| CN1783427A (zh) | 温度补偿电阻器及其制造方法 | |
| CN1771606A (zh) | 双极晶体管 | |
| CN1612356A (zh) | 垂直dmos晶体管装置、集成电路及其制造方法 | |
| CN101467237B (zh) | 制造双极型晶体管的方法 | |
| CN110534558B (zh) | 一种栅控双极-场效应复合氮化镓垂直双扩散金属氧化物半导体晶体管 | |
| CN1181511C (zh) | C-v线性得以改善的压变电容器及其形成方法 | |
| US8410572B2 (en) | Bipolar transistor with emitter and/or collector contact structure forming a Schottky contact and method of production | |
| CN1232299A (zh) | 半导体器件 | |
| CN102412276A (zh) | 晶体管及制造晶体管的方法 | |
| CN106486475A (zh) | 半导体装置 | |
| CN1261984A (zh) | 双极功率晶体管及其制造方法 | |
| CN104269436A (zh) | 采用两种性质的本征应变膜的应变ldmos器件 | |
| CN1269054A (zh) | 双极型功率晶体管及其制造方法 | |
| CN102420243B (zh) | 锗硅异质结双极晶体管及制造方法 | |
| CN1815758A (zh) | 单片集成电容器及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| AD01 | Patent right deemed abandoned |
Effective date of abandoning: 20060222 |
|
| C20 | Patent right or utility model deemed to be abandoned or is abandoned |