JPH05109750A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH05109750A JPH05109750A JP3265879A JP26587991A JPH05109750A JP H05109750 A JPH05109750 A JP H05109750A JP 3265879 A JP3265879 A JP 3265879A JP 26587991 A JP26587991 A JP 26587991A JP H05109750 A JPH05109750 A JP H05109750A
- Authority
- JP
- Japan
- Prior art keywords
- type
- collector
- base
- layer
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 17
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 239000012535 impurity Substances 0.000 claims abstract description 16
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 238000000034 method Methods 0.000 claims abstract description 13
- 238000002347 injection Methods 0.000 claims abstract description 7
- 239000007924 injection Substances 0.000 claims abstract description 7
- 239000000126 substance Substances 0.000 claims abstract description 7
- 229920002120 photoresistant polymer Polymers 0.000 claims description 4
- 238000001020 plasma etching Methods 0.000 claims description 4
- 239000002184 metal Substances 0.000 claims 1
- 229910052751 metal Inorganic materials 0.000 claims 1
- 230000010354 integration Effects 0.000 abstract description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 7
- 238000009792 diffusion process Methods 0.000 description 7
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 6
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 238000005530 etching Methods 0.000 description 6
- 238000005468 ion implantation Methods 0.000 description 6
- 239000000969 carrier Substances 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 3
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 239000007864 aqueous solution Substances 0.000 description 2
- 239000000460 chlorine Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- WNUPENMBHHEARK-UHFFFAOYSA-N silicon tungsten Chemical compound [Si].[W] WNUPENMBHHEARK-UHFFFAOYSA-N 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/737—Hetero-junction transistors
- H01L29/7371—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Bipolar Transistors (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 コレクタトップ型ｐｎｐＨＢＴをスイッチン
グトランジスタとし、ラテラルｎｐｎＢＴを電流注入源
とした高利得・超高速の半導体装置と容易な工程により
集積の高密度化が図れる半導体の製造方法を提供する。 【構成】 InP基板に格子整合したｐ型InxAl1-xAsから
なるＨＢＴのコレクタ層３とＨＢＴのエミッタ層５、ｎ
型InxGa1-xAsからなるＨＢＴのベース層４から構成さ
れ、ｎ型不純物となる物質の導入により、ｎ型InxGa1-x
Asとｎ型InxAl1-xAsからなるＨＢＴの外部ベース領域及
びＢＴのコレクタ領域となる４ａ、ｎ型In xAl1-xAsから
なるＢＴのエミッタ領域となる６が形成され、ＢＴのベ
ース及びＨＢＴのコレクタは共通でｐ型InxGa1-xAsから
なるコンタクト層２に接続している。
グトランジスタとし、ラテラルｎｐｎＢＴを電流注入源
とした高利得・超高速の半導体装置と容易な工程により
集積の高密度化が図れる半導体の製造方法を提供する。 【構成】 InP基板に格子整合したｐ型InxAl1-xAsから
なるＨＢＴのコレクタ層３とＨＢＴのエミッタ層５、ｎ
型InxGa1-xAsからなるＨＢＴのベース層４から構成さ
れ、ｎ型不純物となる物質の導入により、ｎ型InxGa1-x
Asとｎ型InxAl1-xAsからなるＨＢＴの外部ベース領域及
びＢＴのコレクタ領域となる４ａ、ｎ型In xAl1-xAsから
なるＢＴのエミッタ領域となる６が形成され、ＢＴのベ
ース及びＨＢＴのコレクタは共通でｐ型InxGa1-xAsから
なるコンタクト層２に接続している。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置及びその製造
方法に関する。
方法に関する。
【０００２】
【従来の技術】素子間分離を必要としない新しいバイポ
ーラトランジスタ集積回路としてＩ2Ｌ（integrated in
jection)ゲートが提案されている。Ｉ2Ｌゲートは従来
のｎｐｎトランジスタのエミッタとコレクタの役割を逆
転させ、エミッタ接地として使用し、ｎ+型基板を共通
化することにより分離領域を省略したこと、ｐｎｐバイ
ポーラトランジスタ（以下、バイポーラトランジスタを
ＢＴと略す。）を電流注入源として抵抗を用いず基本ゲ
ートを構成できることなどが特徴で、高集積化・低消費
電力化を実現できる。またヘテロ接合バイポーラトラン
ジスタ（以下、ＨＢＴと略す。）は高い電流駆動能力と
すぐれた高周波特性を合わせ持つ次世代の超高速デバイ
スとして注目されており、最近ではさらに特性を向上さ
せるためにコレクタを上部に配置したコレクタトップ型
ＨＢＴの研究開発が積極的に行なわれている。コレクタ
トップ型ＨＢＴはベース・コレクタ接合面積の低減によ
り高周波動作をさらに改善でき、エミッタ接地の回路構
成も可能なためにＩ2Ｌゲートに適用すれば、高利得・
高速I2Lゲートの集積回路が容易に作製できる。コレク
タトップ型ｎｐｎＨＢＴをスイッチングトランジスタと
して用いて、ラテラルｐｎｐＢＴを電流注入源としたＩ
2Ｌが提案されている。
ーラトランジスタ集積回路としてＩ2Ｌ（integrated in
jection)ゲートが提案されている。Ｉ2Ｌゲートは従来
のｎｐｎトランジスタのエミッタとコレクタの役割を逆
転させ、エミッタ接地として使用し、ｎ+型基板を共通
化することにより分離領域を省略したこと、ｐｎｐバイ
ポーラトランジスタ（以下、バイポーラトランジスタを
ＢＴと略す。）を電流注入源として抵抗を用いず基本ゲ
ートを構成できることなどが特徴で、高集積化・低消費
電力化を実現できる。またヘテロ接合バイポーラトラン
ジスタ（以下、ＨＢＴと略す。）は高い電流駆動能力と
すぐれた高周波特性を合わせ持つ次世代の超高速デバイ
スとして注目されており、最近ではさらに特性を向上さ
せるためにコレクタを上部に配置したコレクタトップ型
ＨＢＴの研究開発が積極的に行なわれている。コレクタ
トップ型ＨＢＴはベース・コレクタ接合面積の低減によ
り高周波動作をさらに改善でき、エミッタ接地の回路構
成も可能なためにＩ2Ｌゲートに適用すれば、高利得・
高速I2Lゲートの集積回路が容易に作製できる。コレク
タトップ型ｎｐｎＨＢＴをスイッチングトランジスタと
して用いて、ラテラルｐｎｐＢＴを電流注入源としたＩ
2Ｌが提案されている。
【０００３】図４は従来例のＩ2Ｌゲートの等価回路図
と素子断面図である。半絶縁性GaAs基板１１上に高濃度
ｎ型GaAsからなる第１のコンタクト層１２、ｎ型AlGaAs
からなるエミッタ層１３、高濃度ｐ型GaAsらなるベース
層１４、ｎ型GaAsからなるコレクタ層１５、さらに高濃
度ｎ型GaAsからなる第２のコンタクト層１６を順次形成
したエピタキシャル構造を有している。コレクタメサを
形成するために、硫酸と過酸化水素の水溶液等によるウ
ェットエッチングや塩素系ガスによるドライエッチング
により外部ベース領域上の第２のコンタクト層１６とコ
レクタ層１５を除去し、Ｂｅのイオン注入と熱処理によ
る結晶性の回復によりｎｐｎＨＢＴの外部ベース領域ま
たはラテラルｐｎｐＢＴのコレクタ領域１４ａとラテラ
ルｐｎｐＢＴのエミッタ領域１４ｂを形成し、前記と同
様のエッチング工程によりベースメサ形成後、、ＨＢＴ
のベース電極またはＢＴのコレクタ電極１０ａ、ＨＢＴ
のエミッタまたはＢＴのベース電極１０ｂ、ＢＴのエミ
ッタ電極１０ｃ、ＨＢＴのコレクタ電極１０ｄをそれぞ
れ形成する。
と素子断面図である。半絶縁性GaAs基板１１上に高濃度
ｎ型GaAsからなる第１のコンタクト層１２、ｎ型AlGaAs
からなるエミッタ層１３、高濃度ｐ型GaAsらなるベース
層１４、ｎ型GaAsからなるコレクタ層１５、さらに高濃
度ｎ型GaAsからなる第２のコンタクト層１６を順次形成
したエピタキシャル構造を有している。コレクタメサを
形成するために、硫酸と過酸化水素の水溶液等によるウ
ェットエッチングや塩素系ガスによるドライエッチング
により外部ベース領域上の第２のコンタクト層１６とコ
レクタ層１５を除去し、Ｂｅのイオン注入と熱処理によ
る結晶性の回復によりｎｐｎＨＢＴの外部ベース領域ま
たはラテラルｐｎｐＢＴのコレクタ領域１４ａとラテラ
ルｐｎｐＢＴのエミッタ領域１４ｂを形成し、前記と同
様のエッチング工程によりベースメサ形成後、、ＨＢＴ
のベース電極またはＢＴのコレクタ電極１０ａ、ＨＢＴ
のエミッタまたはＢＴのベース電極１０ｂ、ＢＴのエミ
ッタ電極１０ｃ、ＨＢＴのコレクタ電極１０ｄをそれぞ
れ形成する。
【０００４】
【発明が解決しようとする課題】ところで従来例のＩ2
Ｌゲートで用いられているコレクタトップ型ｎｐｎＨＢ
Ｔは、該材料系では外部ベース・エミッタ間ダイオード
のオン電圧と真性ベース・エミッタダイオードのオン電
圧の差が0.2〜0.3V程度しかないために、数104A/cm2以
上の高コレクタ電流密度側では外部ベース・エミッタダ
イオードがオン状態になるために、急激に電流利得が低
下する。またイオン注入後の結晶性回復のための高温ア
ニール工程時にＢｅの拡散を抑制するためにＢｅドーピ
ング濃度を3〜5ｘ1018/cm3を抑える必要があり、エミッ
タトップ型に比べてベース抵抗を十分に低減できず、コ
レクタトップ型の優れた高周波特性を十分引き出せない
欠点を有している。またラテラルｐｎｐＢＴにおいてベ
ースを構成しているAlGaAs層のホールの移動度は１００
ｃｍ2/Ｖｓｅｃと小さいので、小数キャリアの拡散長は
約０．５μｍと短くなり、十分な電流利得を得るために
ベース幅を０．１μｍ以下にする必要がある。ｎ型AlGa
Asからなるコレクタ領域とエミッタ領域の間に介在する
ｐ型AlGaAsの幅がベース幅に相当し、その幅を０．１μ
ｍ程度に制御する必要があるが、現状の技術ではかなり
困難である。
Ｌゲートで用いられているコレクタトップ型ｎｐｎＨＢ
Ｔは、該材料系では外部ベース・エミッタ間ダイオード
のオン電圧と真性ベース・エミッタダイオードのオン電
圧の差が0.2〜0.3V程度しかないために、数104A/cm2以
上の高コレクタ電流密度側では外部ベース・エミッタダ
イオードがオン状態になるために、急激に電流利得が低
下する。またイオン注入後の結晶性回復のための高温ア
ニール工程時にＢｅの拡散を抑制するためにＢｅドーピ
ング濃度を3〜5ｘ1018/cm3を抑える必要があり、エミッ
タトップ型に比べてベース抵抗を十分に低減できず、コ
レクタトップ型の優れた高周波特性を十分引き出せない
欠点を有している。またラテラルｐｎｐＢＴにおいてベ
ースを構成しているAlGaAs層のホールの移動度は１００
ｃｍ2/Ｖｓｅｃと小さいので、小数キャリアの拡散長は
約０．５μｍと短くなり、十分な電流利得を得るために
ベース幅を０．１μｍ以下にする必要がある。ｎ型AlGa
Asからなるコレクタ領域とエミッタ領域の間に介在する
ｐ型AlGaAsの幅がベース幅に相当し、その幅を０．１μ
ｍ程度に制御する必要があるが、現状の技術ではかなり
困難である。
【０００５】本発明は、外部ベース・エミッタ間ダイオ
ードのオン電圧と真性ベース・エミッタダイオードのオ
ン電圧の差が十分大きく、高温の熱処理工程にも特性が
劣化しないコレクタトップ型ｐｎｐＨＢＴとベース中で
の小数キャリアの拡散長が長いために製造工程が容易で
あるラテラルｎｐｎＢＴからなる半導体装置とその製造
方法を提供することを目的としている。
ードのオン電圧と真性ベース・エミッタダイオードのオ
ン電圧の差が十分大きく、高温の熱処理工程にも特性が
劣化しないコレクタトップ型ｐｎｐＨＢＴとベース中で
の小数キャリアの拡散長が長いために製造工程が容易で
あるラテラルｎｐｎＢＴからなる半導体装置とその製造
方法を提供することを目的としている。
【０００６】
【課題を解決するための手段】この発明は以上の点に鑑
みてなされたもので、InP基板上に少なくともInP基板と
格子整合したｐ型InxAl1-xAsからなるコレクタ層、ｎ型
InxGa1-xAsからなるベース層、InP基板と格子整合した
ｐ型InxGa1-xAsまたはｐ型InxAl1-xAsからなるエミッタ
層が順次形成されたエピタキシャル層構造を有し、外部
ベース領域にｎ型不純物となる物質の導入により該ベー
ス層真下に接するｐ型InxAl1-xAsをｎ型に反転させて、
外部ベース領域がｎ型InxGa1-xAsとｎ型InxAl1-xAsで構
成されているコレクタトップ型ｐｎｐＨＢＴと、該外部
ベースのｎ型InxAl1-xAsからなる領域に隣接するｐ型In
xAl1-xAs層において間隔を開けてｎ型不純物となる物質
の導入によりｎ型InxAl1-xAsからなる領域を設け、ＨＢ
Ｔの外部ベースのｎ型InxAl1-xAs化らなる領域をコレク
タ、その他のｎ型InxAl1-xAsからなる領域をエミッタ、
コレクタとエミッタ間に介在するｐ型InxAl1-xAsからな
る領域をベース、電子が横方向に走行するラテラルｎｐ
ｎＢＴにより構成され、コレクタトップ型ｐｎｐＨＢＴ
をスイッチングトランジスタとし、ラテラルｎｐｎＢＴ
を電流注入源として用いた半導体装置が得られる。また
ダミーパターンをマスクとしてｎ型不純物を導入後、該
ダミーパターンとダミーパターン真下のｐ型InxGa1-xAs
またはｐ型InxAl1-xAs層とｎ型InxGa1-xAs層を除去する
工程によりラテラルｎｐｎＢＴを作製することを特徴と
する半導体装置の製造方法が得られる。
みてなされたもので、InP基板上に少なくともInP基板と
格子整合したｐ型InxAl1-xAsからなるコレクタ層、ｎ型
InxGa1-xAsからなるベース層、InP基板と格子整合した
ｐ型InxGa1-xAsまたはｐ型InxAl1-xAsからなるエミッタ
層が順次形成されたエピタキシャル層構造を有し、外部
ベース領域にｎ型不純物となる物質の導入により該ベー
ス層真下に接するｐ型InxAl1-xAsをｎ型に反転させて、
外部ベース領域がｎ型InxGa1-xAsとｎ型InxAl1-xAsで構
成されているコレクタトップ型ｐｎｐＨＢＴと、該外部
ベースのｎ型InxAl1-xAsからなる領域に隣接するｐ型In
xAl1-xAs層において間隔を開けてｎ型不純物となる物質
の導入によりｎ型InxAl1-xAsからなる領域を設け、ＨＢ
Ｔの外部ベースのｎ型InxAl1-xAs化らなる領域をコレク
タ、その他のｎ型InxAl1-xAsからなる領域をエミッタ、
コレクタとエミッタ間に介在するｐ型InxAl1-xAsからな
る領域をベース、電子が横方向に走行するラテラルｎｐ
ｎＢＴにより構成され、コレクタトップ型ｐｎｐＨＢＴ
をスイッチングトランジスタとし、ラテラルｎｐｎＢＴ
を電流注入源として用いた半導体装置が得られる。また
ダミーパターンをマスクとしてｎ型不純物を導入後、該
ダミーパターンとダミーパターン真下のｐ型InxGa1-xAs
またはｐ型InxAl1-xAs層とｎ型InxGa1-xAs層を除去する
工程によりラテラルｎｐｎＢＴを作製することを特徴と
する半導体装置の製造方法が得られる。
【０００７】
【作用】上記したコレクタトップ型ｐｎｐＨＢＴとラテ
ラルｎｐｎＢＴからなる構成されたＩ2Ｌゲートによる
作用は以下のようになる。１）InAlAs/InGaAs系の材料
で形成されたコレクタトップ型ｐｎｐＨＢＴにおいて
は、ｎ型不純物となる物質の導入によりワイドギャップ
半導体材料中に形成された外部ベース・エミッタダイオ
ードのオン電圧と真性ベース・エミッタダイオードのオ
ン電圧の差は0.5V程度と大きな値であり、高コレクタ電
流密度側においても外部ベース・エミッタダイオードは
オフ状態を保つので電流利得が低下することを防止で
き、またベース層にｎ型不純物としてＳｉを用いた場
合、Ｂｅに比べてその拡散係数は小さく、高温のアニー
ル工程においても安定であり、またｎ型不純物となる物
質の導入により外部ベース領域を形成するために直接真
性ベース領域を露出させる必要がないために、数十ｎｍ
程度に薄いベース幅のトランジスタも容易に製造できの
で、ｐｎｐタイプにもかかわらず高速動作が可能とな
る。２）ラテラルｎｐｎＢＴにおいて電子が走行するの
で、ベース中の小数キャリアの拡散長がｐｎｐタイプに
比べて３倍程度長くなり、０．３μｍ程度の分解能のフ
ォトリソグラフィー技術によりベース領域を容易に作製
できる。３）ベース領域に形成したダミーパターンをマ
スクとしてコレクタ、エミッタ領域を自己整合的に形成
することを特徴とするラテラルｎｐｎＢＴの製造方法を
用いると、他方のコレクタトップ型ｐｎｐＨＢＴの製造
工程と同時に進行するので、製造工程を簡素化できる。
ラルｎｐｎＢＴからなる構成されたＩ2Ｌゲートによる
作用は以下のようになる。１）InAlAs/InGaAs系の材料
で形成されたコレクタトップ型ｐｎｐＨＢＴにおいて
は、ｎ型不純物となる物質の導入によりワイドギャップ
半導体材料中に形成された外部ベース・エミッタダイオ
ードのオン電圧と真性ベース・エミッタダイオードのオ
ン電圧の差は0.5V程度と大きな値であり、高コレクタ電
流密度側においても外部ベース・エミッタダイオードは
オフ状態を保つので電流利得が低下することを防止で
き、またベース層にｎ型不純物としてＳｉを用いた場
合、Ｂｅに比べてその拡散係数は小さく、高温のアニー
ル工程においても安定であり、またｎ型不純物となる物
質の導入により外部ベース領域を形成するために直接真
性ベース領域を露出させる必要がないために、数十ｎｍ
程度に薄いベース幅のトランジスタも容易に製造できの
で、ｐｎｐタイプにもかかわらず高速動作が可能とな
る。２）ラテラルｎｐｎＢＴにおいて電子が走行するの
で、ベース中の小数キャリアの拡散長がｐｎｐタイプに
比べて３倍程度長くなり、０．３μｍ程度の分解能のフ
ォトリソグラフィー技術によりベース領域を容易に作製
できる。３）ベース領域に形成したダミーパターンをマ
スクとしてコレクタ、エミッタ領域を自己整合的に形成
することを特徴とするラテラルｎｐｎＢＴの製造方法を
用いると、他方のコレクタトップ型ｐｎｐＨＢＴの製造
工程と同時に進行するので、製造工程を簡素化できる。
【０００８】
【実施例】以下本発明の実施例を記載する。
【０００９】図１（Ａ）は本発明の集積回路であるＩ2
Ｌゲートの等価回路図であり、図１（Ｂ）はＩ2Ｌゲー
トの実施例の主要断面図である。この実施例の構成が図
４に示した従来例の構成と異なる点は、InP基板と格子
整合したInxAl1-xAs/InxGa1-xAs系の材料系を用いてお
り、コレクタトップ型ｐｎｐＨＢＴをスイッチングトラ
ンジスタとして、ラテラルｎｐｎＢＴ（バイポーラ・ト
ランジスタ）を電流注入源として用いている点である。
図１（Ｂ）は、ＩｎＰ基板１上にｐーInGaAs２、p-InAl
As３、n-InGaAs４、p-InGaAs５、p+ーInGaAs６をエピタ
キシャル成長させた構造で、p-InAlAs３、n-InGaAs４、
p-InGaAs５によってコレクタトップのＨＢＴが形成され
ている。コレクタ領域４ａ、p-InAlAs３、エミッタ領域
４ｂによってラテラルＢＴが形成されている。
Ｌゲートの等価回路図であり、図１（Ｂ）はＩ2Ｌゲー
トの実施例の主要断面図である。この実施例の構成が図
４に示した従来例の構成と異なる点は、InP基板と格子
整合したInxAl1-xAs/InxGa1-xAs系の材料系を用いてお
り、コレクタトップ型ｐｎｐＨＢＴをスイッチングトラ
ンジスタとして、ラテラルｎｐｎＢＴ（バイポーラ・ト
ランジスタ）を電流注入源として用いている点である。
図１（Ｂ）は、ＩｎＰ基板１上にｐーInGaAs２、p-InAl
As３、n-InGaAs４、p-InGaAs５、p+ーInGaAs６をエピタ
キシャル成長させた構造で、p-InAlAs３、n-InGaAs４、
p-InGaAs５によってコレクタトップのＨＢＴが形成され
ている。コレクタ領域４ａ、p-InAlAs３、エミッタ領域
４ｂによってラテラルＢＴが形成されている。
【００１０】この構成によれば、InGaAs／InAlAsを用い
たことにより、図２に示すように外部ベース・エミッタ
間ダイオードのオン電圧Ｖ2と真性ベース・エミッタダ
イオードのオン電圧Ｖ1の差が十分大きいコレクタトッ
プ型ｐｎｐＨＢＴを形成でき、真性ベース層だけをオン
させることができるために電流利得が低下することもな
い。
たことにより、図２に示すように外部ベース・エミッタ
間ダイオードのオン電圧Ｖ2と真性ベース・エミッタダ
イオードのオン電圧Ｖ1の差が十分大きいコレクタトッ
プ型ｐｎｐＨＢＴを形成でき、真性ベース層だけをオン
させることができるために電流利得が低下することもな
い。
【００１１】また、ベース中での少数キャリアの拡散長
が長いラテラルｎｐｎＢＴにできるため、ＢＴのコレク
タ領域４ａとＢＴのエミッタ領域４ｂを離した構成にで
きる。
が長いラテラルｎｐｎＢＴにできるため、ＢＴのコレク
タ領域４ａとＢＴのエミッタ領域４ｂを離した構成にで
きる。
【００１２】次に、図３は本発明のＩ2Ｌゲートの製造
工程を示す図であり、以下図３を用いて製造方法を説明
する。半絶縁性のInP基板１上に分子エピタキシーによ
り4x1019/CM3のｐ型不純物を含有する厚さ500nmのｐ型I
n0.53Ga0.47Asからなる第１のコンタクト層２、5x1017/
CM3のｐ型不純物を含有する厚さ300nmのｐ型In0.53Al0
.47Asからなるエミッタ層３、1x1019/CM3のｎ型不純物
を含有する厚さ15nmのｎ型In0.53Ga0.47Asからなるベー
ス層４、5x1016/CM3のｎ型不純物を含有する厚さ200nm
のｐ型In0.53Ga0.47Asからなるコレクタ層５、4x1019/C
M3のp型不純物を含有する厚さ 100nmのｐ型In0.53Ga
0.47Asからなる第２のコンタクト層６を順次積層し、ス
パッタリングによりタングステンシリサイド（ＷＳｉ）
を全面に蒸着し、次に減圧ＣＶＤ装置によりＳｉＯ2を
堆積する。次に、パターンニングされたフォトレジスト
をマスクにして、ＣＨＦ3系のガスによるリアクティブ
イオンエッチングによりｐｎｐＨＢＴのエミッタ領域に
ＷＳｉからなるコレクタ電極７ａとダミー絶縁膜８ａ、
ラテラルｎｐｎＢＴにベース領域にＷＳｉからなるダミ
ー電極７ｂとダミー絶縁膜８ｂを形成する（図２
（Ａ））。
工程を示す図であり、以下図３を用いて製造方法を説明
する。半絶縁性のInP基板１上に分子エピタキシーによ
り4x1019/CM3のｐ型不純物を含有する厚さ500nmのｐ型I
n0.53Ga0.47Asからなる第１のコンタクト層２、5x1017/
CM3のｐ型不純物を含有する厚さ300nmのｐ型In0.53Al0
.47Asからなるエミッタ層３、1x1019/CM3のｎ型不純物
を含有する厚さ15nmのｎ型In0.53Ga0.47Asからなるベー
ス層４、5x1016/CM3のｎ型不純物を含有する厚さ200nm
のｐ型In0.53Ga0.47Asからなるコレクタ層５、4x1019/C
M3のp型不純物を含有する厚さ 100nmのｐ型In0.53Ga
0.47Asからなる第２のコンタクト層６を順次積層し、ス
パッタリングによりタングステンシリサイド（ＷＳｉ）
を全面に蒸着し、次に減圧ＣＶＤ装置によりＳｉＯ2を
堆積する。次に、パターンニングされたフォトレジスト
をマスクにして、ＣＨＦ3系のガスによるリアクティブ
イオンエッチングによりｐｎｐＨＢＴのエミッタ領域に
ＷＳｉからなるコレクタ電極７ａとダミー絶縁膜８ａ、
ラテラルｎｐｎＢＴにベース領域にＷＳｉからなるダミ
ー電極７ｂとダミー絶縁膜８ｂを形成する（図２
（Ａ））。
【００１３】ダミー絶縁膜８ａとダミー絶縁膜８ｂをマ
スクにしてりん酸と過酸化水素の水溶液により第２のコ
ンタクト層６とコレクタ層５の一部をエッチング除去
し、100KVの加速電圧、1014/cm3のドーズ量のＳｉイオ
ン注入と600℃、10秒の熱処理により、コレクタ層５の
一部として残存するｐ型In0.53Ga0.47As層とベース層４
の真下のｐ型In0.52Al0.48Asをｎ型に反転して、ＨＢＴ
の外部ベース領域またはＢＴのコレクタ領域４ａとＢＴ
のエミッタ領域４ｂを形成する（図２（Ｂ））。
スクにしてりん酸と過酸化水素の水溶液により第２のコ
ンタクト層６とコレクタ層５の一部をエッチング除去
し、100KVの加速電圧、1014/cm3のドーズ量のＳｉイオ
ン注入と600℃、10秒の熱処理により、コレクタ層５の
一部として残存するｐ型In0.53Ga0.47As層とベース層４
の真下のｐ型In0.52Al0.48Asをｎ型に反転して、ＨＢＴ
の外部ベース領域またはＢＴのコレクタ領域４ａとＢＴ
のエミッタ領域４ｂを形成する（図２（Ｂ））。
【００１４】次に弗酸によりダミー絶縁膜８ａのみ除去
し、全面にフォトレジスト９を塗布し、酸素プラズマエ
ッチングによる平坦化技術によりダミー絶縁膜８ｂの頭
出しを行う。次に、弗酸によりダミー絶縁膜８ｂを除去
し、ＣＨＦ3系のガスによるリアクティブイオンエッチ
ングによりダミー電極７ｂ、りん酸系のエッチング液を
用いてダミー電極７ｂの真下にある第２のコンタクト層
６、コレクタ層５とベース層４をエッチング除去する
（図２（Ｃ））。
し、全面にフォトレジスト９を塗布し、酸素プラズマエ
ッチングによる平坦化技術によりダミー絶縁膜８ｂの頭
出しを行う。次に、弗酸によりダミー絶縁膜８ｂを除去
し、ＣＨＦ3系のガスによるリアクティブイオンエッチ
ングによりダミー電極７ｂ、りん酸系のエッチング液を
用いてダミー電極７ｂの真下にある第２のコンタクト層
６、コレクタ層５とベース層４をエッチング除去する
（図２（Ｃ））。
【００１５】最後にフォトレジスト９を除去したあと、
りん酸系のエッチング液を用いてベースメサを順次形成
し、最後にＨＢＴのベース電極またはＢＴのコレクタ電
極１０ａ、ＨＢＴのエミッタ電極またはＢＴのベース電
極１０ｂ、ベース電極９ｂ、ＢＴのコレクタ電極１０ｃ
を形成する（図２(Ｄ)）。
りん酸系のエッチング液を用いてベースメサを順次形成
し、最後にＨＢＴのベース電極またはＢＴのコレクタ電
極１０ａ、ＨＢＴのエミッタ電極またはＢＴのベース電
極１０ｂ、ベース電極９ｂ、ＢＴのコレクタ電極１０ｃ
を形成する（図２(Ｄ)）。
【００１６】以上のようにダミー絶縁膜８ｂとダミー電
極７ｂを用いることによりコレクタトップ型ｐｎｐＨＢ
ＴとラテラルｎｐｎＢＴが並列に形成され、ほどんど余
計なプロセスが必要でなく、プロセスが簡素化される。
ｎ型In0.53Ga0.47Asの電子移動度は従来のｎｐｎ型ＨＢ
Ｔのベース層に相当するｐ型GaAsにおいて1019/cm3の不
純物を含有している時のホール移動度に比べて２０倍程
度高いために、真性領域の薄いベース幅でもベース抵抗
が増大しないし、イオン注入で形成する外部ベース領域
では実質のベース幅が厚くなるので、総ベース抵抗は低
減できる。コレクタ層５を途中までエッチングしてコレ
クタ層５を一部残した形でＳｉイオン注入によりｎ型に
反転しいるので非常に薄い真性ベース幅の場合でも精密
なエッチング制御の必要がない。
極７ｂを用いることによりコレクタトップ型ｐｎｐＨＢ
ＴとラテラルｎｐｎＢＴが並列に形成され、ほどんど余
計なプロセスが必要でなく、プロセスが簡素化される。
ｎ型In0.53Ga0.47Asの電子移動度は従来のｎｐｎ型ＨＢ
Ｔのベース層に相当するｐ型GaAsにおいて1019/cm3の不
純物を含有している時のホール移動度に比べて２０倍程
度高いために、真性領域の薄いベース幅でもベース抵抗
が増大しないし、イオン注入で形成する外部ベース領域
では実質のベース幅が厚くなるので、総ベース抵抗は低
減できる。コレクタ層５を途中までエッチングしてコレ
クタ層５を一部残した形でＳｉイオン注入によりｎ型に
反転しいるので非常に薄い真性ベース幅の場合でも精密
なエッチング制御の必要がない。
【００１７】本発明の実施例においてInP基板に格子整
合したIn0.53Ga0.47AsとIn0.52Al0.4 8Asが使用されてい
るが、格子不整合が0.3％以内であればトランジスタの
特性を劣化させない。
合したIn0.53Ga0.47AsとIn0.52Al0.4 8Asが使用されてい
るが、格子不整合が0.3％以内であればトランジスタの
特性を劣化させない。
【００１８】
【発明の効果】このように本発明により、極薄のベース
幅とベース抵抗の低減等により優れた高周波特性と高コ
レクタ電流密度においても電流利得が劣化したい優れた
静特性を兼ね備えたコレクタトップ型ｐｎｐInAlAs/InG
aAsＨＢＴをスイッチングトランジスタとし、ベース中
の小数キャリアの拡散長が長いために製造工程が非常に
容易なラテラルｎｐｎＢＴを電流注入源として集積化す
ることにより、高利得・超高速I2Lゲートの集積回路が
提供できる。Ｓｉイオン注入によりｐ型InxAl1-xAs層を
ｎ型に反転する方法やダミーパターンを用いてラテラル
ｎｐｎＢＴのコレクタ、エミッタ領域を自己整合的に形
成する方法のような容易な製造方法を用いてたり、ｐ型
In0.53Ga0.47As層を共通化して分離領域を省略している
ために、高密度・高集積化されたＨＢＴの集積回路を提
供できる。
幅とベース抵抗の低減等により優れた高周波特性と高コ
レクタ電流密度においても電流利得が劣化したい優れた
静特性を兼ね備えたコレクタトップ型ｐｎｐInAlAs/InG
aAsＨＢＴをスイッチングトランジスタとし、ベース中
の小数キャリアの拡散長が長いために製造工程が非常に
容易なラテラルｎｐｎＢＴを電流注入源として集積化す
ることにより、高利得・超高速I2Lゲートの集積回路が
提供できる。Ｓｉイオン注入によりｐ型InxAl1-xAs層を
ｎ型に反転する方法やダミーパターンを用いてラテラル
ｎｐｎＢＴのコレクタ、エミッタ領域を自己整合的に形
成する方法のような容易な製造方法を用いてたり、ｐ型
In0.53Ga0.47As層を共通化して分離領域を省略している
ために、高密度・高集積化されたＨＢＴの集積回路を提
供できる。
【図１】（Ａ）は本発明の半導体装置であるＩ2Ｌゲー
トの等価回路図 （Ｂ）はＩ2Ｌゲートの実施例の主要断面図
トの等価回路図 （Ｂ）はＩ2Ｌゲートの実施例の主要断面図
【図２】外部ベース・エミッタ間ダイオードのオン電圧
Ｖ2と真性ベース・エミッタダイオードＶ1を説明するた
めのＨＢＴの構成断面図
Ｖ2と真性ベース・エミッタダイオードＶ1を説明するた
めのＨＢＴの構成断面図
【図３】本発明の半導体装置であるＩ2Ｌゲートの製造
工程図
工程図
【図４】（Ａ）は従来の半導体装置であるＩ2Ｌゲート
の等価回路図 （Ｂ）は従来のＩ2Ｌゲートの主要断面図
の等価回路図 （Ｂ）は従来のＩ2Ｌゲートの主要断面図
１ 半絶縁性InP基板 ２ 第１のコンタクト層（高濃度ｐ型InGaAs） ３ エミッタ層（ｐ型InAlAs） ４ ベース層（高濃度ｎ型In0.53Ga0.47As） ４ａ ＨＢＴの外部ベース領域およびＢＴのコレクタ領
域 ４ｂ ＢＴのエミッタ領域 ５ コレクタ層（ｐ型InGaAs） ６ 第２のコンタクト層（高濃度ｐ型InGaAs） ７ ＨＢＴのコレクタ電極 １０ａ ＨＢＴのベースまたはＢＴのコレクタ電極 １０ｂ ＨＢＴのエミッタまたはＢＴのベース電極 １０ｃ ＢＴのエミッタ電極
域 ４ｂ ＢＴのエミッタ領域 ５ コレクタ層（ｐ型InGaAs） ６ 第２のコンタクト層（高濃度ｐ型InGaAs） ７ ＨＢＴのコレクタ電極 １０ａ ＨＢＴのベースまたはＢＴのコレクタ電極 １０ｂ ＨＢＴのエミッタまたはＢＴのベース電極 １０ｃ ＢＴのエミッタ電極
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/205 7377−4Ｍ
Claims (3)
- 【請求項１】InP基板上に少なくともInP基板と格子整合
したｐ型InxAl1-xAsからなるエミッタ層、ｎ型InxGa1-x
Asからなるベース層、InP基板と格子整合したｐ型InxGa
1-xAsまたはｐ型InxAl1-xAsからなるコレクタ層が順次
形成されたエピタキシャル層構造を有し、外部ベース領
域にｎ型不純物となる物質の導入により該ベース層真下
に接するｐ型InxAl1-xAsをｎ型に反転させて、外部ベー
ス領域がｎ型InxGa1-xAsとｎ型InxAl1-xAsで構成されて
いるｐｎｐヘテロ接合バイポーラトランジスタ（ｐｎｐ
ＨＢＴ）と該エピタキシャル層構造の最下にあるｐ型In
xAl1-xAs層においてｎ型不純物となる物質の導入により
少なくとも２箇所のｎ型In xAl1-xAsからなる領域を設
け、２のｎ型InxAl1-xAsからなる領域に介在するｐ型In
xAl1-xAsからなる領域をベース、ｎ型InxAl1-xAsからな
る領域をコレクタまたはエミッタとして動作させて、電
子が横方向に走行するラテラルｎｐｎバイポーラトラン
ジスタ（ｎｐｎＢＴ）を集積することを特徴とする半導
体装置。 - 【請求項２】請求項１に記載のｐｎｐＨＢＴベースとラ
テラルｎｐｎＢＴのコレクタが共通であり、該ｐｎｐＨ
ＢＴがスイッチングトランジスタとして用い、ラテラル
ｎｐｎＢＴを電流注入源として用いることを特徴とする
半導体装置。 - 【請求項３】請求項１または請求項２に記載の半導体集
積回路の製造工程において、該エピタキシャル層上にラ
テラルｎｐｎＢＴのベースに相当する領域に絶縁膜、金
属等からなるダミーパターンを形成し、ダミーパターン
をマスクにして、Ｓｉ等のｎ型不純物を導入後、フォト
レジストを塗布して、プラズマエッチング等により該ダ
ミパターンの頭部を露出し、該ダミーパターンとダミー
パターン真下のｐ型InxGa1-xAsまたはｐ型InxAl1-xAsか
らなるコレクタ層とｎ型InxGa1-xAs層からなるベース層
を除去する工程によりラテラルｎｐｎＢＴ作製すること
を特徴とする半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3265879A JPH05109750A (ja) | 1991-10-15 | 1991-10-15 | 半導体装置及びその製造方法 |
| US07/925,965 US5329145A (en) | 1991-10-15 | 1992-08-05 | Heterojunction bipolar transistor and its integration method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3265879A JPH05109750A (ja) | 1991-10-15 | 1991-10-15 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05109750A true JPH05109750A (ja) | 1993-04-30 |
Family
ID=17423369
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3265879A Pending JPH05109750A (ja) | 1991-10-15 | 1991-10-15 | 半導体装置及びその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5329145A (ja) |
| JP (1) | JPH05109750A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11229359B2 (en) | 2018-09-12 | 2022-01-25 | Tomey Corporation | Ophthalmological device |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19533677A1 (de) * | 1995-09-12 | 1997-03-13 | Daimler Benz Ag | Verfahren zur Herstellung eines Heterobipolartransistors |
| TW406337B (en) * | 1997-06-07 | 2000-09-21 | Nat Science Council | Low offset voltage aluminum indium arsen/gallium indium arsen hetreo-junction bipolar transistor (HBT) |
| JP3262056B2 (ja) * | 1997-12-22 | 2002-03-04 | 日本電気株式会社 | バイポーラトランジスタとその製造方法 |
| WO2003009396A2 (en) * | 2001-07-20 | 2003-01-30 | Microlink Devices, Inc. | Algaas or ingap low turn-on voltage gaas-based heterojunction bipolar transistor |
| JP2003282582A (ja) * | 2002-03-26 | 2003-10-03 | Hitachi Ltd | 半導体装置の製造方法 |
| DE102004038699A1 (de) * | 2004-08-10 | 2006-02-23 | Atmel Germany Gmbh | Kaskode, Kaskodenschaltung und Verfahren zur vertikalen Integration von zwei Bipolartransistoren zu einer Kaskodenanordnung |
| JP2006303222A (ja) | 2005-04-21 | 2006-11-02 | Mitsubishi Electric Corp | ヘテロ接合バイポーラトランジスタおよびそれを備える増幅器 |
| US20070102729A1 (en) * | 2005-11-04 | 2007-05-10 | Enicks Darwin G | Method and system for providing a heterojunction bipolar transistor having SiGe extensions |
| US7439558B2 (en) | 2005-11-04 | 2008-10-21 | Atmel Corporation | Method and system for controlled oxygen incorporation in compound semiconductor films for device performance enhancement |
| US7300849B2 (en) * | 2005-11-04 | 2007-11-27 | Atmel Corporation | Bandgap engineered mono-crystalline silicon cap layers for SiGe HBT performance enhancement |
| US7651919B2 (en) * | 2005-11-04 | 2010-01-26 | Atmel Corporation | Bandgap and recombination engineered emitter layers for SiGe HBT performance optimization |
| US8178946B1 (en) | 2009-11-20 | 2012-05-15 | Hrl Laboratories, Llc | Modulation doped super-lattice base for heterojunction bipolar transistors |
| CN102104064B (zh) * | 2009-12-21 | 2012-10-03 | 上海华虹Nec电子有限公司 | SiGe HBT工艺中的寄生横向型PNP三极管及其制造方法 |
| US10411101B1 (en) | 2018-07-30 | 2019-09-10 | International Business Machines Corporation | P-N junction based devices with single species impurity for P-type and N-type doping |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS645063A (en) * | 1987-06-29 | 1989-01-10 | Toshiba Corp | Hetero-junction bipolar transistor |
-
1991
- 1991-10-15 JP JP3265879A patent/JPH05109750A/ja active Pending
-
1992
- 1992-08-05 US US07/925,965 patent/US5329145A/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11229359B2 (en) | 2018-09-12 | 2022-01-25 | Tomey Corporation | Ophthalmological device |
Also Published As
| Publication number | Publication date |
|---|---|
| US5329145A (en) | 1994-07-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5525818A (en) | Reducing extrinsic base-collector capacitance | |
| JP3130545B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JPH05109750A (ja) | 半導体装置及びその製造方法 | |
| JPH05243256A (ja) | ヘテロ接合バイポーラトランジスタおよびその製造方法 | |
| JP2002319589A (ja) | 半導体装置およびこれを用いた電力増幅器 | |
| JP3262056B2 (ja) | バイポーラトランジスタとその製造方法 | |
| US6285044B1 (en) | InP-based heterojunction bipolar transistor with reduced base-collector capacitance | |
| US5063167A (en) | Method of producing a bipolar transistor with spacers | |
| JP3439578B2 (ja) | 半導体装置およびその製造方法 | |
| JPS607771A (ja) | 半導体装置 | |
| JPH05299433A (ja) | ヘテロ接合バイポーラトランジスタ | |
| US5946582A (en) | Method of making an InP-based heterojunction bipolar transistor with reduced base-collector capacitance | |
| JPH05136159A (ja) | ヘテロ接合型バイポーラトランジスタ及びその製造方法 | |
| US7276744B2 (en) | Semiconductor device and method of manufacturing the same | |
| JP3866936B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP2623655B2 (ja) | バイポーラトランジスタおよびその製造方法 | |
| JP2808145B2 (ja) | 半導体装置 | |
| JP2500867B2 (ja) | ヘテロ接合バイポ―ラトランジスタおよびその集積方法 | |
| JP4164775B2 (ja) | ヘテロ接合バイポーラトランジスタ及びその製造方法 | |
| JP2595780B2 (ja) | 半導体装置およびその製造方法 | |
| JP2841380B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP4092597B2 (ja) | 半導体装置及びその製造方法 | |
| JP2005159112A (ja) | 半導体装置および半導体装置の製造方法 | |
| JPH09246280A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP3228431B2 (ja) | コレクタアップ構造ヘテロ接合バイポーラトランジスタの製造方法 |