JP2002319589A - 半導体装置およびこれを用いた電力増幅器 - Google Patents
半導体装置およびこれを用いた電力増幅器Info
- Publication number
- JP2002319589A JP2002319589A JP2001121973A JP2001121973A JP2002319589A JP 2002319589 A JP2002319589 A JP 2002319589A JP 2001121973 A JP2001121973 A JP 2001121973A JP 2001121973 A JP2001121973 A JP 2001121973A JP 2002319589 A JP2002319589 A JP 2002319589A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- emitter
- collector
- hbt
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 72
- 239000000758 substrate Substances 0.000 claims abstract description 50
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims abstract description 36
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 claims abstract description 25
- 238000004519 manufacturing process Methods 0.000 claims description 37
- 230000003071 parasitic effect Effects 0.000 claims description 31
- 238000000206 photolithography Methods 0.000 claims description 12
- 229910052796 boron Inorganic materials 0.000 claims description 11
- 238000000034 method Methods 0.000 claims description 11
- 238000001312 dry etching Methods 0.000 claims description 10
- 229910052731 fluorine Inorganic materials 0.000 claims description 8
- 229910052734 helium Inorganic materials 0.000 claims description 8
- 229910052760 oxygen Inorganic materials 0.000 claims description 8
- 240000002329 Inga feuillei Species 0.000 claims description 3
- 238000006243 chemical reaction Methods 0.000 abstract description 11
- 238000010586 diagram Methods 0.000 description 26
- 229910004298 SiO 2 Inorganic materials 0.000 description 15
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 10
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 8
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 8
- 238000005468 ion implantation Methods 0.000 description 7
- 210000003127 knee Anatomy 0.000 description 7
- 238000010295 mobile communication Methods 0.000 description 7
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 6
- 239000000853 adhesive Substances 0.000 description 6
- 230000001070 adhesive effect Effects 0.000 description 6
- 239000013078 crystal Substances 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 229910000673 Indium arsenide Inorganic materials 0.000 description 5
- 229910052786 argon Inorganic materials 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 5
- 238000000992 sputter etching Methods 0.000 description 5
- 238000001039 wet etching Methods 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 4
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 3
- 239000007864 aqueous solution Substances 0.000 description 3
- -1 boron ions Chemical class 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 239000011259 mixed solution Substances 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 2
- 229910003902 SiCl 4 Inorganic materials 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000005566 electron beam evaporation Methods 0.000 description 2
- 239000011737 fluorine Substances 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000001307 helium Substances 0.000 description 2
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 238000011160 research Methods 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 229910008807 WSiN Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000002241 glass-ceramic Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 230000001902 propagating effect Effects 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- ISIJQEHRDSCQIU-UHFFFAOYSA-N tert-butyl 2,7-diazaspiro[4.5]decane-7-carboxylate Chemical compound C1N(C(=O)OC(C)(C)C)CCCC11CNCC1 ISIJQEHRDSCQIU-UHFFFAOYSA-N 0.000 description 1
- 238000000927 vapour-phase epitaxy Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/8252—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using III-V technology
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
- H03F1/302—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in bipolar transistor amplifiers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1203—Rectifying Diode
- H01L2924/12032—Schottky diode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
- H01L2924/141—Analog devices
- H01L2924/1423—Monolithic Microwave Integrated Circuit [MMIC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Transistors (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】電源電圧２Ｖ以下で動作可能な、電力変換効率
の高い低コスト信頼性の高い電力増幅器を実現する。 【解決手段】ベース層がＧａＡｓＳｂまたはＩｎＧａＡ
ｓからなる複数のヘテロ接合バイポーラトランジスタ、
ＧａＡｓ基板、ならびに該ベース層と該基板との間に介
在するバッファ層を有する半導体装置であって、該複数
のヘテロ接合バイポーラトランジスタの一部または全て
の真性領域直下の該基板および該バッファ層を無くした
半導体装置を用いる。 【効果】電力変換効率の高い電力増幅器が実現できる。
の高い低コスト信頼性の高い電力増幅器を実現する。 【解決手段】ベース層がＧａＡｓＳｂまたはＩｎＧａＡ
ｓからなる複数のヘテロ接合バイポーラトランジスタ、
ＧａＡｓ基板、ならびに該ベース層と該基板との間に介
在するバッファ層を有する半導体装置であって、該複数
のヘテロ接合バイポーラトランジスタの一部または全て
の真性領域直下の該基板および該バッファ層を無くした
半導体装置を用いる。 【効果】電力変換効率の高い電力増幅器が実現できる。
Description
【０００１】
【発明の属する技術分野】本発明は、ヘテロ接合バイポ
ーラトランジスタ（以下、ＨＢＴと記載）を用いた半導
体装置及びその製造方法に係り、特に電源電圧が２Ｖ以
下においても電力変換効率が高く、低コストな電力増幅
器に関する。
ーラトランジスタ（以下、ＨＢＴと記載）を用いた半導
体装置及びその製造方法に係り、特に電源電圧が２Ｖ以
下においても電力変換効率が高く、低コストな電力増幅
器に関する。
【０００２】
【従来の技術】近年、移動体通信機の需要の急成長に伴
い、通信機に用いる電力増幅器の研究開発が盛んに行わ
れている。移動体通信機用電力増幅器に用いられている
半導体トランジスタとしては、ＧａＡｓＨＢＴ、ＧａＡ
ｓ電界効果トランジスタ（以下、ＦＥＴと記載）、Ｓｉ
ＭＯＳ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕ
ｃｔｏｒ）ＦＥＴなどがある。この中でＧａＡｓＨＢＴ
は入出力特性の線形性に優れること、正電源のみで動作
し、負電源発生に要する回路・部品が不要であること、
出力電力密度が高く、チップ面積が小さくて済むため、
省スペースかつ低コストであること、などの特徴を有す
るため、移動体通信機用電力増幅器向けトランジスタと
して中心的に用いられている。
い、通信機に用いる電力増幅器の研究開発が盛んに行わ
れている。移動体通信機用電力増幅器に用いられている
半導体トランジスタとしては、ＧａＡｓＨＢＴ、ＧａＡ
ｓ電界効果トランジスタ（以下、ＦＥＴと記載）、Ｓｉ
ＭＯＳ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕ
ｃｔｏｒ）ＦＥＴなどがある。この中でＧａＡｓＨＢＴ
は入出力特性の線形性に優れること、正電源のみで動作
し、負電源発生に要する回路・部品が不要であること、
出力電力密度が高く、チップ面積が小さくて済むため、
省スペースかつ低コストであること、などの特徴を有す
るため、移動体通信機用電力増幅器向けトランジスタと
して中心的に用いられている。
【０００３】ＧａＡｓＨＢＴではベース・エミッタ接合
がオンする電圧ＶＢＥが１．４Ｖ程度であり、図２９に
示すようにバイアス回路を内蔵したモノリシック・マイ
クロ波集積回路（以下、ＭＭＩＣと記載）の場合、電源
電圧ＶＣＣとしてＶＢＥの２倍である２．８Ｖ以上が必
要となる。２００１年現在、移動体通信機に最も多く用
いられている電源電圧は３．５Ｖであるため、ＧａＡｓ
ＨＢＴを移動体通信機用電力増幅器に用いるのは問題な
い。しかし、今後、移動体通信機では内蔵するデジタル
回路の消費電力を下げるため、電源電圧は２Ｖ以下に低
下し、究極的には乾電池の電圧である１．５Ｖにまで低
下するのは必至である。このような低電源電圧時代には
ＧａＡｓＨＢＴは移動体通信機用電力増幅器向けトラン
ジスタとして使用できなくなる問題が発生する。
がオンする電圧ＶＢＥが１．４Ｖ程度であり、図２９に
示すようにバイアス回路を内蔵したモノリシック・マイ
クロ波集積回路（以下、ＭＭＩＣと記載）の場合、電源
電圧ＶＣＣとしてＶＢＥの２倍である２．８Ｖ以上が必
要となる。２００１年現在、移動体通信機に最も多く用
いられている電源電圧は３．５Ｖであるため、ＧａＡｓ
ＨＢＴを移動体通信機用電力増幅器に用いるのは問題な
い。しかし、今後、移動体通信機では内蔵するデジタル
回路の消費電力を下げるため、電源電圧は２Ｖ以下に低
下し、究極的には乾電池の電圧である１．５Ｖにまで低
下するのは必至である。このような低電源電圧時代には
ＧａＡｓＨＢＴは移動体通信機用電力増幅器向けトラン
ジスタとして使用できなくなる問題が発生する。
【０００４】ＶＢＥはほぼベース材料の禁制帯幅に等し
いため、ＶＢＥを下げるには狭禁制帯幅半導体であるＩ
ｎＧａＡｓやＧａＡｓＳｂをベース材料に用いればよ
い。これまでＩｎＧａＡｓ（ＩｎＡｓモル比０．５）ベ
ースＨＢＴに関しては、例えば応用物理第６６巻第２号
（１９９７年）第１５６頁から第１６０頁に、ＧａＡｓ
Ｓｂ（ＧａＡｓモル比０．５）ベースＨＢＴに関して
は、例えばジャーナル・オブ・バキュウム・サイエンス
・アンド・テクノロジー第１８巻第２号（２０００年）
第７６１頁から第７６４頁（Ｊｏｕｒｎａｌ ｏｆ Ｖ
ａｃｕｕｍ Ｓｃｉｅｎｃｅ ａｎｄ Ｔｅｃｈｎｏｌ
ｏｇｙ Ｖｏｌ．１８ Ｎｏ．２ （２０００） ｐ
ｐ．７６１−７６４）に開示されており、ＶＢＥはそれ
ぞれ０．７Ｖおよび０．６Ｖである。
いため、ＶＢＥを下げるには狭禁制帯幅半導体であるＩ
ｎＧａＡｓやＧａＡｓＳｂをベース材料に用いればよ
い。これまでＩｎＧａＡｓ（ＩｎＡｓモル比０．５）ベ
ースＨＢＴに関しては、例えば応用物理第６６巻第２号
（１９９７年）第１５６頁から第１６０頁に、ＧａＡｓ
Ｓｂ（ＧａＡｓモル比０．５）ベースＨＢＴに関して
は、例えばジャーナル・オブ・バキュウム・サイエンス
・アンド・テクノロジー第１８巻第２号（２０００年）
第７６１頁から第７６４頁（Ｊｏｕｒｎａｌ ｏｆ Ｖ
ａｃｕｕｍ Ｓｃｉｅｎｃｅ ａｎｄ Ｔｅｃｈｎｏｌ
ｏｇｙ Ｖｏｌ．１８ Ｎｏ．２ （２０００） ｐ
ｐ．７６１−７６４）に開示されており、ＶＢＥはそれ
ぞれ０．７Ｖおよび０．６Ｖである。
【０００５】
【発明が解決しようとする課題】上記二つの従来技術で
は、ベース材料に格子整合するＩｎＰを基板に用いてい
た。ところが、ＩｎＰ基板は同一口径のＧａＡｓ基板に
比較して高価であり、ＧａＡｓ基板に比較して大口径化
困難なため、電力増幅器の製造コストが高くなってしま
う問題があった。それに対し、安価、かつ大口径可能な
ＧａＡｓ基板を用いたＩｎＧａＡｓベースＨＢＴがアイ
・イー・イー・イー・エレクトロン・デバイス・レターズ第２
１巻第９号（２０００年）第４２７頁から第４２９頁
（ＩＥＥＥ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅ Ｌｅｔ
ｔｅｒｓ Ｖｏｌ．２１ Ｎｏ．９ （２０００） ｐ
ｐ．４２７−４２９）に開示された。この特長は図２７
に示すように、ＩｎＧａＡｓＨＢＴ３４とＧａＡｓ基板
１との間に膜厚１．５μｍの組成傾斜ＩｎＧａＰバッフ
ァ層２が存在し、基板との格子不整合に起因した転位が
ＨＢＴを構成する結晶層へ伝播せず、該ＩｎＧａＰバッ
ファ層２内に閉じ込められるようにしたものである。
は、ベース材料に格子整合するＩｎＰを基板に用いてい
た。ところが、ＩｎＰ基板は同一口径のＧａＡｓ基板に
比較して高価であり、ＧａＡｓ基板に比較して大口径化
困難なため、電力増幅器の製造コストが高くなってしま
う問題があった。それに対し、安価、かつ大口径可能な
ＧａＡｓ基板を用いたＩｎＧａＡｓベースＨＢＴがアイ
・イー・イー・イー・エレクトロン・デバイス・レターズ第２
１巻第９号（２０００年）第４２７頁から第４２９頁
（ＩＥＥＥ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅ Ｌｅｔ
ｔｅｒｓ Ｖｏｌ．２１ Ｎｏ．９ （２０００） ｐ
ｐ．４２７−４２９）に開示された。この特長は図２７
に示すように、ＩｎＧａＡｓＨＢＴ３４とＧａＡｓ基板
１との間に膜厚１．５μｍの組成傾斜ＩｎＧａＰバッフ
ァ層２が存在し、基板との格子不整合に起因した転位が
ＨＢＴを構成する結晶層へ伝播せず、該ＩｎＧａＰバッ
ファ層２内に閉じ込められるようにしたものである。
【０００６】ところが、ＩｎＧａＰに代表される混晶の
熱抵抗はＧａＡｓの約１０倍と高いため、動作時に該Ｉ
ｎＧａＡｓベースＨＢＴの接合温度が上昇しやすい。接
合温度の上昇に伴ってコレクタ電流が増加し、さらに接
合温度が上昇するという正帰還の結果、ＨＢＴが破壊す
る、いわゆる熱暴走が起こりやすくなるため、ＨＢＴな
らびにそれを用いた半導体装置の信頼性が大きく低下す
る。接合温度の上昇を抑えるには、上記ＩｎＧａＰバッ
ファ層の厚さを熱抵抗の増加が無視できる０．１μｍ程
度以下にすればよい。しかし、０．１μｍ程度の厚さの
バッファ層では格子不整合に起因した転位がＨＢＴを構
成する結晶層へ伝播するのを防ぐことができない。その
結果、ＨＢＴ動作時にＨＢＴを構成する結晶層、特にベ
ース層内の転位が増殖し、キャリア再結合中心の密度が
増加する結果、電流増幅率が通電とともに劣化するとい
う別の信頼性の問題が発生する。
熱抵抗はＧａＡｓの約１０倍と高いため、動作時に該Ｉ
ｎＧａＡｓベースＨＢＴの接合温度が上昇しやすい。接
合温度の上昇に伴ってコレクタ電流が増加し、さらに接
合温度が上昇するという正帰還の結果、ＨＢＴが破壊す
る、いわゆる熱暴走が起こりやすくなるため、ＨＢＴな
らびにそれを用いた半導体装置の信頼性が大きく低下す
る。接合温度の上昇を抑えるには、上記ＩｎＧａＰバッ
ファ層の厚さを熱抵抗の増加が無視できる０．１μｍ程
度以下にすればよい。しかし、０．１μｍ程度の厚さの
バッファ層では格子不整合に起因した転位がＨＢＴを構
成する結晶層へ伝播するのを防ぐことができない。その
結果、ＨＢＴ動作時にＨＢＴを構成する結晶層、特にベ
ース層内の転位が増殖し、キャリア再結合中心の密度が
増加する結果、電流増幅率が通電とともに劣化するとい
う別の信頼性の問題が発生する。
【０００７】上記信頼性の問題以外に、低電源電圧下で
電力増幅器の電力変換効率を上げるには、電流−電圧特
性におけるニー電圧（ＨＢＴをエミッタ接地動作させる
場合、動作コレクタ電流密度における最小コレクタ−エ
ミッタ間電圧）を小さくする必要がある。ニー電圧は主
にエミッタ抵抗とコレクタ抵抗の和で決まっており、こ
れらの抵抗を極力小さくしなければならない。ところ
が、従来、エミッタトップＨＢＴの場合のコレクタ電極
（コレクタトップＨＢＴの場合のエミッタ電極）は図２
７の２５のように半導体であるサブコレクタ層３を介し
て横に形成されており、サブコレクタ層３の直列抵抗に
起因したコレクタ抵抗（エミッタ抵抗）がニー電圧低減
の障害となっていた。これまでに報告されたニー電圧
（コレクタ電流密度２ｘ１０４Ａ／ｃｍ２で定義）は
０．１５Ｖである。本発明の目的は、電源電圧２Ｖ以下
で動作可能なＨＢＴを用いた半導体装置を、信頼性の問
題なしに、低コストで提供することである。
電力増幅器の電力変換効率を上げるには、電流−電圧特
性におけるニー電圧（ＨＢＴをエミッタ接地動作させる
場合、動作コレクタ電流密度における最小コレクタ−エ
ミッタ間電圧）を小さくする必要がある。ニー電圧は主
にエミッタ抵抗とコレクタ抵抗の和で決まっており、こ
れらの抵抗を極力小さくしなければならない。ところ
が、従来、エミッタトップＨＢＴの場合のコレクタ電極
（コレクタトップＨＢＴの場合のエミッタ電極）は図２
７の２５のように半導体であるサブコレクタ層３を介し
て横に形成されており、サブコレクタ層３の直列抵抗に
起因したコレクタ抵抗（エミッタ抵抗）がニー電圧低減
の障害となっていた。これまでに報告されたニー電圧
（コレクタ電流密度２ｘ１０４Ａ／ｃｍ２で定義）は
０．１５Ｖである。本発明の目的は、電源電圧２Ｖ以下
で動作可能なＨＢＴを用いた半導体装置を、信頼性の問
題なしに、低コストで提供することである。
【０００８】本発明の他の目的は、電力変換効率の高い
電力増幅器に適した半導体装置を提供することである。
電力増幅器に適した半導体装置を提供することである。
【０００９】本発明のさらに他の目的は、電源電圧２Ｖ
以下で動作で、電力変換効率の高い電力増幅器を、信頼
性の問題なしに、低コストで提供することである。
以下で動作で、電力変換効率の高い電力増幅器を、信頼
性の問題なしに、低コストで提供することである。
【００１０】
【課題を解決するための手段】本発明の目的を達成する
ために、本発明に係る半導体装置では、ベース層がＧａ
ＡｓＳｂまたはＩｎＧａＡｓであるＨＢＴの基板として
安価で、大口径化可能なＧａＡｓを用い、格子不整合に
起因した転位を吸収するバッファ層を介在させた上で、
トランジスタ動作に係るＨＢＴの真性領域（トランジス
タ動作に実効的に係る領域のことで、エミッタトップ構
造の場合エミッタ電極直下領域のことであり、コレクタ
トップ構造の場合コレクタ電極直下領域のことである）
直下に熱抵抗の高いＧａＡｓ基板ならびにバッファ層が
存在しないようにしたものである。また、ＨＢＴをコレ
クタトップ構造とし、トランジスタ動作に寄与する真性
エミッタがＩｎＡｌＡｓ、トランジスタ動作に寄与しな
い寄生エミッタがＨｅ、Ｂ、Ｏ、Ｆのうち少なくとも１
種類の元素を含むＩｎＡｌＡｓであるようにした上で、
該ＨＢＴのエミッタ電極を該ＨＢＴの裏面に形成するよ
うにしたものである。また、これらの半導体装置を用い
て電力増幅器を作製するようにしたものである。第１の
発明の特徴は、ベース層がＧａＡｓＳｂまたはＩｎＧａ
Ａｓからなる複数のヘテロ接合バイポーラトランジス
タ、ＧａＡｓ基板、ならびに該ベース層と該基板との間
に介在するバッファ層を有する半導体装置であって、該
複数のヘテロ接合バイポーラトランジスタの一部または
全ての真性領域直下の該基板および該バッファ層を無く
した半導体装置にある。また、第１の発明の発明におい
て、上記複数のヘテロ接合バイポーラトランジスタの一
部または全てはコレクタトップ構造を有し、真性エミッ
タがＩｎＡｌＡｓ、寄生エミッタがＨｅ、Ｂ、Ｏ、Ｆの
うち少なくとも１種類の元素を含むＩｎＡｌＡｓであ
り、該複数のヘテロ接合バイポーラトランジスタの一部
または全ての真性領域直下にエミッタ電極を設けること
が望ましい。また、ベース電極がベース層表面、ベース
層側面、および寄生エミッタ領域表面にまたがって形成
されていることが望ましい。第２の発明の特徴は、上記
に記載の半導体装置を用いて作製されたモノリシック・
マイクロ波集積回路を用いた電力増幅器にある。また、
第２の発明において、上記モノリシック・マイクロ波集
積回路が上記に記載の半導体装置と、容量素子と、抵抗
素子を有する電力増幅器とすることが好ましい。また、
上記モノリシック・マイクロ波集積回路が上記に記載の
半導体装置と、インダクタンス素子と、ショットキーダ
イオードを有する電力増幅器とすることが好ましい。ま
た、上記モノリシック・マイクロ波集積回路が上記に記
載の半導体装置と、エミッタトップ構造を有するヘテロ
接合バイポーラトランジスタを有する電力増幅器とする
ことが好ましい。第１の発明の見方を変えた発明の特徴
は、エミッタ接地電流−電圧特性におけるコレクタ電流
密度２ｘ１０４Ａ／ｃｍ２でのコレクタ−エミッタ間電
圧が０．１２Ｖ以下であるヘテロ接合バイポーラトラン
ジスタを用いた半導体装置にある。また、上記見方を変
えた発明の半導体装置を用いて作製されたモノリシック
・マイクロ波集積回路を用いた電力増幅器とすることが
好ましい。第３の発明の特徴は、ベース層がＧａＡｓＳ
ｂまたはＩｎＧａＡｓからなる複数のヘテロ接合バイポ
ーラトランジスタ、ＧａＡｓ基板、ならびに該ベース層
と該基板との間に介在するバッファ層を有する半導体装
置の製造方法であって、ホトリソグラフィーならびにド
ライエッチングにより該複数のヘテロ接合バイポーラト
ランジスタの真性領域を含む領域の該ＧａＡｓ基板を除
去し、その後、該バッファ層を除去する工程を有する半
導体装置の製造方法にある。また、第３の発明の発明に
おいて、上記工程の最後に基板裏面全面にエミッタ電極
を設けることが望ましい。
ために、本発明に係る半導体装置では、ベース層がＧａ
ＡｓＳｂまたはＩｎＧａＡｓであるＨＢＴの基板として
安価で、大口径化可能なＧａＡｓを用い、格子不整合に
起因した転位を吸収するバッファ層を介在させた上で、
トランジスタ動作に係るＨＢＴの真性領域（トランジス
タ動作に実効的に係る領域のことで、エミッタトップ構
造の場合エミッタ電極直下領域のことであり、コレクタ
トップ構造の場合コレクタ電極直下領域のことである）
直下に熱抵抗の高いＧａＡｓ基板ならびにバッファ層が
存在しないようにしたものである。また、ＨＢＴをコレ
クタトップ構造とし、トランジスタ動作に寄与する真性
エミッタがＩｎＡｌＡｓ、トランジスタ動作に寄与しな
い寄生エミッタがＨｅ、Ｂ、Ｏ、Ｆのうち少なくとも１
種類の元素を含むＩｎＡｌＡｓであるようにした上で、
該ＨＢＴのエミッタ電極を該ＨＢＴの裏面に形成するよ
うにしたものである。また、これらの半導体装置を用い
て電力増幅器を作製するようにしたものである。第１の
発明の特徴は、ベース層がＧａＡｓＳｂまたはＩｎＧａ
Ａｓからなる複数のヘテロ接合バイポーラトランジス
タ、ＧａＡｓ基板、ならびに該ベース層と該基板との間
に介在するバッファ層を有する半導体装置であって、該
複数のヘテロ接合バイポーラトランジスタの一部または
全ての真性領域直下の該基板および該バッファ層を無く
した半導体装置にある。また、第１の発明の発明におい
て、上記複数のヘテロ接合バイポーラトランジスタの一
部または全てはコレクタトップ構造を有し、真性エミッ
タがＩｎＡｌＡｓ、寄生エミッタがＨｅ、Ｂ、Ｏ、Ｆの
うち少なくとも１種類の元素を含むＩｎＡｌＡｓであ
り、該複数のヘテロ接合バイポーラトランジスタの一部
または全ての真性領域直下にエミッタ電極を設けること
が望ましい。また、ベース電極がベース層表面、ベース
層側面、および寄生エミッタ領域表面にまたがって形成
されていることが望ましい。第２の発明の特徴は、上記
に記載の半導体装置を用いて作製されたモノリシック・
マイクロ波集積回路を用いた電力増幅器にある。また、
第２の発明において、上記モノリシック・マイクロ波集
積回路が上記に記載の半導体装置と、容量素子と、抵抗
素子を有する電力増幅器とすることが好ましい。また、
上記モノリシック・マイクロ波集積回路が上記に記載の
半導体装置と、インダクタンス素子と、ショットキーダ
イオードを有する電力増幅器とすることが好ましい。ま
た、上記モノリシック・マイクロ波集積回路が上記に記
載の半導体装置と、エミッタトップ構造を有するヘテロ
接合バイポーラトランジスタを有する電力増幅器とする
ことが好ましい。第１の発明の見方を変えた発明の特徴
は、エミッタ接地電流−電圧特性におけるコレクタ電流
密度２ｘ１０４Ａ／ｃｍ２でのコレクタ−エミッタ間電
圧が０．１２Ｖ以下であるヘテロ接合バイポーラトラン
ジスタを用いた半導体装置にある。また、上記見方を変
えた発明の半導体装置を用いて作製されたモノリシック
・マイクロ波集積回路を用いた電力増幅器とすることが
好ましい。第３の発明の特徴は、ベース層がＧａＡｓＳ
ｂまたはＩｎＧａＡｓからなる複数のヘテロ接合バイポ
ーラトランジスタ、ＧａＡｓ基板、ならびに該ベース層
と該基板との間に介在するバッファ層を有する半導体装
置の製造方法であって、ホトリソグラフィーならびにド
ライエッチングにより該複数のヘテロ接合バイポーラト
ランジスタの真性領域を含む領域の該ＧａＡｓ基板を除
去し、その後、該バッファ層を除去する工程を有する半
導体装置の製造方法にある。また、第３の発明の発明に
おいて、上記工程の最後に基板裏面全面にエミッタ電極
を設けることが望ましい。
【００１１】
【発明の実施の形態】本発明ではベース層にＧａＡｓＳ
ｂ（ＧａＡｓモル比０．５）またはＩｎＧａＡｓ（Ｉｎ
Ａｓモル比０．５）を用いることにより、ＶＢＥが０．
７Ｖ以下にできる結果、電源電圧が２Ｖ以下に低減して
も動作可能なＨＢＴが作製できる。その際、ＧａＡｓ基
板と、格子不整合に起因した転位を吸収するのに十分な
厚さのバッファ層を用い、ＨＢＴ真性領域直下の該Ｇａ
Ａｓ基板および該バッファ層を除去することにより、熱
暴走起因信頼性および通電起因信頼性のいずれも問題な
い半導体装置が、高価かつ小口径なＩｎＰ基板を用いる
場合に比較して、約１／１０のコストで作製できるよう
にした。また、本発明では上記ＧａＡｓ基板および上記
バッファ層を除去した領域にＨＢＴ裏面電極を形成する
ことにより、従来のＨＢＴで問題であった半導体層の抵
抗に起因したコレクタ抵抗（エミッタトップの場合）な
いしエミッタ抵抗（コレクタトップの場合）を低減し、
電力変換効率を高めるようにした。このことは図３３に
示される様に、エミッタ接地電流−電圧特性におけるコ
レクタ電流密度２ｘ１０４Ａ／ｃｍ２でのニー電圧が従
来の０．１５Ｖを下回る０．１２Ｖになることで実証さ
れた。上記ＨＢＴ裏面電極としてはコレクタ電極（エミ
ッタトップの場合）、エミッタ電極（コレクタトップの
場合）のいずれでも構わないものの、電力増幅器用半導
体装置におけるパワー用ＨＢＴとしてはもっぱらエミッ
タ接地形式で用いられることから、ＨＢＴ裏面電極金属
をＧａＡｓ基板裏面全体に形成し、エミッタ接地面とし
て電位の安定化、ならびにエミッタ寄生インダクタンス
の低減を図ったコレクタトップ構造が望ましい。なお、
素子間分離を介してエミッタトップＨＢＴをコレクタト
ップＨＢＴと同一半導体装置内で混在させることも容易
であり、これに関しては実施例で後述する。コレクタト
ップＨＢＴを作製する際に、寄生エミッタ・ベース接合
を流れるベース電流を抑制するために、従来からコレク
タ電極およびコレクタメサをマスクに外部ベース領域越
しに寄生エミッタ領域にヘリウム（Ｈｅ）、硼素
（Ｂ）、酸素（Ｏ）、フッ素（Ｆ）などのイオン打ち込
みがなされ、寄生エミッタ領域は高抵抗化されてきた。
この技術はコレクタトップＩｎＧａＡｓＨＢＴに関し
て、アイ・イー・イー・イー・エレクトロン・デバイス・レタ
ーズ第１１巻第１０号（１９９０年）第４５７頁から第
４５９頁（ＩＥＥＥ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅ
Ｌｅｔｔｅｒｓ Ｖｏｌ．１１ Ｎｏ．１０ （１９９
０） ｐｐ．４５７−４５９）に開示されており、本発
明においても同様に、真性エミッタがＩｎＡｌＡｓ、ト
ランジスタ動作に寄与しない寄生エミッタがＨｅ、Ｂ、
Ｏ、Ｆのうち少なくとも１種類の元素を含むＩｎＡｌＡ
ｓであるようにした。ただし、ベース層がＩｎＧａＡｓ
の場合には、実施例２で後述するように、上記イオン打
ち込みを外部ベース層の一部除去後に行っている。これ
はｎｐｎ型ＨＢＴの作製工程で上記元素をイオン打ち込
みする際に、ｐ型ＧａＡｓＳｂの導電型はイオン打ち込
み前後で変わらないのに対し、ｐ型ＩｎＧａＡｓではイ
オン打ち込み後にｎ型化してしまう問題があるためであ
る。
ｂ（ＧａＡｓモル比０．５）またはＩｎＧａＡｓ（Ｉｎ
Ａｓモル比０．５）を用いることにより、ＶＢＥが０．
７Ｖ以下にできる結果、電源電圧が２Ｖ以下に低減して
も動作可能なＨＢＴが作製できる。その際、ＧａＡｓ基
板と、格子不整合に起因した転位を吸収するのに十分な
厚さのバッファ層を用い、ＨＢＴ真性領域直下の該Ｇａ
Ａｓ基板および該バッファ層を除去することにより、熱
暴走起因信頼性および通電起因信頼性のいずれも問題な
い半導体装置が、高価かつ小口径なＩｎＰ基板を用いる
場合に比較して、約１／１０のコストで作製できるよう
にした。また、本発明では上記ＧａＡｓ基板および上記
バッファ層を除去した領域にＨＢＴ裏面電極を形成する
ことにより、従来のＨＢＴで問題であった半導体層の抵
抗に起因したコレクタ抵抗（エミッタトップの場合）な
いしエミッタ抵抗（コレクタトップの場合）を低減し、
電力変換効率を高めるようにした。このことは図３３に
示される様に、エミッタ接地電流−電圧特性におけるコ
レクタ電流密度２ｘ１０４Ａ／ｃｍ２でのニー電圧が従
来の０．１５Ｖを下回る０．１２Ｖになることで実証さ
れた。上記ＨＢＴ裏面電極としてはコレクタ電極（エミ
ッタトップの場合）、エミッタ電極（コレクタトップの
場合）のいずれでも構わないものの、電力増幅器用半導
体装置におけるパワー用ＨＢＴとしてはもっぱらエミッ
タ接地形式で用いられることから、ＨＢＴ裏面電極金属
をＧａＡｓ基板裏面全体に形成し、エミッタ接地面とし
て電位の安定化、ならびにエミッタ寄生インダクタンス
の低減を図ったコレクタトップ構造が望ましい。なお、
素子間分離を介してエミッタトップＨＢＴをコレクタト
ップＨＢＴと同一半導体装置内で混在させることも容易
であり、これに関しては実施例で後述する。コレクタト
ップＨＢＴを作製する際に、寄生エミッタ・ベース接合
を流れるベース電流を抑制するために、従来からコレク
タ電極およびコレクタメサをマスクに外部ベース領域越
しに寄生エミッタ領域にヘリウム（Ｈｅ）、硼素
（Ｂ）、酸素（Ｏ）、フッ素（Ｆ）などのイオン打ち込
みがなされ、寄生エミッタ領域は高抵抗化されてきた。
この技術はコレクタトップＩｎＧａＡｓＨＢＴに関し
て、アイ・イー・イー・イー・エレクトロン・デバイス・レタ
ーズ第１１巻第１０号（１９９０年）第４５７頁から第
４５９頁（ＩＥＥＥ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅ
Ｌｅｔｔｅｒｓ Ｖｏｌ．１１ Ｎｏ．１０ （１９９
０） ｐｐ．４５７−４５９）に開示されており、本発
明においても同様に、真性エミッタがＩｎＡｌＡｓ、ト
ランジスタ動作に寄与しない寄生エミッタがＨｅ、Ｂ、
Ｏ、Ｆのうち少なくとも１種類の元素を含むＩｎＡｌＡ
ｓであるようにした。ただし、ベース層がＩｎＧａＡｓ
の場合には、実施例２で後述するように、上記イオン打
ち込みを外部ベース層の一部除去後に行っている。これ
はｎｐｎ型ＨＢＴの作製工程で上記元素をイオン打ち込
みする際に、ｐ型ＧａＡｓＳｂの導電型はイオン打ち込
み前後で変わらないのに対し、ｐ型ＩｎＧａＡｓではイ
オン打ち込み後にｎ型化してしまう問題があるためであ
る。
【００１２】以下、本発明に係る実施例を示す。
【００１３】実施例１ 図１は本発明の第１の実施例であるコレクタトップＨＢ
Ｔを用いた半導体装置の縦断面構造図である。半絶縁性
ＧａＡｓ基板１上にＩｎＧａＰバッファ層（ＩｎＰモル
比０．５から１．０まで徐々に増加、アンドープ、膜厚
１．５μｍ）２、高ドープｎ型ＩｎＧａＡｓサブエミッ
タ層（ＩｎＡｓモル比０．５、Ｓｉ濃度４ｘ１０１９ｃ
ｍ−３、膜厚０．６μｍ）３、ｎ型ＩｎＡｌＡｓエミッ
タ層（ＩｎＡｓモル比０．５、Ｓｉ濃度５ｘ１０１７ｃ
ｍ−３、膜厚０．２μｍ）４、ｐ型ＧａＡｓＳｂベース
層（ＧａＡｓモル比０．５、Ｃ濃度３ｘ１０１９ｃｍ
−３、膜厚７０ｎｍ）５、ｎ型ＩｎＰコレクタ層（Ｓｉ
濃度３ｘ１０１６ｃｍ−３、膜厚０．８μｍ）６、ｎ型
ＩｎＧａＡｓキャップ層（ＩｎＡｓモル比０．５、Ｓｉ
濃度４ｘ１０１９ｃｍ−３、膜厚０．２μｍ）７が存在
し、コレクタ電極８とベース電極１１は非自己整合的に
形成されている。もちろん、コレクタ電極８とベース電
極１１とを自己整合的に形成しても構わない。ここで、
エミッタ層４およびサブエミッタ層３におけるトランジ
スタ寄生領域（コレクタ電極８直下のＨＢＴ真性領域以
外の領域）には、硼素イオンが打ち込まれた高抵抗Ｉｎ
ＡｌＡｓ寄生エミッタ領域９とｎ型ＩｎＡｌＡｓ寄生サ
ブエミッタ領域１０が存在し、寄生エミッタ−ベース接
合を流れるベース電流を抑制している。なお、打ち込む
イオンとしては、硼素以外にヘリウム、酸素、フッ素の
いずれか、またはそれらの組み合わせであっても、同様
に高抵抗化領域９およびｎ型領域１０が形成される。真
性領域を含むＨＢＴ直下のＧａＡｓ基板１およびＩｎＧ
ａＰバッファ層２は除去され、エミッタ電極１５はＨＢ
Ｔ直下で高ドープｎ型ＩｎＧａＡｓサブエミッタ層３に
接触して形成されている。本実施例におけるコレクタサ
イズ２ｘ２０μｍ２のコレクタトップＨＢＴのエミッタ
接地電流−電圧特性を図３３に示す。エミッタ電極をＨ
ＢＴ真性領域直下に形成した結果、エミッタ抵抗が低減
した。コレクタ電流密度２ｘ１０４Ａ／ｃｍ２で定義し
たニー電圧０．１２Ｖは、従来技術の最小ニー電圧０．
１５Ｖを下回った。以下、図２から図１５を参照して、
図１に示したコレクタトップＨＢＴの製造方法を説明す
る。はじめに、半絶縁性ＧａＡｓ基板１上に有機金属気
相エピタキシー法あるいは分子線エピタキシー法を用い
て、ＩｎＧａＰバッファ層２、高ドープｎ型ＩｎＧａＡ
ｓサブエミッタ層３、ｎ型ＩｎＡｌＡｓエミッタ層４、
ｐ型ＧａＡｓＳｂベース層５、ｎ型ＩｎＰコレクタ層
６、ｎ型ＩｎＧａＡｓキャップ層７を順次エピタキシャ
ル成長した。その後、高周波スパッタ法を用いてＷＳｉ
（Ｓｉモル比０．３、膜厚０．３μｍ）をウエハ全面に
堆積し、ホトリソグラフィーおよびＣＦ４を用いたドラ
イエッチングにより、コレクタ電極８を形成した（図
２）。そして、そのコレクタ電極８をマスクに、ｎ型Ｉ
ｎＧａＡｓキャップ層７をリン酸、過酸化水素水、水の
混合液を用いてウエットエッチングし、０．３μｍのア
ンダーカットを入れた（図３）。その後、ｎ型ＩｎＰコ
レクタ層６をＣＨ４およびＣｌ２を用いたドライエッチ
ングにより０．７μｍエッチングした（図４）。
Ｔを用いた半導体装置の縦断面構造図である。半絶縁性
ＧａＡｓ基板１上にＩｎＧａＰバッファ層（ＩｎＰモル
比０．５から１．０まで徐々に増加、アンドープ、膜厚
１．５μｍ）２、高ドープｎ型ＩｎＧａＡｓサブエミッ
タ層（ＩｎＡｓモル比０．５、Ｓｉ濃度４ｘ１０１９ｃ
ｍ−３、膜厚０．６μｍ）３、ｎ型ＩｎＡｌＡｓエミッ
タ層（ＩｎＡｓモル比０．５、Ｓｉ濃度５ｘ１０１７ｃ
ｍ−３、膜厚０．２μｍ）４、ｐ型ＧａＡｓＳｂベース
層（ＧａＡｓモル比０．５、Ｃ濃度３ｘ１０１９ｃｍ
−３、膜厚７０ｎｍ）５、ｎ型ＩｎＰコレクタ層（Ｓｉ
濃度３ｘ１０１６ｃｍ−３、膜厚０．８μｍ）６、ｎ型
ＩｎＧａＡｓキャップ層（ＩｎＡｓモル比０．５、Ｓｉ
濃度４ｘ１０１９ｃｍ−３、膜厚０．２μｍ）７が存在
し、コレクタ電極８とベース電極１１は非自己整合的に
形成されている。もちろん、コレクタ電極８とベース電
極１１とを自己整合的に形成しても構わない。ここで、
エミッタ層４およびサブエミッタ層３におけるトランジ
スタ寄生領域（コレクタ電極８直下のＨＢＴ真性領域以
外の領域）には、硼素イオンが打ち込まれた高抵抗Ｉｎ
ＡｌＡｓ寄生エミッタ領域９とｎ型ＩｎＡｌＡｓ寄生サ
ブエミッタ領域１０が存在し、寄生エミッタ−ベース接
合を流れるベース電流を抑制している。なお、打ち込む
イオンとしては、硼素以外にヘリウム、酸素、フッ素の
いずれか、またはそれらの組み合わせであっても、同様
に高抵抗化領域９およびｎ型領域１０が形成される。真
性領域を含むＨＢＴ直下のＧａＡｓ基板１およびＩｎＧ
ａＰバッファ層２は除去され、エミッタ電極１５はＨＢ
Ｔ直下で高ドープｎ型ＩｎＧａＡｓサブエミッタ層３に
接触して形成されている。本実施例におけるコレクタサ
イズ２ｘ２０μｍ２のコレクタトップＨＢＴのエミッタ
接地電流−電圧特性を図３３に示す。エミッタ電極をＨ
ＢＴ真性領域直下に形成した結果、エミッタ抵抗が低減
した。コレクタ電流密度２ｘ１０４Ａ／ｃｍ２で定義し
たニー電圧０．１２Ｖは、従来技術の最小ニー電圧０．
１５Ｖを下回った。以下、図２から図１５を参照して、
図１に示したコレクタトップＨＢＴの製造方法を説明す
る。はじめに、半絶縁性ＧａＡｓ基板１上に有機金属気
相エピタキシー法あるいは分子線エピタキシー法を用い
て、ＩｎＧａＰバッファ層２、高ドープｎ型ＩｎＧａＡ
ｓサブエミッタ層３、ｎ型ＩｎＡｌＡｓエミッタ層４、
ｐ型ＧａＡｓＳｂベース層５、ｎ型ＩｎＰコレクタ層
６、ｎ型ＩｎＧａＡｓキャップ層７を順次エピタキシャ
ル成長した。その後、高周波スパッタ法を用いてＷＳｉ
（Ｓｉモル比０．３、膜厚０．３μｍ）をウエハ全面に
堆積し、ホトリソグラフィーおよびＣＦ４を用いたドラ
イエッチングにより、コレクタ電極８を形成した（図
２）。そして、そのコレクタ電極８をマスクに、ｎ型Ｉ
ｎＧａＡｓキャップ層７をリン酸、過酸化水素水、水の
混合液を用いてウエットエッチングし、０．３μｍのア
ンダーカットを入れた（図３）。その後、ｎ型ＩｎＰコ
レクタ層６をＣＨ４およびＣｌ２を用いたドライエッチ
ングにより０．７μｍエッチングした（図４）。
【００１４】続いて、塩酸水溶液を用いたウエットエッ
チングにより、ｎ型ＩｎＰコレクタ層６を除去した（図
５）。この際、ｐ型ＧａＡｓＳｂ層５は塩酸水溶液では
エッチングされず、ｐ型ＧａＡｓＳｂ層５の表面が露出
されるとともに、ｎ型ＩｎＰコレクタ層６にはｎ型Ｉｎ
ＧａＡｓキャップ層７のウエットエッチング時のサイド
エッチング量に対応した幅約０．３μｍのアンダーカッ
トが形成された。その後、熱分解化学的気相堆積法を用
いて、３９０℃にてＳｉＯ２膜（膜厚４００ｎｍ）を堆
積し、Ｃ２Ｆ６およびＣＨＦ３を用いたドライエッチン
グによりＳｉＯ２側壁１６の加工を行った（図６）。引
き続き、コレクタ電極８およびＳｉＯ２側壁１６をマス
クに、硼素イオン１７を加速エネルギー５０ｋｅＶ、入
射角０度、ドース量２ｘ１０１２ｃｍ−２の条件で、室
温にて打ち込んだ。この際、イオン打ち込みにより形成
された結晶欠陥は横方向に拡散し、高抵抗ＩｎＡｌＡｓ
寄生エミッタ領域９は横方向に拡がった（図７）。この
拡がり幅はその後の製造工程における熱工程でさらに拡
がり、素子作製工程完了後、コレクタ電流のコレクタメ
ササイズ依存性から０．３μｍから０．５μｍ程度と見
積もられた。なお、ｎ型ＩｎＧａＡｓ寄生サブエミッタ
領域１０も高抵抗ＩｎＡｌＡｓ寄生エミッタ領域９と同
様に横方向へ広がるものの、ＩｎＧａＡｓはイオン打ち
込みによっては高抵抗化されず、導電型はｎ型が維持さ
れるため、ｎ型ＩｎＧａＡｓ寄生サブエミッタ領域１０
のＨＢＴ動作への問題は全くなかった。その後、フッ酸
水溶液を用いて、ＳｉＯ２側壁１６を除去し、ベース電
極Ｐｔ（２０ｎｍ）／Ｔｉ（５０ｎｍ）／Ｐｔ（５０ｎ
ｍ）／Ａｕ（２００ｎｍ）／Ｍｏ（２０ｎｍ）１１を電
子ビーム蒸着を用いたリフトオフ法により形成した（図
８）。次に、ホトリソグラフィーならびにアルゴン・イ
オン・ミリングを用いて、ベース電極１１をマスクにｐ
型ＧａＡｓＳｂベース層５を除去し、高抵抗ＩｎＡｌＡ
ｓ寄生エミッタ領域９を露出させた（図９）。そして、
ホトリソグラフィーならびにリン酸、過酸化水素、水の
混合液を用いたウエットエッチングを用いて素子間分離
領域１８のサブエミッタ層３を除去し、バッファ層２表
面を露出させた（図１０）。その後、プラズマ励起化学
的気相堆積法により、２５０ｏＣにてＳｉＯ２膜（膜厚
０．５μｍ）１３を堆積し、ベース電極と配線を接続す
るベースコンタクト孔の形成、第１層配線金属となるＭ
ｏ（膜厚０．１５μｍ）／Ａｕ（膜厚０．８μｍ）／Ｍ
ｏ（膜厚０．１５μｍの全面堆積、ホトリソグラフィー
およびアルゴン・イオン・ミリングによるベース配線を
行った（ベース配線は紙面に直行し、ＨＢＴ寄生領域に
存在するため、図示せず）。そして再び、プラズマ励起
化学的気相堆積法により、２５０ｏＣにてＳｉＯ２膜
（膜厚０．５μｍ）１３を堆積し、コレクタ電極８と配
線を接続するコレクタコンタクト孔２０を形成した（図
１１）。引き続き、第２層配線金属となるＭｏ（膜厚
０．１５μｍ）／Ａｕ（膜厚０．８μｍ）を全面堆積
し、ホトリソグラフィーおよびアルゴン・イオン・ミリ
ングによりコレクタ配線１４を形成した（図１２）。そ
の後、ウエハ表面に接着剤２１を塗布し、ガラス基板２
２上に貼り付けた（図１３）。そして、接着剤を１２０
ｏＣの加熱により硬化させた後、ＧａＡｓ基板１を８０
μｍにまで薄層化した。続いて、ホトリソグラフィーな
らびにＳＦ６とＳｉＣｌ４の混合ガスを用いたドライエ
ッチングにより、ＨＢＴ真性領域を含む領域のＧａＡｓ
基板を除去した。この際、ドライエッチングはＩｎＧａ
Ｐバッファ層２の下面で停止した。その後、塩酸水溶液
を用いて、ＩｎＧａＰバッファ層２を除去し、ＩｎＧａ
Ａｓサブエミッタ層３下面を露出させた（図１４）。最
後に、基板裏面全面にＴｉ（膜厚５０ｎｍ）／Ｐｔ（膜
厚５０ｎｍ）／Ａｕ（膜厚３００ｎｍ）をスパッタ堆積
し、Ａｕメッキ（膜厚３μｍ）により裏面エミッタ電極
１５を堆積させ（図１５）、接着剤２１を除去してコレ
クタトップＨＢＴ（図１）を作製した。本実施例によれ
ば、ベース層がＧａＡｓＳｂからなるＶＢＥ＝０．６Ｖ
のＨＢＴの基板として安価で、大口径化可能なＧａＡｓ
を用い、格子不整合に起因した転位を吸収するバッファ
層を介在させた上で、トランジスタ動作に係るＨＢＴの
真性領域直下に熱抵抗の高いＧａＡｓ基板ならびにバッ
ファ層が存在しないようにしたことに加え、ＨＢＴをコ
レクタトップ構造とし、トランジスタ動作に寄与する真
性エミッタがＩｎＡｌＡｓ、トランジスタ動作に寄与し
ない寄生エミッタがＨｅ、Ｂ、Ｏ、Ｆのうち少なくとも
１種類の元素を含むＩｎＡｌＡｓであるようにした上
で、該ＨＢＴのエミッタ電極を該ＨＢＴの裏面に形成す
るようにしたことにより、電源電圧２Ｖ以下で動作可能
かつ、電力変換効率の高い電力増幅器に適したＨＢＴ、
ならびにそを用いた半導体装置を、信頼性の問題なし
に、低コストで提供できる効果がある。
チングにより、ｎ型ＩｎＰコレクタ層６を除去した（図
５）。この際、ｐ型ＧａＡｓＳｂ層５は塩酸水溶液では
エッチングされず、ｐ型ＧａＡｓＳｂ層５の表面が露出
されるとともに、ｎ型ＩｎＰコレクタ層６にはｎ型Ｉｎ
ＧａＡｓキャップ層７のウエットエッチング時のサイド
エッチング量に対応した幅約０．３μｍのアンダーカッ
トが形成された。その後、熱分解化学的気相堆積法を用
いて、３９０℃にてＳｉＯ２膜（膜厚４００ｎｍ）を堆
積し、Ｃ２Ｆ６およびＣＨＦ３を用いたドライエッチン
グによりＳｉＯ２側壁１６の加工を行った（図６）。引
き続き、コレクタ電極８およびＳｉＯ２側壁１６をマス
クに、硼素イオン１７を加速エネルギー５０ｋｅＶ、入
射角０度、ドース量２ｘ１０１２ｃｍ−２の条件で、室
温にて打ち込んだ。この際、イオン打ち込みにより形成
された結晶欠陥は横方向に拡散し、高抵抗ＩｎＡｌＡｓ
寄生エミッタ領域９は横方向に拡がった（図７）。この
拡がり幅はその後の製造工程における熱工程でさらに拡
がり、素子作製工程完了後、コレクタ電流のコレクタメ
ササイズ依存性から０．３μｍから０．５μｍ程度と見
積もられた。なお、ｎ型ＩｎＧａＡｓ寄生サブエミッタ
領域１０も高抵抗ＩｎＡｌＡｓ寄生エミッタ領域９と同
様に横方向へ広がるものの、ＩｎＧａＡｓはイオン打ち
込みによっては高抵抗化されず、導電型はｎ型が維持さ
れるため、ｎ型ＩｎＧａＡｓ寄生サブエミッタ領域１０
のＨＢＴ動作への問題は全くなかった。その後、フッ酸
水溶液を用いて、ＳｉＯ２側壁１６を除去し、ベース電
極Ｐｔ（２０ｎｍ）／Ｔｉ（５０ｎｍ）／Ｐｔ（５０ｎ
ｍ）／Ａｕ（２００ｎｍ）／Ｍｏ（２０ｎｍ）１１を電
子ビーム蒸着を用いたリフトオフ法により形成した（図
８）。次に、ホトリソグラフィーならびにアルゴン・イ
オン・ミリングを用いて、ベース電極１１をマスクにｐ
型ＧａＡｓＳｂベース層５を除去し、高抵抗ＩｎＡｌＡ
ｓ寄生エミッタ領域９を露出させた（図９）。そして、
ホトリソグラフィーならびにリン酸、過酸化水素、水の
混合液を用いたウエットエッチングを用いて素子間分離
領域１８のサブエミッタ層３を除去し、バッファ層２表
面を露出させた（図１０）。その後、プラズマ励起化学
的気相堆積法により、２５０ｏＣにてＳｉＯ２膜（膜厚
０．５μｍ）１３を堆積し、ベース電極と配線を接続す
るベースコンタクト孔の形成、第１層配線金属となるＭ
ｏ（膜厚０．１５μｍ）／Ａｕ（膜厚０．８μｍ）／Ｍ
ｏ（膜厚０．１５μｍの全面堆積、ホトリソグラフィー
およびアルゴン・イオン・ミリングによるベース配線を
行った（ベース配線は紙面に直行し、ＨＢＴ寄生領域に
存在するため、図示せず）。そして再び、プラズマ励起
化学的気相堆積法により、２５０ｏＣにてＳｉＯ２膜
（膜厚０．５μｍ）１３を堆積し、コレクタ電極８と配
線を接続するコレクタコンタクト孔２０を形成した（図
１１）。引き続き、第２層配線金属となるＭｏ（膜厚
０．１５μｍ）／Ａｕ（膜厚０．８μｍ）を全面堆積
し、ホトリソグラフィーおよびアルゴン・イオン・ミリ
ングによりコレクタ配線１４を形成した（図１２）。そ
の後、ウエハ表面に接着剤２１を塗布し、ガラス基板２
２上に貼り付けた（図１３）。そして、接着剤を１２０
ｏＣの加熱により硬化させた後、ＧａＡｓ基板１を８０
μｍにまで薄層化した。続いて、ホトリソグラフィーな
らびにＳＦ６とＳｉＣｌ４の混合ガスを用いたドライエ
ッチングにより、ＨＢＴ真性領域を含む領域のＧａＡｓ
基板を除去した。この際、ドライエッチングはＩｎＧａ
Ｐバッファ層２の下面で停止した。その後、塩酸水溶液
を用いて、ＩｎＧａＰバッファ層２を除去し、ＩｎＧａ
Ａｓサブエミッタ層３下面を露出させた（図１４）。最
後に、基板裏面全面にＴｉ（膜厚５０ｎｍ）／Ｐｔ（膜
厚５０ｎｍ）／Ａｕ（膜厚３００ｎｍ）をスパッタ堆積
し、Ａｕメッキ（膜厚３μｍ）により裏面エミッタ電極
１５を堆積させ（図１５）、接着剤２１を除去してコレ
クタトップＨＢＴ（図１）を作製した。本実施例によれ
ば、ベース層がＧａＡｓＳｂからなるＶＢＥ＝０．６Ｖ
のＨＢＴの基板として安価で、大口径化可能なＧａＡｓ
を用い、格子不整合に起因した転位を吸収するバッファ
層を介在させた上で、トランジスタ動作に係るＨＢＴの
真性領域直下に熱抵抗の高いＧａＡｓ基板ならびにバッ
ファ層が存在しないようにしたことに加え、ＨＢＴをコ
レクタトップ構造とし、トランジスタ動作に寄与する真
性エミッタがＩｎＡｌＡｓ、トランジスタ動作に寄与し
ない寄生エミッタがＨｅ、Ｂ、Ｏ、Ｆのうち少なくとも
１種類の元素を含むＩｎＡｌＡｓであるようにした上
で、該ＨＢＴのエミッタ電極を該ＨＢＴの裏面に形成す
るようにしたことにより、電源電圧２Ｖ以下で動作可能
かつ、電力変換効率の高い電力増幅器に適したＨＢＴ、
ならびにそを用いた半導体装置を、信頼性の問題なし
に、低コストで提供できる効果がある。
【００１５】実施例２ 図１６は本発明の第２の実施例である電力増幅器に用い
たコレクタトップＨＢＴを用いた半導体装置の縦断面構
造図である。実施例１に示したコレクタトップＨＢＴ
（図１）との相違は、ベース層５が高ドープｐ型ＩｎＧ
ａＡｓ（ＩｎＡｓモル比０．５、Ｃ濃度３ｘ１０１９ｃ
ｍ−３、膜厚７０ｎｍ）であること、ならびにベース電
極１１がベース層５表面、ベース層５側面、および高抵
抗ＩｎＡｌＡｓ寄生エミッタ領域９表面にまたがって形
成されていることである。以下、図１７から図２６を参
照して、図１６に示したコレクタトップＨＢＴの製造方
法を説明する。エピタキシャル成長においては、実施例
１の高ドープＧａＡｓＳｂ層の代わりに高ドープＩｎＧ
ａＡｓベース層５を用いる以外は、実施例１と同様であ
る。また、コレクタ電極の堆積からコレクタメサの形成
までも実施例１と同様なため、記述を省略する。図１７
はコレクタメサ形成後、熱分解化学的気相堆積法を用い
て、３９０℃にてＳｉＯ２膜（膜厚４００ｎｍ）を堆積
し、Ｃ２Ｆ６およびＣＨＦ３を用いたドライエッチング
によりＳｉＯ２側壁１６を形成し、コレクタ電極８およ
びＳｉＯ２側壁１６をマスクに、リン酸、過酸化水素、
水の混合液を用いたウエットエッチングによりベース層
５をエッチングした状態を示している。その後、コレク
タ電極８およびＳｉＯ２側壁１６をマスクに、硼素イオ
ン１７を加速エネルギー５０ｋｅＶ、入射角０度、ドー
ス量２ｘ１０１２ｃｍ−２の条件で、室温にて打ち込ん
だ。この際、イオン打ち込みにより形成された結晶欠陥
は横方向に拡散し、高抵抗ＩｎＡｌＡｓ寄生エミッタ領
域９は横方向に拡がった（図１９）。この拡がり幅はそ
の後の製造工程における熱工程でさらに拡がり、素子作
製工程完了後、コレクタ電流のコレクタメササイズ依存
性から０．３μｍから０．５μｍ程度と見積もられた。
なお、実施例１同様、ｎ型ＩｎＧａＡｓ寄生サブエミッ
タ領域１０も高抵抗ＩｎＡｌＡｓ寄生エミッタ領域９と
同様に横方向へ広がるものの、ＩｎＧａＡｓはイオン打
ち込みによっては高抵抗化されず、導電型はｎ型が維持
されるため、ｎ型ＩｎＧａＡｓ寄生サブエミッタ領域１
０のＨＢＴ動作への問題は全くなかった。その後、フッ
酸水溶液を用いて、ＳｉＯ２側壁１６を除去し（図１
９）、電子ビーム蒸着を用いたリフトオフ法により、ベ
ース電極Ｐｔ（２０ｎｍ）／Ｔｉ（５０ｎｍ）／Ｐｔ
（５０ｎｍ）／Ａｕ（２００ｎｍ）／Ｍｏ（２０ｎｍ）
１１をベース層５表面、ベース層５側面、および高抵抗
ＩｎＡｌＡｓ寄生エミッタ領域９表面にまたがって形成
した（図２０）。次に、ホトリソグラフィーならびにリ
ン酸、過酸化水素、水の混合液を用いたウエットエッチ
ングを用いて素子間分離領域１８のサブエミッタ層３を
除去し、バッファ層２表面を露出させた（図２１）。そ
の後、プラズマ励起化学的気相堆積法により、２５０ｏ
ＣにてＳｉＯ２膜（膜厚０．５μｍ）１３を堆積し、ベ
ース電極と配線を接続するベースコンタクト孔の形成、
第１層配線金属となるＭｏ（膜厚０．１５μｍ）／Ａｕ
（膜厚０．８μｍ）／Ｍｏ（膜厚０．１５μｍの全面堆
積、ホトリソグラフィーおよびアルゴン・イオン・ミリ
ングによるベース配線を行った（ベース配線は紙面に直
行し、ＨＢＴ寄生領域に存在するため、図示せず）。そ
して再び、プラズマ励起化学的気相堆積法により、２５
０ｏＣにてＳｉＯ２膜（膜厚０．５μｍ）１３を堆積
し、コレクタ電極８と配線を接続するコレクタコンタク
ト孔２０を形成した（図２２）。引き続き、第２層配線
金属となるＭｏ（膜厚０．１５μｍ）／Ａｕ（膜厚０．
８μｍ）を全面堆積し、ホトリソグラフィーおよびアル
ゴン・イオン・ミリングによりコレクタ配線１４を形成
した（図２３）。その後、ウエハ表面に接着剤２１を塗
布し、ガラス基板２２上に貼り付けた（図２４）。そし
て、接着剤を１２０ｏＣの加熱により硬化させた後、Ｇ
ａＡｓ基板１を８０μｍにまで薄層化した。続いて、ホ
トリソグラフィーならびにＳＦ６とＳｉＣｌ４の混合ガ
スを用いたドライエッチングにより、ＨＢＴ真性領域を
含む領域のＧａＡｓ基板を除去した。この際、ドライエ
ッチングはＩｎＧａＰバッファ層２の下面で停止した。
その後、塩酸水溶液を用いて、ＩｎＧａＰバッファ層２
を除去し、ＩｎＧａＡｓサブエミッタ層３下面を露出さ
せた（図２６）。最後に、基板裏面全面にＴｉ（膜厚５
０ｎｍ）／Ｐｔ（膜厚５０ｎｍ）／Ａｕ（膜厚２００ｎ
ｍ）をスパッタ堆積し、Ａｕメッキ（膜厚３μｍ）によ
り裏面エミッタ電極１５を堆積させ（図２６）、接着剤
２１を除去してコレクタトップＨＢＴ（図１６）を作製
した。本実施例によれば、ベース層がＩｎＧａＡｓから
なるＶＢＥ＝０．７ＶのＨＢＴの基板として安価で、大
口径化可能なＧａＡｓを用い、格子不整合に起因した転
位を吸収するバッファ層を介在させた上で、トランジス
タ動作に係るＨＢＴの真性領域直下に熱抵抗の高いＧａ
Ａｓ基板ならびにバッファ層が存在しないようにしたこ
とに加え、ＨＢＴをコレクタトップ構造とし、トランジ
スタ動作に寄与する真性エミッタがＩｎＡｌＡｓ、トラ
ンジスタ動作に寄与しない寄生エミッタがＨｅ、Ｂ、
Ｏ、Ｆのうち少なくとも１種類の元素を含むＩｎＡｌＡ
ｓであるようにした上で、該ＨＢＴのエミッタ電極を該
ＨＢＴの裏面に形成するようにしたことにより、電源電
圧２Ｖ以下で動作可能かつ、電力変換効率の高い電力増
幅器に適したＨＢＴ、ならびにそを用いた半導体装置
を、信頼性の問題なしに、低コストで提供できる効果が
ある。なお、本実施例ではベース層５にＩｎＧａＡｓを
用いたが、実施例１に示したＧａＡｓＳｂを用いても同
様に実施できるのはもちろんである。
たコレクタトップＨＢＴを用いた半導体装置の縦断面構
造図である。実施例１に示したコレクタトップＨＢＴ
（図１）との相違は、ベース層５が高ドープｐ型ＩｎＧ
ａＡｓ（ＩｎＡｓモル比０．５、Ｃ濃度３ｘ１０１９ｃ
ｍ−３、膜厚７０ｎｍ）であること、ならびにベース電
極１１がベース層５表面、ベース層５側面、および高抵
抗ＩｎＡｌＡｓ寄生エミッタ領域９表面にまたがって形
成されていることである。以下、図１７から図２６を参
照して、図１６に示したコレクタトップＨＢＴの製造方
法を説明する。エピタキシャル成長においては、実施例
１の高ドープＧａＡｓＳｂ層の代わりに高ドープＩｎＧ
ａＡｓベース層５を用いる以外は、実施例１と同様であ
る。また、コレクタ電極の堆積からコレクタメサの形成
までも実施例１と同様なため、記述を省略する。図１７
はコレクタメサ形成後、熱分解化学的気相堆積法を用い
て、３９０℃にてＳｉＯ２膜（膜厚４００ｎｍ）を堆積
し、Ｃ２Ｆ６およびＣＨＦ３を用いたドライエッチング
によりＳｉＯ２側壁１６を形成し、コレクタ電極８およ
びＳｉＯ２側壁１６をマスクに、リン酸、過酸化水素、
水の混合液を用いたウエットエッチングによりベース層
５をエッチングした状態を示している。その後、コレク
タ電極８およびＳｉＯ２側壁１６をマスクに、硼素イオ
ン１７を加速エネルギー５０ｋｅＶ、入射角０度、ドー
ス量２ｘ１０１２ｃｍ−２の条件で、室温にて打ち込ん
だ。この際、イオン打ち込みにより形成された結晶欠陥
は横方向に拡散し、高抵抗ＩｎＡｌＡｓ寄生エミッタ領
域９は横方向に拡がった（図１９）。この拡がり幅はそ
の後の製造工程における熱工程でさらに拡がり、素子作
製工程完了後、コレクタ電流のコレクタメササイズ依存
性から０．３μｍから０．５μｍ程度と見積もられた。
なお、実施例１同様、ｎ型ＩｎＧａＡｓ寄生サブエミッ
タ領域１０も高抵抗ＩｎＡｌＡｓ寄生エミッタ領域９と
同様に横方向へ広がるものの、ＩｎＧａＡｓはイオン打
ち込みによっては高抵抗化されず、導電型はｎ型が維持
されるため、ｎ型ＩｎＧａＡｓ寄生サブエミッタ領域１
０のＨＢＴ動作への問題は全くなかった。その後、フッ
酸水溶液を用いて、ＳｉＯ２側壁１６を除去し（図１
９）、電子ビーム蒸着を用いたリフトオフ法により、ベ
ース電極Ｐｔ（２０ｎｍ）／Ｔｉ（５０ｎｍ）／Ｐｔ
（５０ｎｍ）／Ａｕ（２００ｎｍ）／Ｍｏ（２０ｎｍ）
１１をベース層５表面、ベース層５側面、および高抵抗
ＩｎＡｌＡｓ寄生エミッタ領域９表面にまたがって形成
した（図２０）。次に、ホトリソグラフィーならびにリ
ン酸、過酸化水素、水の混合液を用いたウエットエッチ
ングを用いて素子間分離領域１８のサブエミッタ層３を
除去し、バッファ層２表面を露出させた（図２１）。そ
の後、プラズマ励起化学的気相堆積法により、２５０ｏ
ＣにてＳｉＯ２膜（膜厚０．５μｍ）１３を堆積し、ベ
ース電極と配線を接続するベースコンタクト孔の形成、
第１層配線金属となるＭｏ（膜厚０．１５μｍ）／Ａｕ
（膜厚０．８μｍ）／Ｍｏ（膜厚０．１５μｍの全面堆
積、ホトリソグラフィーおよびアルゴン・イオン・ミリ
ングによるベース配線を行った（ベース配線は紙面に直
行し、ＨＢＴ寄生領域に存在するため、図示せず）。そ
して再び、プラズマ励起化学的気相堆積法により、２５
０ｏＣにてＳｉＯ２膜（膜厚０．５μｍ）１３を堆積
し、コレクタ電極８と配線を接続するコレクタコンタク
ト孔２０を形成した（図２２）。引き続き、第２層配線
金属となるＭｏ（膜厚０．１５μｍ）／Ａｕ（膜厚０．
８μｍ）を全面堆積し、ホトリソグラフィーおよびアル
ゴン・イオン・ミリングによりコレクタ配線１４を形成
した（図２３）。その後、ウエハ表面に接着剤２１を塗
布し、ガラス基板２２上に貼り付けた（図２４）。そし
て、接着剤を１２０ｏＣの加熱により硬化させた後、Ｇ
ａＡｓ基板１を８０μｍにまで薄層化した。続いて、ホ
トリソグラフィーならびにＳＦ６とＳｉＣｌ４の混合ガ
スを用いたドライエッチングにより、ＨＢＴ真性領域を
含む領域のＧａＡｓ基板を除去した。この際、ドライエ
ッチングはＩｎＧａＰバッファ層２の下面で停止した。
その後、塩酸水溶液を用いて、ＩｎＧａＰバッファ層２
を除去し、ＩｎＧａＡｓサブエミッタ層３下面を露出さ
せた（図２６）。最後に、基板裏面全面にＴｉ（膜厚５
０ｎｍ）／Ｐｔ（膜厚５０ｎｍ）／Ａｕ（膜厚２００ｎ
ｍ）をスパッタ堆積し、Ａｕメッキ（膜厚３μｍ）によ
り裏面エミッタ電極１５を堆積させ（図２６）、接着剤
２１を除去してコレクタトップＨＢＴ（図１６）を作製
した。本実施例によれば、ベース層がＩｎＧａＡｓから
なるＶＢＥ＝０．７ＶのＨＢＴの基板として安価で、大
口径化可能なＧａＡｓを用い、格子不整合に起因した転
位を吸収するバッファ層を介在させた上で、トランジス
タ動作に係るＨＢＴの真性領域直下に熱抵抗の高いＧａ
Ａｓ基板ならびにバッファ層が存在しないようにしたこ
とに加え、ＨＢＴをコレクタトップ構造とし、トランジ
スタ動作に寄与する真性エミッタがＩｎＡｌＡｓ、トラ
ンジスタ動作に寄与しない寄生エミッタがＨｅ、Ｂ、
Ｏ、Ｆのうち少なくとも１種類の元素を含むＩｎＡｌＡ
ｓであるようにした上で、該ＨＢＴのエミッタ電極を該
ＨＢＴの裏面に形成するようにしたことにより、電源電
圧２Ｖ以下で動作可能かつ、電力変換効率の高い電力増
幅器に適したＨＢＴ、ならびにそを用いた半導体装置
を、信頼性の問題なしに、低コストで提供できる効果が
ある。なお、本実施例ではベース層５にＩｎＧａＡｓを
用いたが、実施例１に示したＧａＡｓＳｂを用いても同
様に実施できるのはもちろんである。
【００１６】実施例３ 以下、本発明の第３の実施例である電力増幅器モジュー
ルについて図２８、図３０−図３２を用いて説明する。
ルについて図２８、図３０−図３２を用いて説明する。
【００１７】図２８、図３０、図３１は本実施例の電力
増幅器に用いたＭＭＩＣの縦断面構造図である。図２８
は実施例１で示したコレクタトップＨＢＴと容量素子２
７、抵抗素子２８を集積化した状態を示す。また、図３
０は実施例１で示したコレクタトップＨＢＴとインダク
タンス素子３５、ショットキーダイオード３６を集積し
た状態を示す。さらに、図３１は実施例１に示したコレ
クタトップＨＢＴとエミッタトップＨＢＴ４０とを集積
した状態を示す。ＭＭＩＣとしては上記能動素子および
受動素子の全てまたは一部を同一基板上に有している。
例えば、図２９に示した回路図の場合、ＨＢＴのＱ１、
Ｑ２にはコレクタトップＨＢＴを、Ｑ３、Ｑ４にはエミ
ッタトップＨＢＴを用いて実施する。また、図２９のシ
ョットキーダイオードＳ１からＳ８にショットキーダイ
オード３６を用いるのが電力増幅器モジュールを小型化
する上で望ましいが、Ｓ１からＳ８とトランジスタＱ３
およびＱ４を、ＳｉショットキーダイオードおよびＳｉ
バイポーラトランジスタ、ＳｉＧｅショットキーダイオ
ードおよびＳｉＧｅＨＢＴなど、上記コレクタトップＨ
ＢＴと異なる材料系チップとして作製し、電力増幅器を
構成するＱ１およびＱ２のＭＭＩＣチップから分けても
よい。容量素子２７は上部電極２９、ＳｉＯ２／Ｓｉ３
Ｎ４／ＳｉＯ２積層膜３０、下部電極３１からなる。抵
抗素子２８はＷＳｉＮ抵抗膜３２と第１層配線３３から
なる。インダクタンス素子３５は第１層配線３３と第２
層配線３５からなる。ショットキーダイオード３６はコ
レクタトップＨＢＴのＧａＡｓＳｂ（またはＩｎＧａＡ
ｓ）ベース層５、ＩｎＡｌＡｓエミッタ層４、およびＩ
ｎＧａＡｓサブエミッタ層３を用い、ｎ型電極３８とｐ
型電極３９をそれぞれサブエミッタ層３およびベース層
５に形成してなる。また、エミッタトップＨＢＴはコレ
クタトップＨＢＴ用エピタキシャル成長層のコレクタ層
をエミッタ層、エミッタ層をコレクタ層、サブエミッタ
層をサブコレクタ層に用いている。そして、コレクタト
ップＨＢＴのキャップ層上に形成したＷＳｉコレクタ電
極８をエミッタトップＨＢＴのエミッタ電極として用
い、コレクタ電極３８はショットキーダイオードのｎ型
電極と同時に、サブエミッタ層３（エミッタトップＨＢ
Ｔの場合のサブコレクタ層）上に、リフトオフ法を用い
てＴｉ（膜厚５０ｎｍ）／Ｐｔ（膜厚５０ｎｍ）／Ａｕ
（膜厚２００ｎｍ）により形成している。図３２に示す
電力増幅器モジュールのパッケージには比誘電率が８の
低温焼成ガラスセラミックス基板を用いた。１０１は金
属キャップ、１０２はチップ部品である。１０３は電送
線路で、ＡｇとＰｔの積層膜を厚膜スクリーン印刷によ
り形成している。１０５は上述のＭＭＩＣで、その裏面
はＡｇペーストによりグランド層１０８に電気的に接続
されている。１０５の表面に配置された入出力用電極パ
ッドはワイヤボンディング１０４によりチップ外へ引き
出されている。１０６はサーマルビア、１０７および１
０９は１０８と同じグランド層である。本実施例によれ
ば、電力増幅器モジュール用ＭＭＩＣに電源電圧２Ｖ以
下で動作可能で、かつ高信頼・低コストなＨＢＴを用い
る結果、電源電圧２Ｖ以下で動作で、電力変換効率の高
い電力増幅器を、信頼性の問題なしに、低コストで提供
できる効果がある。
増幅器に用いたＭＭＩＣの縦断面構造図である。図２８
は実施例１で示したコレクタトップＨＢＴと容量素子２
７、抵抗素子２８を集積化した状態を示す。また、図３
０は実施例１で示したコレクタトップＨＢＴとインダク
タンス素子３５、ショットキーダイオード３６を集積し
た状態を示す。さらに、図３１は実施例１に示したコレ
クタトップＨＢＴとエミッタトップＨＢＴ４０とを集積
した状態を示す。ＭＭＩＣとしては上記能動素子および
受動素子の全てまたは一部を同一基板上に有している。
例えば、図２９に示した回路図の場合、ＨＢＴのＱ１、
Ｑ２にはコレクタトップＨＢＴを、Ｑ３、Ｑ４にはエミ
ッタトップＨＢＴを用いて実施する。また、図２９のシ
ョットキーダイオードＳ１からＳ８にショットキーダイ
オード３６を用いるのが電力増幅器モジュールを小型化
する上で望ましいが、Ｓ１からＳ８とトランジスタＱ３
およびＱ４を、ＳｉショットキーダイオードおよびＳｉ
バイポーラトランジスタ、ＳｉＧｅショットキーダイオ
ードおよびＳｉＧｅＨＢＴなど、上記コレクタトップＨ
ＢＴと異なる材料系チップとして作製し、電力増幅器を
構成するＱ１およびＱ２のＭＭＩＣチップから分けても
よい。容量素子２７は上部電極２９、ＳｉＯ２／Ｓｉ３
Ｎ４／ＳｉＯ２積層膜３０、下部電極３１からなる。抵
抗素子２８はＷＳｉＮ抵抗膜３２と第１層配線３３から
なる。インダクタンス素子３５は第１層配線３３と第２
層配線３５からなる。ショットキーダイオード３６はコ
レクタトップＨＢＴのＧａＡｓＳｂ（またはＩｎＧａＡ
ｓ）ベース層５、ＩｎＡｌＡｓエミッタ層４、およびＩ
ｎＧａＡｓサブエミッタ層３を用い、ｎ型電極３８とｐ
型電極３９をそれぞれサブエミッタ層３およびベース層
５に形成してなる。また、エミッタトップＨＢＴはコレ
クタトップＨＢＴ用エピタキシャル成長層のコレクタ層
をエミッタ層、エミッタ層をコレクタ層、サブエミッタ
層をサブコレクタ層に用いている。そして、コレクタト
ップＨＢＴのキャップ層上に形成したＷＳｉコレクタ電
極８をエミッタトップＨＢＴのエミッタ電極として用
い、コレクタ電極３８はショットキーダイオードのｎ型
電極と同時に、サブエミッタ層３（エミッタトップＨＢ
Ｔの場合のサブコレクタ層）上に、リフトオフ法を用い
てＴｉ（膜厚５０ｎｍ）／Ｐｔ（膜厚５０ｎｍ）／Ａｕ
（膜厚２００ｎｍ）により形成している。図３２に示す
電力増幅器モジュールのパッケージには比誘電率が８の
低温焼成ガラスセラミックス基板を用いた。１０１は金
属キャップ、１０２はチップ部品である。１０３は電送
線路で、ＡｇとＰｔの積層膜を厚膜スクリーン印刷によ
り形成している。１０５は上述のＭＭＩＣで、その裏面
はＡｇペーストによりグランド層１０８に電気的に接続
されている。１０５の表面に配置された入出力用電極パ
ッドはワイヤボンディング１０４によりチップ外へ引き
出されている。１０６はサーマルビア、１０７および１
０９は１０８と同じグランド層である。本実施例によれ
ば、電力増幅器モジュール用ＭＭＩＣに電源電圧２Ｖ以
下で動作可能で、かつ高信頼・低コストなＨＢＴを用い
る結果、電源電圧２Ｖ以下で動作で、電力変換効率の高
い電力増幅器を、信頼性の問題なしに、低コストで提供
できる効果がある。
【００１８】
【発明の効果】本発明によれば、電源電圧２Ｖ以下で動
作可能なＨＢＴを用いた半導体装置を、信頼性良く、低
コストで提供でき、電力変換効率の高い電力増幅器が提
供できる。
作可能なＨＢＴを用いた半導体装置を、信頼性良く、低
コストで提供でき、電力変換効率の高い電力増幅器が提
供できる。
【図１】本発明の第１の実施例である半導体装置に用い
たコレクタトップＨＢＴの縦断面構造図である。
たコレクタトップＨＢＴの縦断面構造図である。
【図２】本発明の第１の実施例である半導体装置に用い
たコレクタトップＨＢＴの製造工程の説明図である。
たコレクタトップＨＢＴの製造工程の説明図である。
【図３】本発明の第１の実施例である半導体装置に用い
たコレクタトップＨＢＴの製造工程の説明図である。
たコレクタトップＨＢＴの製造工程の説明図である。
【図４】本発明の第１の実施例である半導体装置に用い
たコレクタトップＨＢＴの製造工程の説明図である。
たコレクタトップＨＢＴの製造工程の説明図である。
【図５】本発明の第１の実施例である半導体装置に用い
たコレクタトップＨＢＴの製造工程の説明図である。
たコレクタトップＨＢＴの製造工程の説明図である。
【図６】本発明の第１の実施例である半導体装置に用い
たコレクタトップＨＢＴの製造工程の説明図である。
たコレクタトップＨＢＴの製造工程の説明図である。
【図７】本発明の第１の実施例である半導体装置に用い
たコレクタトップＨＢＴの製造工程の説明図である。
たコレクタトップＨＢＴの製造工程の説明図である。
【図８】本発明の第１の実施例である半導体装置に用い
たコレクタトップＨＢＴの製造工程の説明図である。
たコレクタトップＨＢＴの製造工程の説明図である。
【図９】本発明の第１の実施例である半導体装置に用い
たコレクタトップＨＢＴの製造工程の説明図である。
たコレクタトップＨＢＴの製造工程の説明図である。
【図１０】本発明の第１の実施例である半導体装置に用
いたコレクタトップＨＢＴの製造工程の説明図である。
いたコレクタトップＨＢＴの製造工程の説明図である。
【図１１】本発明の第１の実施例である半導体装置に用
いたコレクタトップＨＢＴの製造工程の説明図である。
いたコレクタトップＨＢＴの製造工程の説明図である。
【図１２】本発明の第１の実施例である半導体装置に用
いたコレクタトップＨＢＴの製造工程の説明図である。
いたコレクタトップＨＢＴの製造工程の説明図である。
【図１３】本発明の第１の実施例である半導体装置に用
いたコレクタトップＨＢＴの製造工程の説明図である。
いたコレクタトップＨＢＴの製造工程の説明図である。
【図１４】本発明の第１の実施例である半導体装置に用
いたコレクタトップＨＢＴの製造工程の説明図である。
いたコレクタトップＨＢＴの製造工程の説明図である。
【図１５】本発明の第１の実施例である半導体装置に用
いたコレクタトップＨＢＴの製造工程の説明図である。
いたコレクタトップＨＢＴの製造工程の説明図である。
【図１６】本発明の第２の実施例である半導体装置に用
いたコレクタトップＨＢＴの縦断面構造図である。
いたコレクタトップＨＢＴの縦断面構造図である。
【図１７】本発明の第２の実施例である半導体装置に用
いたコレクタトップＨＢＴの製造工程の説明図である。
いたコレクタトップＨＢＴの製造工程の説明図である。
【図１８】本発明の第２の実施例である半導体装置に用
いたコレクタトップＨＢＴの製造工程の説明図である。
いたコレクタトップＨＢＴの製造工程の説明図である。
【図１９】本発明の第２の実施例である半導体装置に用
いたコレクタトップＨＢＴの製造工程の説明図である。
いたコレクタトップＨＢＴの製造工程の説明図である。
【図２０】本発明の第２の実施例である半導体装置に用
いたコレクタトップＨＢＴの製造工程の説明図である。
いたコレクタトップＨＢＴの製造工程の説明図である。
【図２１】本発明の第２の実施例である半導体装置に用
いたコレクタトップＨＢＴの製造工程の説明図である。
いたコレクタトップＨＢＴの製造工程の説明図である。
【図２２】本発明の第２の実施例である半導体装置に用
いたコレクタトップＨＢＴの製造工程の説明図である。
いたコレクタトップＨＢＴの製造工程の説明図である。
【図２３】本発明の第２の実施例である半導体装置に用
いたコレクタトップＨＢＴの製造工程の説明図である。
いたコレクタトップＨＢＴの製造工程の説明図である。
【図２４】本発明の第２の実施例である半導体装置に用
いたコレクタトップＨＢＴの製造工程の説明図である。
いたコレクタトップＨＢＴの製造工程の説明図である。
【図２５】本発明の第２の実施例である半導体装置に用
いたコレクタトップＨＢＴの製造工程の説明図である。
いたコレクタトップＨＢＴの製造工程の説明図である。
【図２６】本発明の第２の実施例である半導体装置に用
いたコレクタトップＨＢＴの製造工程の説明図である。
いたコレクタトップＨＢＴの製造工程の説明図である。
【図２７】従来技術である半導体装置に用いたエミッタ
トップＨＢＴの縦断面構造図である。
トップＨＢＴの縦断面構造図である。
【図２８】本発明の第３の実施例である電力増幅器モジ
ュール用ＭＭＩＣにおけるコレクタトップＨＢＴ、容量
素子、抵抗素子の集積化を示した縦断面構造図である。
ュール用ＭＭＩＣにおけるコレクタトップＨＢＴ、容量
素子、抵抗素子の集積化を示した縦断面構造図である。
【図２９】ＨＢＴ２段とバイアス回路からなる電力増幅
器の回路図である。
器の回路図である。
【図３０】本発明の第３の実施例である電力増幅器モジ
ュール用ＭＭＩＣにおけるコレクタトップＨＢＴ、イン
ダクタンス素子、ショットキーダイオードの集積化を示
した縦断面構造図である。
ュール用ＭＭＩＣにおけるコレクタトップＨＢＴ、イン
ダクタンス素子、ショットキーダイオードの集積化を示
した縦断面構造図である。
【図３１】本発明の第３の実施例である電力増幅器モジ
ュール用ＭＭＩＣにおけるコレクタトップＨＢＴとエミ
ッタトップＨＢＴの集積化を示した縦断面構造図であ
る。
ュール用ＭＭＩＣにおけるコレクタトップＨＢＴとエミ
ッタトップＨＢＴの集積化を示した縦断面構造図であ
る。
【図３２】本発明の第３の実施例である電力増幅器モジ
ュールの縦断面構造図である。
ュールの縦断面構造図である。
【図３３】本発明の第１の実施例であるコレクタトップ
ＨＢＴのエミッタ接地電流−電圧特性である。
ＨＢＴのエミッタ接地電流−電圧特性である。
１…半導体基板、２…バッファ層、３…サブエミッタ
層、４…エミッタ層、５…ベース層、６…コレクタ層、
７…キャップ層、８…コレクタ電極、９…高抵抗寄生エ
ミッタ領域、１０…寄生サブエミッタ領域、１１…ベー
ス電極、１３…絶縁膜、１４…配線、１５…裏面エミッ
タ電極、１６…絶縁膜側壁、１７…硼素イオン、１８…
素子間分離領域、２０…コレクタコンタクト孔、２３…
コレクタ層、２４…エミッタ層、２５…コレクタ電極、
２７…容量素子、２８…抵抗素子、２９…容量上部電
極、３０…絶縁膜、３１…容量下部電極、３２…抵抗
膜、３３…配線、３５…インダクタンス素子、３６…シ
ョットキーダイオード、３７…配線、３８…ｎ型電極、
３９…ｐ型電極、４０…エミッタ電極、１０１…金属キ
ャップ、１０２…チップ部品、１０３…伝送線路、１０
４…ボンディングワイヤ、１０５…モノリシック・マイ
クロ波集積回路、１０６…サーマルビア、１０７、１０
８、１０９…グランド層、１１０…バイアス線路。
層、４…エミッタ層、５…ベース層、６…コレクタ層、
７…キャップ層、８…コレクタ電極、９…高抵抗寄生エ
ミッタ領域、１０…寄生サブエミッタ領域、１１…ベー
ス電極、１３…絶縁膜、１４…配線、１５…裏面エミッ
タ電極、１６…絶縁膜側壁、１７…硼素イオン、１８…
素子間分離領域、２０…コレクタコンタクト孔、２３…
コレクタ層、２４…エミッタ層、２５…コレクタ電極、
２７…容量素子、２８…抵抗素子、２９…容量上部電
極、３０…絶縁膜、３１…容量下部電極、３２…抵抗
膜、３３…配線、３５…インダクタンス素子、３６…シ
ョットキーダイオード、３７…配線、３８…ｎ型電極、
３９…ｐ型電極、４０…エミッタ電極、１０１…金属キ
ャップ、１０２…チップ部品、１０３…伝送線路、１０
４…ボンディングワイヤ、１０５…モノリシック・マイ
クロ波集積回路、１０６…サーマルビア、１０７、１０
８、１０９…グランド層、１１０…バイアス線路。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 大部 功 東京都国分寺市東恋ケ窪一丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 山下 喜市 東京都国分寺市東恋ケ窪一丁目280番地 株式会社日立製作所中央研究所内 Ｆターム(参考） 5F003 BA01 BA29 BA92 BB05 BB06 BC05 BC90 BE90 BF06 BG06 BH08 BH16 BJ18 BJ93 BJ99 BM03 BN02 BP11 BP14 BP31 BP32 BS08 5F082 AA04 AA08 BA04 BA05 BA26 BA35 BA47 BC03 BC12 BC13 BC14 BC15 CA02 CA03 DA03 DA06 EA13 EA14 EA22 FA20
Claims (11)
- 【請求項１】ベース層がＧａＡｓＳｂまたはＩｎＧａＡ
ｓからなる複数のヘテロ接合バイポーラトランジスタ、
ＧａＡｓ基板、ならびに該ベース層と該基板との間に介
在するバッファ層を有する半導体装置であって、該複数
のヘテロ接合バイポーラトランジスタの一部または全て
の真性領域直下の該基板および該バッファ層を無くした
ことを特徴とする半導体装置。 - 【請求項２】上記複数のヘテロ接合バイポーラトランジ
スタの一部または全てはコレクタトップ構造を有し、真
性エミッタがＩｎＡｌＡｓ、寄生エミッタがＨｅ、Ｂ、
Ｏ、Ｆのうち少なくとも１種類の元素を含むＩｎＡｌＡ
ｓであり、該複数のヘテロ接合バイポーラトランジスタ
の一部または全ての真性領域直下にエミッタ電極を設け
たことを特徴とする請求項１記載の半導体装置。 - 【請求項３】ベース電極がベース層表面、ベース層側
面、および寄生エミッタ領域表面にまたがって形成され
ていることを特徴とする請求項１記載の半導体装置。 - 【請求項４】請求項１から３までのいずれかに記載の半
導体装置を用いて作製されたモノリシック・マイクロ波
集積回路を用いたことを特徴とする電力増幅器。 - 【請求項５】上記モノリシック・マイクロ波集積回路が
上記請求項１から３までのいずれかに記載の半導体装置
と、容量素子と、抵抗素子を有することを特徴とする請
求項４記載の電力増幅器。 - 【請求項６】上記モノリシック・マイクロ波集積回路が
上記請求項１から３までのいずれかに記載の半導体装置
と、インダクタンス素子と、ショットキーダイオードを
有することを特徴とする請求項４記載の電力増幅器。 - 【請求項７】上記モノリシック・マイクロ波集積回路が
上記請求項１から３までのいずれかに記載の半導体装置
と、エミッタトップ構造を有するヘテロ接合バイポーラ
トランジスタを有することを特徴とする請求項４記載の
電力増幅器。 - 【請求項８】エミッタ接地電流−電圧特性におけるコレ
クタ電流密度２ｘ１０４Ａ／ｃｍ２でのコレクタ−エミ
ッタ間電圧が０．１２Ｖ以下であるヘテロ接合バイポー
ラトランジスタを用いたことを特徴とする半導体装置。 - 【請求項９】請求項８記載の半導体装置を用いて作製さ
れたモノリシック・マイクロ波集積回路を用いたことを
特徴とする電力増幅器。 - 【請求項１０】ベース層がＧａＡｓＳｂまたはＩｎＧａ
Ａｓからなる複数のヘテロ接合バイポーラトランジス
タ、ＧａＡｓ基板、ならびに該ベース層と該基板との間
に介在するバッファ層を有する半導体装置の製造方法で
あって、ホトリソグラフィーならびにドライエッチング
により該複数のヘテロ接合バイポーラトランジスタの真
性領域を含む領域の該ＧａＡｓ基板を除去し、その後、
該バッファ層を除去する工程を有することを特徴とする
半導体装置の製造方法。 - 【請求項１１】上記工程の最後に基板裏面全面にエミッ
タ電極を設けたことを特徴とする半導体装置の製造方
法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001121973A JP2002319589A (ja) | 2001-04-20 | 2001-04-20 | 半導体装置およびこれを用いた電力増幅器 |
| TW091105857A TW538543B (en) | 2001-04-20 | 2002-03-26 | Semiconductor device and power amplifier using the same |
| US10/120,505 US6696711B2 (en) | 2001-04-20 | 2002-04-12 | Semiconductor device and power amplifier using the same |
| US10/750,772 US7001819B2 (en) | 2001-04-20 | 2004-01-05 | Semiconductor device and power amplifier using the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001121973A JP2002319589A (ja) | 2001-04-20 | 2001-04-20 | 半導体装置およびこれを用いた電力増幅器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002319589A true JP2002319589A (ja) | 2002-10-31 |
Family
ID=18971754
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001121973A Pending JP2002319589A (ja) | 2001-04-20 | 2001-04-20 | 半導体装置およびこれを用いた電力増幅器 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US6696711B2 (ja) |
| JP (1) | JP2002319589A (ja) |
| TW (1) | TW538543B (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006186235A (ja) * | 2004-12-28 | 2006-07-13 | Renesas Technology Corp | 半導体装置及びその製造方法 |
| JP2018533840A (ja) * | 2015-10-15 | 2018-11-15 | ヴィシェイ ジェネラル セミコンダクター，エルエルシーＶｉｓｈａｙ Ｇｅｎｅｒａｌ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ，Ｌｌｃ | 局所的な半導体ウエハの薄膜化 |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7345327B2 (en) * | 2000-11-27 | 2008-03-18 | Kopin Corporation | Bipolar transistor |
| US7095114B2 (en) * | 2001-05-30 | 2006-08-22 | Sharp Kabushiki Kaisha | Semiconductor device with via hole group generating high frequency electromagnetic bonding, manufacturing method thereof, and monolithic microwave integrated circuit |
| JP4015504B2 (ja) * | 2002-08-09 | 2007-11-28 | 株式会社ルネサステクノロジ | 半導体装置 |
| JP4216634B2 (ja) * | 2003-04-23 | 2009-01-28 | 株式会社日立製作所 | 半導体装置 |
| US20070158684A1 (en) * | 2003-06-13 | 2007-07-12 | Sumitomo Chemical Company, Limited | Compound semiconductor, method of producing the same, and compound semiconductor device |
| DE10330359B4 (de) * | 2003-07-01 | 2007-02-08 | Forschungsverbund Berlin E.V. | Verfahren zur Herstellung von InP-basierten Heterostruktur-Bipolartransistoren auf der Grundlage von III/V-Halbleitern |
| US6906359B2 (en) * | 2003-10-22 | 2005-06-14 | Skyworks Solutions, Inc. | BiFET including a FET having increased linearity and manufacturability |
| US7655529B1 (en) * | 2004-08-20 | 2010-02-02 | Hrl Laboratories, Llc | InP based heterojunction bipolar transistors with emitter-up and emitter-down profiles on a common wafer |
| JP2006165248A (ja) * | 2004-12-07 | 2006-06-22 | Renesas Technology Corp | 半導体装置およびその製造方法 |
| US7932541B2 (en) * | 2008-01-14 | 2011-04-26 | International Business Machines Corporation | High performance collector-up bipolar transistor |
| JP2010199558A (ja) * | 2009-01-27 | 2010-09-09 | Panasonic Corp | 半導体装置およびその製造方法 |
| JP2013026540A (ja) * | 2011-07-25 | 2013-02-04 | Renesas Electronics Corp | 半導体集積回路装置 |
| US9679869B2 (en) | 2011-09-02 | 2017-06-13 | Skyworks Solutions, Inc. | Transmission line for high performance radio frequency applications |
| KR101680511B1 (ko) * | 2012-06-14 | 2016-11-28 | 스카이워크스 솔루션즈, 인코포레이티드 | 계조를 갖는 쌍극성 트랜지스터 및 관련된 시스템, 장치, 및 방법을 포함하는 전력 증폭기 모듈 |
| US9530708B1 (en) | 2013-05-31 | 2016-12-27 | Hrl Laboratories, Llc | Flexible electronic circuit and method for manufacturing same |
| US9698701B2 (en) | 2015-06-01 | 2017-07-04 | Delta Electronics, Inc. | Power module packaging structure and method for manufacturing the same |
| US10319830B2 (en) * | 2017-01-24 | 2019-06-11 | Qualcomm Incorporated | Heterojunction bipolar transistor power amplifier with backside thermal heatsink |
| CN112531077B (zh) * | 2020-12-11 | 2022-07-29 | 中国电子科技集团公司第十八研究所 | 一种空间用柔性砷化镓太阳电池制备方法 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62177966A (ja) * | 1986-01-30 | 1987-08-04 | Nec Corp | ヘテロ接合バイポ−ラトランジスタ |
| JPH05121429A (ja) * | 1991-10-28 | 1993-05-18 | Sumitomo Electric Ind Ltd | ヘテロ接合バイポーラトランジスタの製造方法 |
| JPH05299433A (ja) * | 1992-04-24 | 1993-11-12 | Toshiba Corp | ヘテロ接合バイポーラトランジスタ |
| JPH065620A (ja) * | 1992-06-22 | 1994-01-14 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| JPH06151448A (ja) * | 1992-11-09 | 1994-05-31 | Hitachi Ltd | ヘテロ接合バイポーラトランジスタの製造方法 |
| JPH11330087A (ja) * | 1998-05-14 | 1999-11-30 | Nec Corp | ヘテロ接合バイポーラトランジスタ及びその製造方法 |
| JP2000349090A (ja) * | 1999-06-08 | 2000-12-15 | Murata Mfg Co Ltd | バイポーラトランジスタ、およびその製造方法 |
| JP2001077204A (ja) * | 1999-07-01 | 2001-03-23 | Nippon Telegr & Teleph Corp <Ntt> | 半導体集積回路とその製造方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5449930A (en) * | 1990-08-01 | 1995-09-12 | Zhou; Guo-Gang | High power, compound semiconductor device and fabrication process |
| JPH05129320A (ja) * | 1991-10-30 | 1993-05-25 | Rohm Co Ltd | 半導体装置及びその製造方法 |
| US5700701A (en) * | 1992-10-30 | 1997-12-23 | Texas Instruments Incorporated | Method for reducing junction capacitance and increasing current gain in collector-up bipolar transistors |
| US5485025A (en) * | 1994-12-02 | 1996-01-16 | Texas Instruments Incorporated | Depleted extrinsic emitter of collector-up heterojunction bipolar transistor |
| JP3874919B2 (ja) * | 1998-02-27 | 2007-01-31 | 富士通株式会社 | 化合物半導体装置 |
-
2001
- 2001-04-20 JP JP2001121973A patent/JP2002319589A/ja active Pending
-
2002
- 2002-03-26 TW TW091105857A patent/TW538543B/zh not_active IP Right Cessation
- 2002-04-12 US US10/120,505 patent/US6696711B2/en not_active Expired - Lifetime
-
2004
- 2004-01-05 US US10/750,772 patent/US7001819B2/en not_active Expired - Fee Related
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62177966A (ja) * | 1986-01-30 | 1987-08-04 | Nec Corp | ヘテロ接合バイポ−ラトランジスタ |
| JPH05121429A (ja) * | 1991-10-28 | 1993-05-18 | Sumitomo Electric Ind Ltd | ヘテロ接合バイポーラトランジスタの製造方法 |
| JPH05299433A (ja) * | 1992-04-24 | 1993-11-12 | Toshiba Corp | ヘテロ接合バイポーラトランジスタ |
| JPH065620A (ja) * | 1992-06-22 | 1994-01-14 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| JPH06151448A (ja) * | 1992-11-09 | 1994-05-31 | Hitachi Ltd | ヘテロ接合バイポーラトランジスタの製造方法 |
| JPH11330087A (ja) * | 1998-05-14 | 1999-11-30 | Nec Corp | ヘテロ接合バイポーラトランジスタ及びその製造方法 |
| JP2000349090A (ja) * | 1999-06-08 | 2000-12-15 | Murata Mfg Co Ltd | バイポーラトランジスタ、およびその製造方法 |
| JP2001077204A (ja) * | 1999-07-01 | 2001-03-23 | Nippon Telegr & Teleph Corp <Ntt> | 半導体集積回路とその製造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006186235A (ja) * | 2004-12-28 | 2006-07-13 | Renesas Technology Corp | 半導体装置及びその製造方法 |
| JP2018533840A (ja) * | 2015-10-15 | 2018-11-15 | ヴィシェイ ジェネラル セミコンダクター，エルエルシーＶｉｓｈａｙ Ｇｅｎｅｒａｌ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ，Ｌｌｃ | 局所的な半導体ウエハの薄膜化 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20020153534A1 (en) | 2002-10-24 |
| US20040140480A1 (en) | 2004-07-22 |
| US7001819B2 (en) | 2006-02-21 |
| TW538543B (en) | 2003-06-21 |
| US6696711B2 (en) | 2004-02-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002319589A (ja) | 半導体装置およびこれを用いた電力増幅器 | |
| US5298438A (en) | Method of reducing extrinsic base-collector capacitance in bipolar transistors | |
| JP4056226B2 (ja) | 半導体装置 | |
| JPH09102504A (ja) | 自己整列サブミクロンヘテロ接合バイポーラトランジスタおよびその製造方法 | |
| US5147775A (en) | Method of fabricating a high-frequency bipolar transistor | |
| TW200411927A (en) | Semiconductor device | |
| JPH05109750A (ja) | 半導体装置及びその製造方法 | |
| US5434091A (en) | Method for making collector up bipolar transistors having reducing junction capacitance and increasing current gain | |
| US5783966A (en) | Reducing junction capacitance and increasing current gain in collector-up bipolar transistors | |
| Hayama et al. | Submicrometer fully self-aligned AlGaAs/GaAs heterojunction bipolar transistor | |
| US6770919B2 (en) | Indium phosphide heterojunction bipolar transistor layer structure and method of making the same | |
| JPH05136159A (ja) | ヘテロ接合型バイポーラトランジスタ及びその製造方法 | |
| US7276744B2 (en) | Semiconductor device and method of manufacturing the same | |
| JP2003303827A (ja) | 半導体装置及びその製造方法 | |
| JP2623655B2 (ja) | バイポーラトランジスタおよびその製造方法 | |
| JP2808145B2 (ja) | 半導体装置 | |
| JPH11251328A (ja) | 化合物半導体装置 | |
| JP2000216256A (ja) | 半導体集積回路の製造方法 | |
| JPH09246280A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP3228431B2 (ja) | コレクタアップ構造ヘテロ接合バイポーラトランジスタの製造方法 | |
| Park et al. | Submicron self-aligned HBT's by selective emitter regrowth | |
| JP2595780B2 (ja) | 半導体装置およびその製造方法 | |
| Yan et al. | A self-aligned structure AlGaAs/GaAs HBT's using silicon nitride sidewall technique | |
| JP2526627B2 (ja) | バイポ―ラトランジスタ | |
| JPH11135516A (ja) | ヘテロ接合バイポーラトランジスタ及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040324 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041129 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060418 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070821 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071022 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20071022 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20071022 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080422 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080521 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20080630 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20080801 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100701 |