JP2000349090A - バイポーラトランジスタ、およびその製造方法 - Google Patents
バイポーラトランジスタ、およびその製造方法Info
- Publication number
- JP2000349090A JP2000349090A JP11161105A JP16110599A JP2000349090A JP 2000349090 A JP2000349090 A JP 2000349090A JP 11161105 A JP11161105 A JP 11161105A JP 16110599 A JP16110599 A JP 16110599A JP 2000349090 A JP2000349090 A JP 2000349090A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- base
- base layer
- bipolar transistor
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】
【課題】 素子サイズの増大やコストの上昇を招くこと
なく、ベース抵抗およびベース−コレクタ間容量が小さ
く高周波特性の優れたバイポーラトランジスタおよびそ
の製造方法を提供する。 【解決手段】 半導体基板上に形成されるメサ型のエピ
タキシャル成長層、ベース層、およびベース層上に形成
されるベース電極をこの順で有するバイポーラトランジ
スタにおいて、半導体基板を平面方向から見たときにエ
ピタキシャル成長層のメサ側面がベース層のメサ側面よ
りも内側に位置するとともに、前記ベース層の上面の少
なくとも一部、および前記ベース層のメサ側面の少なく
とも一部に接触してベース電極を形成する。
なく、ベース抵抗およびベース−コレクタ間容量が小さ
く高周波特性の優れたバイポーラトランジスタおよびそ
の製造方法を提供する。 【解決手段】 半導体基板上に形成されるメサ型のエピ
タキシャル成長層、ベース層、およびベース層上に形成
されるベース電極をこの順で有するバイポーラトランジ
スタにおいて、半導体基板を平面方向から見たときにエ
ピタキシャル成長層のメサ側面がベース層のメサ側面よ
りも内側に位置するとともに、前記ベース層の上面の少
なくとも一部、および前記ベース層のメサ側面の少なく
とも一部に接触してベース電極を形成する。
Description
【０００１】
【発明の属する技術分野】本発明は、バイポーラトラン
ジスタおよびその製造方法に関する。
ジスタおよびその製造方法に関する。
【０００２】
【従来の技術】従来のヘテロ接合型のバイポーラトラン
ジスタの製造方法を、図４（ａ）〜（ｃ）、図５（ｄ）
〜（ｅ）を参照して以下に示す。
ジスタの製造方法を、図４（ａ）〜（ｃ）、図５（ｄ）
〜（ｅ）を参照して以下に示す。
【０００３】まず、ＧａＡｓ基板１上にＳｉを５×１０
18ｃｍ-3ドープしたｎ型ＧａＡｓからなる厚さ０．５μ
ｍのコレクタコンタクト層２、Ｓｉを２×１０16ｃｍ-3
ドープしたｎ型ＧａＡｓからなる厚さ０．５μｍのコレ
クタ層３、Ｃを３×１０19ｃｍ-3ドープしたｐ型ＧａＡ
ｓからなる厚さ０．１μｍのベース層４、Ｓｉを５×１
０17ｃｍ-3ドープしたｎ型ＡｌＧａＡｓからなる厚さ
０．１μｍのエミッタ層５、ＩｎＧａＡｓ等からなる厚
さ０．２μｍのエミッタコンタクト層６を、それぞれＭ
ＯＣＶＤ法にて順次積層形成する（図４（ａ））。
18ｃｍ-3ドープしたｎ型ＧａＡｓからなる厚さ０．５μ
ｍのコレクタコンタクト層２、Ｓｉを２×１０16ｃｍ-3
ドープしたｎ型ＧａＡｓからなる厚さ０．５μｍのコレ
クタ層３、Ｃを３×１０19ｃｍ-3ドープしたｐ型ＧａＡ
ｓからなる厚さ０．１μｍのベース層４、Ｓｉを５×１
０17ｃｍ-3ドープしたｎ型ＡｌＧａＡｓからなる厚さ
０．１μｍのエミッタ層５、ＩｎＧａＡｓ等からなる厚
さ０．２μｍのエミッタコンタクト層６を、それぞれＭ
ＯＣＶＤ法にて順次積層形成する（図４（ａ））。
【０００４】次に、フォトリソグラフィーでパターニン
グしたレジスト７をマスクにして、エミッタコンタクト
層６およびエミッタ層５をリン酸系エッチャントにてエ
ッチングすることにより、幅約５μｍの順メサ型のエミ
ッタコンタクト層６ａ、エミッタ層５ａを形成し（図４
（ｂ））、その後レジスト７を剥離除去する。
グしたレジスト７をマスクにして、エミッタコンタクト
層６およびエミッタ層５をリン酸系エッチャントにてエ
ッチングすることにより、幅約５μｍの順メサ型のエミ
ッタコンタクト層６ａ、エミッタ層５ａを形成し（図４
（ｂ））、その後レジスト７を剥離除去する。
【０００５】さらに、フォトリソグラフィーでパターニ
ングしたレジスト８をマスクにして、ベース層４および
コレクタ層３をリン酸系エッチャントにてエッチングす
ることにより幅約１１μｍの順メサ型のベース層４ａお
よびコレクタ層３ａを形成し（図４（ｃ））、その後レ
ジスト８を剥離除去する。
ングしたレジスト８をマスクにして、ベース層４および
コレクタ層３をリン酸系エッチャントにてエッチングす
ることにより幅約１１μｍの順メサ型のベース層４ａお
よびコレクタ層３ａを形成し（図４（ｃ））、その後レ
ジスト８を剥離除去する。
【０００６】次いで、フォトリソグラフィーでパターニ
ングしたレジスト９をマスクにして、コレクタコンタク
ト層２をリン酸系エッチャントにてエッチングすること
により、幅約４０μｍの順メサ型のコレクタコンタクト
層２ａを形成し（図５（ｄ））、その後レジスト９を剥
離除去する。
ングしたレジスト９をマスクにして、コレクタコンタク
ト層２をリン酸系エッチャントにてエッチングすること
により、幅約４０μｍの順メサ型のコレクタコンタクト
層２ａを形成し（図５（ｄ））、その後レジスト９を剥
離除去する。
【０００７】最後に、リフトオフ法にて、幅約１０μｍ
のコレクタ電極１０ａ、１０ｂ、幅約２μｍのベース電
極１１ａ、１１ｂ、幅約４μｍのエミッタ電極１２を形
成する（図５（ｅ））。
のコレクタ電極１０ａ、１０ｂ、幅約２μｍのベース電
極１１ａ、１１ｂ、幅約４μｍのエミッタ電極１２を形
成する（図５（ｅ））。
【０００８】以上の工程により、コレクタ電極１０ａ、
１０ｂ、ベース電極１１ａ、１１ｂ、エミッタ電極１２
を有してなるヘテロ接合バイポーラトランジスタ１３が
得られる。このとき、ベース電極の内側端とエミッタ層
のメサ下面端との距離は約０．５μｍ、ベース電極の外
側端とベース層のメサ上面端との距離は約０．５μｍで
ある。
１０ｂ、ベース電極１１ａ、１１ｂ、エミッタ電極１２
を有してなるヘテロ接合バイポーラトランジスタ１３が
得られる。このとき、ベース電極の内側端とエミッタ層
のメサ下面端との距離は約０．５μｍ、ベース電極の外
側端とベース層のメサ上面端との距離は約０．５μｍで
ある。
【０００９】
【発明が解決しようとする課題】しかしながら、上述の
バイポーラトランジスタにおいては、ベース電極をベー
ス層の上面から（ベース層の）メサ側面がわにはみ出し
て形成すると、コレクタ層やコレクタコンタクト層と短
絡する恐れが強いため、ベース電極はベース層の上面の
み形成され、結果的にベース電極面積（平面投影面積）
が制限されベース抵抗を低減できず、高周波特性の向上
が困難であるという問題点を有していた。
バイポーラトランジスタにおいては、ベース電極をベー
ス層の上面から（ベース層の）メサ側面がわにはみ出し
て形成すると、コレクタ層やコレクタコンタクト層と短
絡する恐れが強いため、ベース電極はベース層の上面の
み形成され、結果的にベース電極面積（平面投影面積）
が制限されベース抵抗を低減できず、高周波特性の向上
が困難であるという問題点を有していた。
【００１０】この問題を回避する１つの方法として、ベ
ース層のメサ面積（平面投影面積）を大きく取ってベー
ス電極の形成可能領域を広げることによりベース抵抗を
低減する方法が考えられる。しかしこの方法では、同時
にベース層とコレクタ層の接触面積も増大することにな
り、ベース−コレクタ間容量が増え、結局、高周波特性
を改善することができなかった。また、素子サイズが大
きくなりコストが上昇するという新たな問題が生じてい
た。
ース層のメサ面積（平面投影面積）を大きく取ってベー
ス電極の形成可能領域を広げることによりベース抵抗を
低減する方法が考えられる。しかしこの方法では、同時
にベース層とコレクタ層の接触面積も増大することにな
り、ベース−コレクタ間容量が増え、結局、高周波特性
を改善することができなかった。また、素子サイズが大
きくなりコストが上昇するという新たな問題が生じてい
た。
【００１１】上述の問題を回避するいま一つの方法とし
て、ベース電極面積は変化させずに、ベース電極の膜厚
を厚くすることによりベース抵抗を低減する方法が考え
られる。この方法によれば、ベース−コレクタ間容量を
増大させることなくベース抵抗を低減することが可能で
ある。しかしながら、電極膜厚を厚くするとベース電極
の微細なパターニングが困難になる上、電極形成に掛か
る時間が増大するというデメリットが生じる。
て、ベース電極面積は変化させずに、ベース電極の膜厚
を厚くすることによりベース抵抗を低減する方法が考え
られる。この方法によれば、ベース−コレクタ間容量を
増大させることなくベース抵抗を低減することが可能で
ある。しかしながら、電極膜厚を厚くするとベース電極
の微細なパターニングが困難になる上、電極形成に掛か
る時間が増大するというデメリットが生じる。
【００１２】また、上述の従来技術においては、ベース
層とコレクタ層は（同一のエッチング工程により形成さ
れるため）必然的に互いのメサ側面が同一位置（面一）
になるため、ベース層の面積（平面投影面積）でベース
−コレクタ間容量が一義的に決定されることになる。そ
して、そのベース層の面積は、エミッタ電極やベース電
極の微細化に限界がある以上あるレベルより小さくする
ことはできず、結果的にベース−コレクタ間容量を一定
レベルより小さくすることができず、高周波特性の改善
に限界を画するという問題点を有していた。
層とコレクタ層は（同一のエッチング工程により形成さ
れるため）必然的に互いのメサ側面が同一位置（面一）
になるため、ベース層の面積（平面投影面積）でベース
−コレクタ間容量が一義的に決定されることになる。そ
して、そのベース層の面積は、エミッタ電極やベース電
極の微細化に限界がある以上あるレベルより小さくする
ことはできず、結果的にベース−コレクタ間容量を一定
レベルより小さくすることができず、高周波特性の改善
に限界を画するという問題点を有していた。
【００１３】従って本発明の目的は、上述の技術的課題
を解決するためになされたものであって、素子サイズの
増大やコストの上昇を招くことなく、ベース抵抗および
ベース−コレクタ間容量が小さく高周波特性の優れたバ
イポーラトランジスタおよびその製造方法を提供するこ
とにある。
を解決するためになされたものであって、素子サイズの
増大やコストの上昇を招くことなく、ベース抵抗および
ベース−コレクタ間容量が小さく高周波特性の優れたバ
イポーラトランジスタおよびその製造方法を提供するこ
とにある。
【００１４】
【課題を解決するための手段】上述の技術的問題点を解
決するために本発明の請求項１に記載のバイポーラトラ
ンジスタは、ベース層の上面の少なくとも一部、および
前記ベース層のメサ側面の少なくとも一部に接触してベ
ース電極が形成されていることを特徴としている。
決するために本発明の請求項１に記載のバイポーラトラ
ンジスタは、ベース層の上面の少なくとも一部、および
前記ベース層のメサ側面の少なくとも一部に接触してベ
ース電極が形成されていることを特徴としている。
【００１５】このように、ベース電極がベース層の上面
のみならず、ベース層のメサ側面にまで接するように延
在して形成されているので、膜厚を厚くすることなくそ
の断面積を大きくすることができる。また、ベース電極
面積も大きくすることができる。これによって、素子サ
イズを大きくしたりベース電極の膜厚を厚くすることな
くベース抵抗を小さくすることができる。
のみならず、ベース層のメサ側面にまで接するように延
在して形成されているので、膜厚を厚くすることなくそ
の断面積を大きくすることができる。また、ベース電極
面積も大きくすることができる。これによって、素子サ
イズを大きくしたりベース電極の膜厚を厚くすることな
くベース抵抗を小さくすることができる。
【００１６】また本発明の請求項２に記載のバイポーラ
トランジスタは、半導体基板を平面方向から見たとき、
例えばコレクタ層等のエピタキシャル成長層のメサ側面
がベース層のメサ側面よりも内側に位置するとともに、
前記ベース層の上面の少なくとも一部、および前記ベー
ス層のメサ側面の少なくとも一部に接触してベース電極
が形成されていることを特徴とする。
トランジスタは、半導体基板を平面方向から見たとき、
例えばコレクタ層等のエピタキシャル成長層のメサ側面
がベース層のメサ側面よりも内側に位置するとともに、
前記ベース層の上面の少なくとも一部、および前記ベー
ス層のメサ側面の少なくとも一部に接触してベース電極
が形成されていることを特徴とする。
【００１７】このように、エピタキシャル成長層のメサ
側面がベース層のメサ側面よりも内側に位置しているの
で、ベース層と例えばコレクタ層などのエピタキシャル
成長層の接触面積を小さくすることができ、ベース−コ
レクタ間容量を小さくすることができる。
側面がベース層のメサ側面よりも内側に位置しているの
で、ベース層と例えばコレクタ層などのエピタキシャル
成長層の接触面積を小さくすることができ、ベース−コ
レクタ間容量を小さくすることができる。
【００１８】なお、ベース電極をメサ側面にまで延在し
て形成し、かつエピタキシャル成長層のメサ側面がベー
ス層のメサ側面よりも内側に位置する上述の構造を作製
するには、ベース層の下層に位置するエピタキシャル成
長層をエッチングする前に、メサ側面を含むベース層上
に（例えばリフトオフ法などで）ベース電極を形成した
後、そのベース電極をマスクとして下層のエピタキシャ
ル成長層をエッチング除去する方法が簡便で好ましい。
て形成し、かつエピタキシャル成長層のメサ側面がベー
ス層のメサ側面よりも内側に位置する上述の構造を作製
するには、ベース層の下層に位置するエピタキシャル成
長層をエッチングする前に、メサ側面を含むベース層上
に（例えばリフトオフ法などで）ベース電極を形成した
後、そのベース電極をマスクとして下層のエピタキシャ
ル成長層をエッチング除去する方法が簡便で好ましい。
【００１９】
【発明の実施の形態】［第１実施例、図１〜図２］以
下、本発明の第１実施例のバイポーラトランジスタを図
を参照して以下に示す。図１（ａ）〜（ｄ）、図２
（ｅ）〜（ｇ）は、バイポーラトランジスタ２０の製造
方法を示す断面図である。
下、本発明の第１実施例のバイポーラトランジスタを図
を参照して以下に示す。図１（ａ）〜（ｄ）、図２
（ｅ）〜（ｇ）は、バイポーラトランジスタ２０の製造
方法を示す断面図である。
【００２０】まず、ＧａＡｓ基板２１上に、Ｓｉを５×
１０18ｃｍ-3ドープしたｎ型ＧａＡｓからなる厚さ０．
５μｍのコレクタコンタクト層２２、Ｓｉを２×１０16
ｃｍ -3ドープしたｎ型ＧａＡｓからなる厚さ０．５μｍ
のコレクタ層２３、Ｃを３×１０19ｃｍ-3ドープしたｐ
型ＧａＡｓからなる厚さ０．１μｍのベース層２４、Ｓ
ｉを５×１０17ｃｍ-3ドープしたｎ型ＡｌＧａＡｓから
なる厚さ０．１μｍのエミッタ層２５、Ｓｉを２×１０
19ｃｍ-3ドープしたｎ型のＩｎＧａＡｓ等からなる厚さ
０．２μｍのエミッタコンタクト層２６を、それぞれＭ
ＯＣＶＤ法にて順次積層形成する（図１（ａ））。
１０18ｃｍ-3ドープしたｎ型ＧａＡｓからなる厚さ０．
５μｍのコレクタコンタクト層２２、Ｓｉを２×１０16
ｃｍ -3ドープしたｎ型ＧａＡｓからなる厚さ０．５μｍ
のコレクタ層２３、Ｃを３×１０19ｃｍ-3ドープしたｐ
型ＧａＡｓからなる厚さ０．１μｍのベース層２４、Ｓ
ｉを５×１０17ｃｍ-3ドープしたｎ型ＡｌＧａＡｓから
なる厚さ０．１μｍのエミッタ層２５、Ｓｉを２×１０
19ｃｍ-3ドープしたｎ型のＩｎＧａＡｓ等からなる厚さ
０．２μｍのエミッタコンタクト層２６を、それぞれＭ
ＯＣＶＤ法にて順次積層形成する（図１（ａ））。
【００２１】次に、リフトオフ法で幅約５μｍのエミッ
タ電極２７を形成し、このエミッタ電極２７をマスクと
してエミッタコンタクト層２６およびエミッタ層２５を
リン酸系エッチャントによってエッチングし、例えば幅
約５μｍの順メサ型のエミッタコンタクト層２６ａおよ
びエミッタ層２５ａを形成する（図１（ｂ））。
タ電極２７を形成し、このエミッタ電極２７をマスクと
してエミッタコンタクト層２６およびエミッタ層２５を
リン酸系エッチャントによってエッチングし、例えば幅
約５μｍの順メサ型のエミッタコンタクト層２６ａおよ
びエミッタ層２５ａを形成する（図１（ｂ））。
【００２２】さらに、フォトリソグラフィーにてパター
ニングしたレジスト２８をマスクとしてベース層２４を
リン酸系エッチャントによってエッチングし、例えば幅
約１１μｍの順メサ型のベース層２４ａを形成し（図１
（ｃ））、その後レジスト２８を剥離除去する。
ニングしたレジスト２８をマスクとしてベース層２４を
リン酸系エッチャントによってエッチングし、例えば幅
約１１μｍの順メサ型のベース層２４ａを形成し（図１
（ｃ））、その後レジスト２８を剥離除去する。
【００２３】さらに、リフトオフ法によって例えば幅
（平面投影幅）約３．５μｍのベース電極２９ａ、２９
ｂを形成する。このとき、ベース電極２９ａ、２９ｂ
は、ベース層２４ａのメサ側面の段差をまたぐように、
かつそのメサ側面に各ベース電極が空隙なく接触するよ
うに形成されている。ベース電極２９ａ、２９ｂの内側
端とエミッタ層２５ａのメサ下面端との間隙は例えばい
ずれも約０．５μｍ、ベース電極２９ａ、２９ｂとベー
ス層２４ａ上面との接触幅は約２．５μｍ、ベース電極
２９ａ、２９ｂとコレクタ層２３との接触幅は約１．０
μｍである（図１（ｄ））。
（平面投影幅）約３．５μｍのベース電極２９ａ、２９
ｂを形成する。このとき、ベース電極２９ａ、２９ｂ
は、ベース層２４ａのメサ側面の段差をまたぐように、
かつそのメサ側面に各ベース電極が空隙なく接触するよ
うに形成されている。ベース電極２９ａ、２９ｂの内側
端とエミッタ層２５ａのメサ下面端との間隙は例えばい
ずれも約０．５μｍ、ベース電極２９ａ、２９ｂとベー
ス層２４ａ上面との接触幅は約２．５μｍ、ベース電極
２９ａ、２９ｂとコレクタ層２３との接触幅は約１．０
μｍである（図１（ｄ））。
【００２４】次いで、フォトリソグラフィーにてエミッ
タ電極２７、エミッタコンタクト層２６ａ、エミッタ層
２５ａを覆うようにレジスト３１をパターニング形成し
た後、レジスト３１およびベース電極２９ａ、２９ｂを
マスクとしてリン酸系エッチャントやクエン酸系エッチ
ャントを用いて、コレクタ層２３をエッチングする。こ
のとき、場合によってはベース層２４ａの一部をアンダ
ーエッチングさせつつ、コレクタ層２３のサイドエッチ
ングを進行させ、ベース層２４ａよりも狭い幅（例えば
約１０μｍ）にコレクタ層２３ａを形成する（図２
（ｅ））。エッチングの完了後に、レジスト３１は除去
する。このように、コレクタ層２３ａにはサイドエッチ
ングが施されているので、コレクタ層２３ａのメサ側面
はベース層２４ａのメサ側面よりも約０．５μｍ内側に
位置することになる。これにより、ベース電極２９ａ、
２９ｂとコレクタ層２３ａとを確実に電気的に絶縁する
ことができる。
タ電極２７、エミッタコンタクト層２６ａ、エミッタ層
２５ａを覆うようにレジスト３１をパターニング形成し
た後、レジスト３１およびベース電極２９ａ、２９ｂを
マスクとしてリン酸系エッチャントやクエン酸系エッチ
ャントを用いて、コレクタ層２３をエッチングする。こ
のとき、場合によってはベース層２４ａの一部をアンダ
ーエッチングさせつつ、コレクタ層２３のサイドエッチ
ングを進行させ、ベース層２４ａよりも狭い幅（例えば
約１０μｍ）にコレクタ層２３ａを形成する（図２
（ｅ））。エッチングの完了後に、レジスト３１は除去
する。このように、コレクタ層２３ａにはサイドエッチ
ングが施されているので、コレクタ層２３ａのメサ側面
はベース層２４ａのメサ側面よりも約０．５μｍ内側に
位置することになる。これにより、ベース電極２９ａ、
２９ｂとコレクタ層２３ａとを確実に電気的に絶縁する
ことができる。
【００２５】さらに次いで、フォトリソグラフィーにて
パターニングしたレジスト３２をマスクにして、コレク
タコンタクト層２２をリン酸系エッチャントを用いてエ
ッチングすることにより、例えば幅約４０μｍの順メサ
型のコレクタコンタクト層２２ａを形成し（図２
（ｆ））、その後レジスト３２を剥離除去する。
パターニングしたレジスト３２をマスクにして、コレク
タコンタクト層２２をリン酸系エッチャントを用いてエ
ッチングすることにより、例えば幅約４０μｍの順メサ
型のコレクタコンタクト層２２ａを形成し（図２
（ｆ））、その後レジスト３２を剥離除去する。
【００２６】最後に、リフトオフ法にて、幅約１０μｍ
のコレクタ電極３３ａ、３３ｂを形成する（図２
（ｇ））。以上の工程により、コレクタ電極３３ａ、３
３ｂ、ベース電極２９ａ、２９ｂ、エミッタ電極２７を
有してなるヘテロ接合バイポーラトランジスタ２０が得
られる。
のコレクタ電極３３ａ、３３ｂを形成する（図２
（ｇ））。以上の工程により、コレクタ電極３３ａ、３
３ｂ、ベース電極２９ａ、２９ｂ、エミッタ電極２７を
有してなるヘテロ接合バイポーラトランジスタ２０が得
られる。
【００２７】本実施例のバイポーラトランジスタ２０で
は、ベース電極２９ａ、２９ｂがベース層２４ａの上面
のみならず、ベース層のメサ側面の全面に接し、かつメ
サ側面をまたがってその外縁部にまで延在して形成され
ているので、ベース層とベース電極との接触面積を大き
くすることができ、かつその膜厚を厚くすることなく従
来構造のバイポーラトランジスタのベース電極よりも断
面積を大きくすることができる。これによって、素子サ
イズを大きくしたりベース電極の膜厚を厚くすることな
くベース抵抗を小さくすることができ、高周波特性の良
好な、具体的には最高発振周波数および遮断周波数の高
いバイポーラトランジスタを提供することができる。
は、ベース電極２９ａ、２９ｂがベース層２４ａの上面
のみならず、ベース層のメサ側面の全面に接し、かつメ
サ側面をまたがってその外縁部にまで延在して形成され
ているので、ベース層とベース電極との接触面積を大き
くすることができ、かつその膜厚を厚くすることなく従
来構造のバイポーラトランジスタのベース電極よりも断
面積を大きくすることができる。これによって、素子サ
イズを大きくしたりベース電極の膜厚を厚くすることな
くベース抵抗を小さくすることができ、高周波特性の良
好な、具体的には最高発振周波数および遮断周波数の高
いバイポーラトランジスタを提供することができる。
【００２８】また、バイポーラトランジスタ２０では、
コレクタ層２３ａのメサ側面がベース層２４ａのメサ側
面よりも内側に位置しているので、従来構造のバイポー
ラトランジスタに比べてベース層とコレクタ層の接触面
積が小さい。これにより、ベース−コレクタ間容量を小
さくすることができ、同じく高周波特性の良好なバイポ
ーラトランジスタを提供することができる。
コレクタ層２３ａのメサ側面がベース層２４ａのメサ側
面よりも内側に位置しているので、従来構造のバイポー
ラトランジスタに比べてベース層とコレクタ層の接触面
積が小さい。これにより、ベース−コレクタ間容量を小
さくすることができ、同じく高周波特性の良好なバイポ
ーラトランジスタを提供することができる。
【００２９】上述の実施例では、ＭＯＣＶＤ法によって
各層を積層形成したのち、エミッタ電極２７の形成、エ
ミッタコンタクト層２６・エミッタ層２５のエッチン
グ、ベース層２４のエッチング、ベース電極２９ａ、２
９ｂの形成、ベース電極２９ａ、２９ｂ（およびレジス
ト３１）をマスクにしてのコレクタ層２３のエッチン
グ、コレクタコンタクト層２２のエッチング、コレクタ
電極３３ａ、３３ｂの形成、との順序でバイポーラトラ
ンジスタ２０の形成を行ったが、必ずしもこの順序で形
成する必要はない。
各層を積層形成したのち、エミッタ電極２７の形成、エ
ミッタコンタクト層２６・エミッタ層２５のエッチン
グ、ベース層２４のエッチング、ベース電極２９ａ、２
９ｂの形成、ベース電極２９ａ、２９ｂ（およびレジス
ト３１）をマスクにしてのコレクタ層２３のエッチン
グ、コレクタコンタクト層２２のエッチング、コレクタ
電極３３ａ、３３ｂの形成、との順序でバイポーラトラ
ンジスタ２０の形成を行ったが、必ずしもこの順序で形
成する必要はない。
【００３０】上述の製造工程において重要な点は、ベー
ス層２４のエッチング、ベース電極２９ａ、２９ｂの形
成、ベース電極２９ａ、２９ｂ（およびレジスト３１）
をマスクにしてのコレクタ層２３のエッチングの３つの
工程がこの順序で行われることである（ただし、これら
の各工程は必ずしも連続的に行われる必要はなく、途中
に他の工程が介在しても構わない）。
ス層２４のエッチング、ベース電極２９ａ、２９ｂの形
成、ベース電極２９ａ、２９ｂ（およびレジスト３１）
をマスクにしてのコレクタ層２３のエッチングの３つの
工程がこの順序で行われることである（ただし、これら
の各工程は必ずしも連続的に行われる必要はなく、途中
に他の工程が介在しても構わない）。
【００３１】従って、例えばエミッタコンタクト層２６
・エミッタ層２５のエッチング、ベース層２４のエッチ
ング、ベース電極２９ａ、２９ｂの形成、ベース電極２
９ａ、２９ｂ（およびレジスト３１）をマスクにしての
コレクタ層２３のエッチング、コレクタコンタクト層２
２のエッチング、エミッタ電極２７、コレクタ電極３３
ａ、３３ｂの形成、のように工程の順序を変更しても構
わない。また、レジストをマスクにしてエミッタコンタ
クト層２６・エミッタ層２５をエッチングした後に、リ
フトオフ法でエミッタ電極を形成するなど、工程の順序
と形成方法の双方を変更しても構わない。
・エミッタ層２５のエッチング、ベース層２４のエッチ
ング、ベース電極２９ａ、２９ｂの形成、ベース電極２
９ａ、２９ｂ（およびレジスト３１）をマスクにしての
コレクタ層２３のエッチング、コレクタコンタクト層２
２のエッチング、エミッタ電極２７、コレクタ電極３３
ａ、３３ｂの形成、のように工程の順序を変更しても構
わない。また、レジストをマスクにしてエミッタコンタ
クト層２６・エミッタ層２５をエッチングした後に、リ
フトオフ法でエミッタ電極を形成するなど、工程の順序
と形成方法の双方を変更しても構わない。
【００３２】なお、本実施例では各半導体層は、下部に
ゆくほど幅の広がった順テーパ形状を有する順メサ型に
形成されているが、例えばテーパを有さない垂直形状の
メサに形成しても構わない。 ［第２実施例、図３］第１実施例のバイポーラトランジ
スタは、エミッタ層が最上層に位置するいわゆるエミッ
タアップ型のバイポーラトランジスタを例にとって説明
したが、コレクタ層が最上層に位置するコレクタアップ
型のバイポーラトランジスタにも本発明の構造、および
製造方法は好適に適用することができる。
ゆくほど幅の広がった順テーパ形状を有する順メサ型に
形成されているが、例えばテーパを有さない垂直形状の
メサに形成しても構わない。 ［第２実施例、図３］第１実施例のバイポーラトランジ
スタは、エミッタ層が最上層に位置するいわゆるエミッ
タアップ型のバイポーラトランジスタを例にとって説明
したが、コレクタ層が最上層に位置するコレクタアップ
型のバイポーラトランジスタにも本発明の構造、および
製造方法は好適に適用することができる。
【００３３】この場合、基板上の各半導体層の積層順序
は以下の順序となる。すなわち、図３に示すように、Ｇ
ａＡｓ基板４１上に、Ｓｉを５×１０18ｃｍ-3ドープし
たｎ型ＧａＡｓからなる厚さ０．５μｍのエミッタコン
タクト層４２、Ｓｉを５×１０17ｃｍ-3ドープしたｎ型
ＡｌＧａＡｓからなる厚さ０．１μｍのエミッタ層４
３、Ｃを３×１０19ｃｍ-3ドープしたｐ型ＧａＡｓから
なる厚さ０．１μｍのベース層４４、Ｓｉを２×１０16
ｃｍ-3ドープしたｎ型ＧａＡｓからなる厚さ０．５μｍ
のコレクタ層４５、Ｓｉを２×１０19ｃｍ-3ドープした
ｎ型のＩｎＧａＡｓ等からなる厚さ０．２μｍのコレク
タコンタクト層４６を、それぞれＭＯＣＶＤ法にて順次
積層形成する（図３）。
は以下の順序となる。すなわち、図３に示すように、Ｇ
ａＡｓ基板４１上に、Ｓｉを５×１０18ｃｍ-3ドープし
たｎ型ＧａＡｓからなる厚さ０．５μｍのエミッタコン
タクト層４２、Ｓｉを５×１０17ｃｍ-3ドープしたｎ型
ＡｌＧａＡｓからなる厚さ０．１μｍのエミッタ層４
３、Ｃを３×１０19ｃｍ-3ドープしたｐ型ＧａＡｓから
なる厚さ０．１μｍのベース層４４、Ｓｉを２×１０16
ｃｍ-3ドープしたｎ型ＧａＡｓからなる厚さ０．５μｍ
のコレクタ層４５、Ｓｉを２×１０19ｃｍ-3ドープした
ｎ型のＩｎＧａＡｓ等からなる厚さ０．２μｍのコレク
タコンタクト層４６を、それぞれＭＯＣＶＤ法にて順次
積層形成する（図３）。
【００３４】この後の各エッチング工程および各電極の
形成工程は、第１実施例の各工程と同様の流れとすれば
よい。すなわち、コレクタ電極の形成、コレクタコンタ
クト層・コレクタ層のエッチング、ベース層のエッチン
グ、ベース電極の形成、ベース電極およびレジストをマ
スクとしてのエミッタ層のエッチング、エミッタコンタ
クト層のエッチング、エミッタ電極の形成、との順序で
コレクタアップ型のバイポーラトランジスタを作製すれ
ばよい。
形成工程は、第１実施例の各工程と同様の流れとすれば
よい。すなわち、コレクタ電極の形成、コレクタコンタ
クト層・コレクタ層のエッチング、ベース層のエッチン
グ、ベース電極の形成、ベース電極およびレジストをマ
スクとしてのエミッタ層のエッチング、エミッタコンタ
クト層のエッチング、エミッタ電極の形成、との順序で
コレクタアップ型のバイポーラトランジスタを作製すれ
ばよい。
【００３５】
【発明の効果】上述の説明からも明らかなように、本発
明のバイポーラトランジスタでは、ベース電極がベース
層の上面のみならず、ベース層のメサ側面に接し、かつ
またがってその外縁部にまで延在して形成されているの
で、膜厚を厚くすることなくその断面積を大きくするこ
とができる。また、ベース層とベース電極との接触面積
を大きくすることもできる。これによって、素子サイズ
を大きくしたりベース電極の膜厚を厚くすることなくベ
ース抵抗を小さくすることができ、高周波特性の良好
な、具体的には最高発振周波数および遮断周波数の高い
バイポーラトランジスタを提供することができる。ま
た、ベース電極の膜厚を厚くする必要がないので、ベー
ス電極の成膜時間が増えることもない。
明のバイポーラトランジスタでは、ベース電極がベース
層の上面のみならず、ベース層のメサ側面に接し、かつ
またがってその外縁部にまで延在して形成されているの
で、膜厚を厚くすることなくその断面積を大きくするこ
とができる。また、ベース層とベース電極との接触面積
を大きくすることもできる。これによって、素子サイズ
を大きくしたりベース電極の膜厚を厚くすることなくベ
ース抵抗を小さくすることができ、高周波特性の良好
な、具体的には最高発振周波数および遮断周波数の高い
バイポーラトランジスタを提供することができる。ま
た、ベース電極の膜厚を厚くする必要がないので、ベー
ス電極の成膜時間が増えることもない。
【００３６】また、第１実施例のようなエミッタアップ
型バイポーラトランジスタにあっては、コレクタ層のメ
サ側面がベース層のメサ側面よりも内側に位置している
ので、ベース層とコレクタ層の接触面積が小さい。これ
により、ベース−コレクタ間容量を小さくすることがで
き、高周波特性の良好なバイポーラトランジスタを提供
することができる。
型バイポーラトランジスタにあっては、コレクタ層のメ
サ側面がベース層のメサ側面よりも内側に位置している
ので、ベース層とコレクタ層の接触面積が小さい。これ
により、ベース−コレクタ間容量を小さくすることがで
き、高周波特性の良好なバイポーラトランジスタを提供
することができる。
【００３７】さらに、第２実施例のようなコレクタアッ
プ型バイポーラトランジスタにあっては、エミッタ層の
メサ側面がベース層のメサ側面よりも内側に位置してい
るので、エミッタ面積を小さくできコレクタ面積に近づ
けることができる。この結果、外部エミッタ領域を小さ
くしエミッタ注入効率を大きくでき、電流増幅率の高い
バイポーラトランジスタを提供することができる。
プ型バイポーラトランジスタにあっては、エミッタ層の
メサ側面がベース層のメサ側面よりも内側に位置してい
るので、エミッタ面積を小さくできコレクタ面積に近づ
けることができる。この結果、外部エミッタ領域を小さ
くしエミッタ注入効率を大きくでき、電流増幅率の高い
バイポーラトランジスタを提供することができる。
【図１】 本発明の第１実施例のバイポーラトランジス
タの製造方法を示す断面図である。
タの製造方法を示す断面図である。
【図２】 第１実施例のバイポーラトランジスタの製造
方法を示す断面図である。
方法を示す断面図である。
【図３】 第２実施例のバイポーラトランジスタの膜の
積層構造を示す断面図である。
積層構造を示す断面図である。
【図４】 従来例のバイポーラトランジスタの製造方法
を示す断面図である。
を示す断面図である。
【図５】 従来例のバイポーラトランジスタの製造方法
を示す断面図である。
を示す断面図である。
２０ ・・・ バイポーラトランジスタ ２１ ・・・ ＧａＡｓ基板 ２２ ・・・ コレクタコンタクト層 ２３ ・・・ コレクタ層 ２４ ・・・ ベース層 ２５ ・・・ エミッタ層 ２６ ・・・ エミッタコンタクト層 ２７、２８、３１、３２ ・・・ レジスト ２９ａ、２９ｂ ・・・ ベース電極 ３３ａ、３３ｂ ・・・ コレクタ電極
Claims (7)
- 【請求項１】 半導体基板上に形成されるメサ型のベー
ス層と、ベース層上に形成されるベース電極とを有する
バイポーラトランジスタであって、 前記ベース層の上面の少なくとも一部、および前記ベー
ス層のメサ側面の少なくとも一部に接触してベース電極
が形成されていることを特徴とするバイポーラトランジ
スタ。 - 【請求項２】 半導体基板上に形成されるメサ型のエピ
タキシャル成長層、ベース層、およびベース層上に形成
されるベース電極をこの順で有するバイポーラトランジ
スタであって、 半導体基板を平面方向から見たときにエピタキシャル成
長層のメサ側面がベース層のメサ側面よりも内側に位置
するとともに、前記ベース層の上面の少なくとも一部、
および前記ベース層のメサ側面の少なくとも一部に接触
してベース電極が形成されていることを特徴とするバイ
ポーラトランジスタ。 - 【請求項３】 前記エピタキシャル成長層が、コレクタ
層またはエミッタ層であることを特徴とする請求項２に
記載のバイポーラトランジスタ。 - 【請求項４】 半導体基板上に形成されるメサ型のベー
ス層と、ベース層上に形成されるベース電極とを有する
バイポーラトランジスタの製造方法であって、 前記ベース層の上面の少なくとも一部、および前記ベー
ス層のメサ側面の少なくとも一部に接触させてベース電
極を形成する工程を備えることを特徴とするバイポーラ
トランジスタの製造方法。 - 【請求項５】 半導体基板上に形成されるメサ型のエピ
タキシャル成長層、ベース層、およびベース層上に形成
されるベース電極をこの順で有するバイポーラトランジ
スタの製造方法であって、 前記ベース層の上面の少なくとも一部、および前記ベー
ス層のメサ側面の少なくとも一部に接触させてベース電
極を形成する工程と、半導体基板を平面方向から見たと
きに前記エピタキシャル成長層のメサ側面がベース層の
メサ側面よりも内側に位置するように、エピタキシャル
成長層を部分的に除去する工程を備えることを特徴とす
るバイポーラトランジスタの製造方法。 - 【請求項６】 前記エピタキシャル層を部分的に除去す
る工程は、少なくともベース電極の一部をマスクとし
て、ベース層下に形成されたエピタキシャル成長層をそ
のメサ側面がベース層のメサ側面よりも内側に位置する
までエッチングによって除去する工程を有することを特
徴とする請求項５に記載のバイポーラトランジスタの製
造方法。 - 【請求項７】 前記エピタキシャル成長層が、コレクタ
層またはエミッタ層であることを特徴とする請求項５ま
たは６のいずれかに記載のバイポーラトランジスタの製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16110599A JP4507295B2 (ja) | 1999-06-08 | 1999-06-08 | バイポーラトランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16110599A JP4507295B2 (ja) | 1999-06-08 | 1999-06-08 | バイポーラトランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000349090A true JP2000349090A (ja) | 2000-12-15 |
| JP4507295B2 JP4507295B2 (ja) | 2010-07-21 |
Family
ID=15728709
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16110599A Expired - Fee Related JP4507295B2 (ja) | 1999-06-08 | 1999-06-08 | バイポーラトランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4507295B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002319589A (ja) * | 2001-04-20 | 2002-10-31 | Hitachi Ltd | 半導体装置およびこれを用いた電力増幅器 |
| EP2784822A1 (en) * | 2013-03-25 | 2014-10-01 | Nxp B.V. | Semiconductor device |
-
1999
- 1999-06-08 JP JP16110599A patent/JP4507295B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002319589A (ja) * | 2001-04-20 | 2002-10-31 | Hitachi Ltd | 半導体装置およびこれを用いた電力増幅器 |
| EP2784822A1 (en) * | 2013-03-25 | 2014-10-01 | Nxp B.V. | Semiconductor device |
| CN104078496A (zh) * | 2013-03-25 | 2014-10-01 | Nxp股份有限公司 | 半导体器件 |
| US9240468B2 (en) | 2013-03-25 | 2016-01-19 | Nxp, B.V. | Bipolar transistor having laterally extending collector |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4507295B2 (ja) | 2010-07-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0797589B2 (ja) | ヘテロ接合型バイポ−ラトランジスタの製造方法 | |
| JP4895421B2 (ja) | ヘテロ接合型バイポーラトランジスタの製造方法 | |
| JPH1070134A (ja) | ダブルヘテロ構造バイポーラトランジスタデバイスの製造方法 | |
| JP3087671B2 (ja) | バイポーラトランジスタおよびその製造方法 | |
| JP2851044B2 (ja) | 半導体装置の製造方法 | |
| JPH04132230A (ja) | ヘテロバイポーラトランジスタの製造方法 | |
| JP2000349090A (ja) | バイポーラトランジスタ、およびその製造方法 | |
| JPH0845958A (ja) | ヘテロ接合バイポーラトランジスタのベース−コレクタ接合の寄生キャパシタンス減少方法 | |
| JPS63124465A (ja) | バイポ−ラトランジスタの製造方法 | |
| JP3244795B2 (ja) | 半導体装置の製造方法 | |
| JPH09246280A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JPH05243257A (ja) | 完全自己整合ＩｎＰ系ＨＢＴ | |
| JPH10107041A (ja) | 化合物半導体装置 | |
| JPH09181085A (ja) | ヘテロ接合バイポーラトランジスタおよびその製造方法 | |
| JPH0645345A (ja) | エミッタ電極引出し配線およびその作製方法 | |
| KR100257161B1 (ko) | 이종접합 바이폴라 트랜지스터의 제조 방법 | |
| JPH02292830A (ja) | 半導体装置およびその製造方法 | |
| JPH10107042A (ja) | 化合物半導体装置 | |
| JPH07254612A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP2001135642A (ja) | ヘテロ接合バイポーラトランジスタおよびその作製方法 | |
| KR100860068B1 (ko) | 이종접합 바이폴라 트랜지스터 및 그 제조방법 | |
| JPH11135516A (ja) | ヘテロ接合バイポーラトランジスタ及びその製造方法 | |
| CN117577527A (zh) | 半导体结构及其形成方法 | |
| JP3057507B2 (ja) | 化合物半導体装置の製法 | |
| JPH05243258A (ja) | 自己整合ＩｎＰ系ＨＢＴ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060221 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080128 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091215 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100209 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100413 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100426 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130514 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4507295 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130514 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140514 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |