JPH0645345A - エミッタ電極引出し配線およびその作製方法 - Google Patents
エミッタ電極引出し配線およびその作製方法Info
- Publication number
- JPH0645345A JPH0645345A JP4196696A JP19669692A JPH0645345A JP H0645345 A JPH0645345 A JP H0645345A JP 4196696 A JP4196696 A JP 4196696A JP 19669692 A JP19669692 A JP 19669692A JP H0645345 A JPH0645345 A JP H0645345A
- Authority
- JP
- Japan
- Prior art keywords
- emitter electrode
- out wiring
- lead
- emitter
- electrode lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 ヘテロ接合バイポーラトランジスタ（ＨＢ
Ｔ）のエミッタ電極引出し配線において、段切れや引出
し配線の厚さが局所的に薄くることがない構造および作
製方法を提供する。 【構成】 エミッタ電極８とエミッタメサを形成後、Ｓ
ｉ3 Ｎ4 膜１０の堆積、レジスト１１のパターニングを
行い、ドライエッチングによりＳｉ3 Ｎ4 膜１０の窓開
けを行い、それに接続する引出し配線１２を作製する。 【効果】 エミッタ電極引出し配線を形成する部分の凹
凸を小さくすることができるため、引出し配線の段切れ
や、引出し配線の厚さが局所的に薄くることがないエミ
ッタ電極引出し配線を容易に作製することが可能であ
る。
Ｔ）のエミッタ電極引出し配線において、段切れや引出
し配線の厚さが局所的に薄くることがない構造および作
製方法を提供する。 【構成】 エミッタ電極８とエミッタメサを形成後、Ｓ
ｉ3 Ｎ4 膜１０の堆積、レジスト１１のパターニングを
行い、ドライエッチングによりＳｉ3 Ｎ4 膜１０の窓開
けを行い、それに接続する引出し配線１２を作製する。 【効果】 エミッタ電極引出し配線を形成する部分の凹
凸を小さくすることができるため、引出し配線の段切れ
や、引出し配線の厚さが局所的に薄くることがないエミ
ッタ電極引出し配線を容易に作製することが可能であ
る。
Description
【０００１】
【産業上の利用分野】本発明は、メサ構造のエミッタ領
域を有するバイポーラトランジスタにおいて、エミッタ
電極と接続するエミッタ電極引出し配線および、その作
製方法に関するものである。
域を有するバイポーラトランジスタにおいて、エミッタ
電極と接続するエミッタ電極引出し配線および、その作
製方法に関するものである。
【０００２】
【従来の技術】近年、エミッタ領域を形成する半導体の
バンドギャップ幅がベース領域を形成する半導体のバン
ドギャップ幅よりも大きいことを特徴とする、ヘテロ接
合バイポーラトランジスタ（ＨＢＴ）の開発が盛んに行
われている。
バンドギャップ幅がベース領域を形成する半導体のバン
ドギャップ幅よりも大きいことを特徴とする、ヘテロ接
合バイポーラトランジスタ（ＨＢＴ）の開発が盛んに行
われている。
【０００３】ＨＢＴにおけるエミッタ電極引出し配線の
作製方法においては、エミッタ領域以外をエッチングし
てベース層を露出することにより、メサ構造のエミッタ
領域を形成した後、その上に形成されたエミッタ電極に
接続する引出し配線を作製する方法が一般的である。
作製方法においては、エミッタ領域以外をエッチングし
てベース層を露出することにより、メサ構造のエミッタ
領域を形成した後、その上に形成されたエミッタ電極に
接続する引出し配線を作製する方法が一般的である。
【０００４】その従来例のエミッタ電極引出し配線の作
製方法を図面を参照しながら説明する。図３（ａ）に示
すように、半絶縁性ＧａＡｓ基板２１上に、ｎ+ 型コレ
クタコンタクト層２２、ｎ- 型コレクタ層２３、ｐ+ 型
ＧａＡｓベース層２４、ｎ型ＡｌＧａＡｓエミッタ層２
５、ｎ+ 型ＩｎＧａＡｓエミッタコンタクト層２６をエ
ピタキシャル成長させた多層膜にＨ+ 注入により素子間
分離領域２７を形成する。次に、同図（ｂ）に示すよう
に、ＷＳｉからなるエミッタ電極２８を形成して、それ
をマスクとするウェットエッチングによりベース層２４
を露出する。次に、同図（ｃ）に示すように、蒸着・リ
フトオフ法によりベース電極２９を形成後、Ｓｉ3 Ｎ4
膜３０を堆積してフォトリソグラフィーとドライエッチ
ングによりエミッタ電極２８上にＳｉ3 Ｎ4 膜３０の窓
開けを行う。その後、同図（ｄ）に示すように、蒸着・
リフトオフ法によりエミッタ電極引出し配線３１を作製
する。
製方法を図面を参照しながら説明する。図３（ａ）に示
すように、半絶縁性ＧａＡｓ基板２１上に、ｎ+ 型コレ
クタコンタクト層２２、ｎ- 型コレクタ層２３、ｐ+ 型
ＧａＡｓベース層２４、ｎ型ＡｌＧａＡｓエミッタ層２
５、ｎ+ 型ＩｎＧａＡｓエミッタコンタクト層２６をエ
ピタキシャル成長させた多層膜にＨ+ 注入により素子間
分離領域２７を形成する。次に、同図（ｂ）に示すよう
に、ＷＳｉからなるエミッタ電極２８を形成して、それ
をマスクとするウェットエッチングによりベース層２４
を露出する。次に、同図（ｃ）に示すように、蒸着・リ
フトオフ法によりベース電極２９を形成後、Ｓｉ3 Ｎ4
膜３０を堆積してフォトリソグラフィーとドライエッチ
ングによりエミッタ電極２８上にＳｉ3 Ｎ4 膜３０の窓
開けを行う。その後、同図（ｄ）に示すように、蒸着・
リフトオフ法によりエミッタ電極引出し配線３１を作製
する。
【０００５】
【発明が解決しようとする課題】しかしながら、前述の
ような作製方法では、エミッタ電極引出し配線を形成す
る部分の凹凸が大きいため、引出し配線の段切れや、引
出し配線の厚さが薄くなった部分で抵抗が大きくなった
りするという課題があった。
ような作製方法では、エミッタ電極引出し配線を形成す
る部分の凹凸が大きいため、引出し配線の段切れや、引
出し配線の厚さが薄くなった部分で抵抗が大きくなった
りするという課題があった。
【０００６】本発明はこのような課題を解決して、エミ
ッタ電極引出し配線を形成する部分の凹凸を小さくする
ことができるため、引出し配線の段切れや、引出し配線
の厚さが局所的に薄くることがないエミッタ電極引出し
配線の作製方法を提供するものである。また、その結果
として、エミッタ電極引出し配線下の絶縁膜の厚さを厚
くできるため、エミッタ電極引出し配線によるエミッタ
の寄生容量を小さくすることも可能なエミッタ電極引出
し配線およびその作製方法を提供するものである。
ッタ電極引出し配線を形成する部分の凹凸を小さくする
ことができるため、引出し配線の段切れや、引出し配線
の厚さが局所的に薄くることがないエミッタ電極引出し
配線の作製方法を提供するものである。また、その結果
として、エミッタ電極引出し配線下の絶縁膜の厚さを厚
くできるため、エミッタ電極引出し配線によるエミッタ
の寄生容量を小さくすることも可能なエミッタ電極引出
し配線およびその作製方法を提供するものである。
【０００７】
【課題を解決するための手段】上記課題を解決するため
本発明のエミッタ電極引出し配線の構造として、エミッ
タ電極長よりも長い開口部をエミッタ電極上の絶縁膜に
設け、エミッタ電極長と等しい接触長さを有することを
特徴とする。
本発明のエミッタ電極引出し配線の構造として、エミッ
タ電極長よりも長い開口部をエミッタ電極上の絶縁膜に
設け、エミッタ電極長と等しい接触長さを有することを
特徴とする。
【０００８】また、その作製方法として、エミッタ電極
とエミッタメサを形成後、絶縁膜を堆積して、フォトリ
ソグラフィーとドライエッチングにより、エミッタ電極
上にエミッタ電極長と同じかそれ以上の長さを有する窓
を開け、エミッタ電極と接続する引出し配線を形成する
ことを特徴とする。
とエミッタメサを形成後、絶縁膜を堆積して、フォトリ
ソグラフィーとドライエッチングにより、エミッタ電極
上にエミッタ電極長と同じかそれ以上の長さを有する窓
を開け、エミッタ電極と接続する引出し配線を形成する
ことを特徴とする。
【０００９】
【作用】上記エミッタ電極引出し配線の作製方法におい
ては、絶縁膜が等方的に堆積される場合、その厚さは、
メサ構造のエミッタおよびエミッタ電極周辺部が他の部
分よりも高さ方向に厚くなる。従って、エミッタ電極上
にエミッタ電極長よりも長い窓のパターニングを行い、
ドライエッチングを行なっても、オーバーエッチング量
を少なくすれば、エミッタ電極上以外の絶縁膜がなくな
ることはない。
ては、絶縁膜が等方的に堆積される場合、その厚さは、
メサ構造のエミッタおよびエミッタ電極周辺部が他の部
分よりも高さ方向に厚くなる。従って、エミッタ電極上
にエミッタ電極長よりも長い窓のパターニングを行い、
ドライエッチングを行なっても、オーバーエッチング量
を少なくすれば、エミッタ電極上以外の絶縁膜がなくな
ることはない。
【００１０】
【実施例】以下、この発明のエミッタ電極引出し配線の
作製方法の実施例について、図面を参照しながら説明す
る。
作製方法の実施例について、図面を参照しながら説明す
る。
【００１１】まず、従来例と同様に図１（ａ）（ｂ）に
示すように、半絶縁性ＧａＡｓ基板１上に、コレクタコ
ンタクト層２、コレクタ層３、ベース層４、エミッタ層
５、エミッタコンタクト層６を形成する。
示すように、半絶縁性ＧａＡｓ基板１上に、コレクタコ
ンタクト層２、コレクタ層３、ベース層４、エミッタ層
５、エミッタコンタクト層６を形成する。
【００１２】半絶縁性ＧａＡｓ基板１上に、ｎ+ 型コレ
クタコンタクト層２、ｎ- 型コレクタ層３、ｐ+ 型Ｇａ
Ａｓベース層４、ｎ型ＡｌＧａＡｓエミッタ層５、ｎ+
型ＩｎＧａＡｓエミッタコンタクト層６をエピタキシャ
ル成長させた多層膜に、Ｈ+注入により素子間分離領域
７を形成する。
クタコンタクト層２、ｎ- 型コレクタ層３、ｐ+ 型Ｇａ
Ａｓベース層４、ｎ型ＡｌＧａＡｓエミッタ層５、ｎ+
型ＩｎＧａＡｓエミッタコンタクト層６をエピタキシャ
ル成長させた多層膜に、Ｈ+注入により素子間分離領域
７を形成する。
【００１３】次に、同図（ｂ）に示すように、ＷＳｉか
らなるエミッタ電極８を形成して、それをマスクとする
ウェットエッチングによりベース層４を露出する。
らなるエミッタ電極８を形成して、それをマスクとする
ウェットエッチングによりベース層４を露出する。
【００１４】次に、蒸着・リフトオフ法によりベース電
極９を形成後、同図（ｃ）に示すようにＳｉ3 Ｎ4 膜１
０を 800nm堆積後、フォトリソグラフィーを行い、エミ
ッタ電極長よりも両方向に 500nmずつ長いパターニング
を行う。
極９を形成後、同図（ｃ）に示すようにＳｉ3 Ｎ4 膜１
０を 800nm堆積後、フォトリソグラフィーを行い、エミ
ッタ電極長よりも両方向に 500nmずつ長いパターニング
を行う。
【００１５】そして、ＣＦ4 ガスによる反応性イオンエ
ッチング（ＲＩＥ）を行い、レジストを除去すれば、同
図（ｄ）に示す構造となる。この時に、オーバーエッチ
ング量を少なくして、ベース電極９が露出しないように
する。
ッチング（ＲＩＥ）を行い、レジストを除去すれば、同
図（ｄ）に示す構造となる。この時に、オーバーエッチ
ング量を少なくして、ベース電極９が露出しないように
する。
【００１６】その後、蒸着・リフトオフ法で同図（ｅ）
に示すエミッタ電極引出し配線１２を作製する。図２に
図１（ｅ）の平面図を示す。
に示すエミッタ電極引出し配線１２を作製する。図２に
図１（ｅ）の平面図を示す。
【００１７】このようにすれば、エミッタ電極引出し配
線を形成する部分の凹凸を小さくすることができるた
め、引出し配線の段切れや、引出し配線の厚さが局所的
に薄くることがないエミッタ電極引出し配線を容易に作
製することが可能である。
線を形成する部分の凹凸を小さくすることができるた
め、引出し配線の段切れや、引出し配線の厚さが局所的
に薄くることがないエミッタ電極引出し配線を容易に作
製することが可能である。
【００１８】実施例においては、絶縁膜としてＳｉ3 Ｎ
4 膜を用いたが、ＳｉＯ2 膜やポリイミドなどで行うこ
とも可能である。
4 膜を用いたが、ＳｉＯ2 膜やポリイミドなどで行うこ
とも可能である。
【００１９】
【発明の効果】以上に記したように、本発明のエミッタ
電極引出し配線および、その作製方法では、エミッタ電
極引出し配線を形成する部分の凹凸を小さくすることが
できるため、引出し配線の段切れや、引出し配線の厚さ
が局所的に薄くることがない。また、その結果として、
エミッタ電極引出し配線下の絶縁膜の厚さを厚くできる
ため、エミッタ電極引出し配線によるエミッタの寄生容
量を小さくすることも可能である。
電極引出し配線および、その作製方法では、エミッタ電
極引出し配線を形成する部分の凹凸を小さくすることが
できるため、引出し配線の段切れや、引出し配線の厚さ
が局所的に薄くることがない。また、その結果として、
エミッタ電極引出し配線下の絶縁膜の厚さを厚くできる
ため、エミッタ電極引出し配線によるエミッタの寄生容
量を小さくすることも可能である。
【図面の簡単な説明】
【図１】本発明のエミッタ電極引出し配線の作製方法を
示す工程順断面図
示す工程順断面図
【図２】図１（ｅ）に示すエミッタ電極引出し配線の平
面図
面図
【図３】従来のエミッタ電極引出し配線の作製方法を示
す工程順断面図
す工程順断面図
１ 半絶縁性ＧａＡｓ基板 ２ コレクタコンタクト層 ３ コレクタ層 ４ ベース層 ５ エミッタ層 ６ エミッタコンタクト層 ７ 素子分離領域 ８ エミッタ電極 ９ ベース電極 １０ Ｓｉ3 Ｎ4 膜 １１ レジスト １２ エミッタ電極引出し配線 １３ Ｓｉ3 Ｎ4 膜開口部 ２１ 半絶縁性ＧａＡｓ基板 ２２ コレクタコンタクト層 ２３ コレクタ層 ２４ ベース層 ２５ エミッタ層 ２６ エミッタコンタクト層 ２７ 素子分離領域 ２８ エミッタ電極 ２９ ベース電極 ３０ Ｓｉ3 Ｎ4 膜 ３１ エミッタ電極引出し配線
Claims (2)
- 【請求項１】メサ構造のエミッタ領域を有するバイポー
ラトランジスタのエミッタ電極引出し配線において、エ
ミッタ電極との接触長さが、エミッタ電極長と等しいこ
とを特徴とするエミッタ電極引出し配線。 - 【請求項２】メサ構造のエミッタ領域を有するバイポー
ラトランジスタのエミッタ電極引出し配線の作製方法に
おいて、エミッタ電極を形成後絶縁膜を堆積する工程
と、フォトリソグラフィーとドライエッチングにより、
前記エミッタ電極上に前記エミッタ電極長と同じかそれ
以上の長さを有する窓を開ける工程と、前記エミッタ電
極と接続する引出し配線を形成する工程とを有すること
を特徴とするエミッタ電極引出し配線の作製方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4196696A JPH0645345A (ja) | 1992-07-23 | 1992-07-23 | エミッタ電極引出し配線およびその作製方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4196696A JPH0645345A (ja) | 1992-07-23 | 1992-07-23 | エミッタ電極引出し配線およびその作製方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0645345A true JPH0645345A (ja) | 1994-02-18 |
Family
ID=16362073
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4196696A Pending JPH0645345A (ja) | 1992-07-23 | 1992-07-23 | エミッタ電極引出し配線およびその作製方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0645345A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020009125A (ko) * | 2000-07-24 | 2002-02-01 | 윤덕용 | 이종접합 바이폴라 트랜지스터의 제조방법 |
| KR100504190B1 (ko) * | 1998-09-25 | 2005-10-26 | 매그나칩 반도체 유한회사 | 헤테로 바이폴라 트랜지스터의 브릿지 형성방법 |
-
1992
- 1992-07-23 JP JP4196696A patent/JPH0645345A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100504190B1 (ko) * | 1998-09-25 | 2005-10-26 | 매그나칩 반도체 유한회사 | 헤테로 바이폴라 트랜지스터의 브릿지 형성방법 |
| KR20020009125A (ko) * | 2000-07-24 | 2002-02-01 | 윤덕용 | 이종접합 바이폴라 트랜지스터의 제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000021895A (ja) | 半導体装置及びその製造方法 | |
| EP0430086A2 (en) | Hetero junction bipolar transistor and its manufacturing method | |
| US5739062A (en) | Method of making bipolar transistor | |
| US5242843A (en) | Method for making a heterojunction bipolar transistor with improved high frequency response | |
| JPH1051012A (ja) | ＧａＡｓ基体をベースとする高周波ショットキーバリアダイオードの製造方法 | |
| JPH1070134A (ja) | ダブルヘテロ構造バイポーラトランジスタデバイスの製造方法 | |
| EP0424100B1 (en) | Method of fabricating a heterojunction bipolar transistor | |
| JPH04132230A (ja) | ヘテロバイポーラトランジスタの製造方法 | |
| JP2851044B2 (ja) | 半導体装置の製造方法 | |
| JPH0645345A (ja) | エミッタ電極引出し配線およびその作製方法 | |
| KR100568567B1 (ko) | 이종 접합 쌍극자 트랜지스터 및 그 제조 방법 | |
| US6458668B1 (en) | Method for manufacturing hetero junction bipolar transistor | |
| JPH09115919A (ja) | 半導体装置及びその製造方法 | |
| JPH10178021A (ja) | ヘテロバイポーラトランジスタ及びその製造方法 | |
| JP3279269B2 (ja) | ヘテロ接合バイポーラトランジスタ及びその製造方法 | |
| US7067898B1 (en) | Semiconductor device having a self-aligned base contact and narrow emitter | |
| JP3210354B2 (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| JP3244795B2 (ja) | 半導体装置の製造方法 | |
| JP3536840B2 (ja) | 半導体装置の製造方法 | |
| JP2734780B2 (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| JP2550715B2 (ja) | 半導体装置 | |
| JPH0571171B2 (ja) | ||
| JP2817191B2 (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| JPH06132297A (ja) | 半導体装置の製造方法 | |
| JP2615983B2 (ja) | ヘテロ接合バイポーラトランジスタの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 7 Free format text: PAYMENT UNTIL: 20090208 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 7 Free format text: PAYMENT UNTIL: 20090208 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100208 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110208 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20110208 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120208 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130208 Year of fee payment: 11 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |