JPH1051012A - ＧａＡｓ基体をベースとする高周波ショットキーバリアダイオードの製造方法 - Google Patents
ＧａＡｓ基体をベースとする高周波ショットキーバリアダイオードの製造方法Info
- Publication number
- JPH1051012A JPH1051012A JP9121985A JP12198597A JPH1051012A JP H1051012 A JPH1051012 A JP H1051012A JP 9121985 A JP9121985 A JP 9121985A JP 12198597 A JP12198597 A JP 12198597A JP H1051012 A JPH1051012 A JP H1051012A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- collector
- path
- subcollector
- sub
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000004888 barrier function Effects 0.000 title claims abstract description 55
- 239000000758 substrate Substances 0.000 title claims abstract description 13
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 10
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims abstract description 8
- 229920002120 photoresistant polymer Polymers 0.000 claims description 28
- 238000000034 method Methods 0.000 claims description 25
- 239000000463 material Substances 0.000 claims description 9
- 239000002184 metal Substances 0.000 claims description 9
- 238000000151 deposition Methods 0.000 claims description 5
- 238000001451 molecular beam epitaxy Methods 0.000 claims description 4
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- 238000005229 chemical vapour deposition Methods 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 238000005530 etching Methods 0.000 claims 4
- 238000000059 patterning Methods 0.000 claims 1
- 239000003989 dielectric material Substances 0.000 abstract description 3
- 125000005842 heteroatom Chemical group 0.000 abstract 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 239000002904 solvent Substances 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/66196—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices with an active layer made of a group 13/15 material
- H01L29/66204—Diodes
- H01L29/66212—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】
【課題】 ヘテロ接合バイポーラトランジスタの活性デ
バイス層を使用した接触抵抗の比較的小さいショットキ
ーバリアダイオードの製造方法を提供する。 【解決手段】 ＧａＡｓ基体(20)と、サブコレクタ層(2
2)と、コレクタ層(24)とが垂直方向に一体化されたプロ
ファイルでショットキーバリアダイオードが形成され
る。コレクタ層(24)の上に適当な誘電体材料(34)が付着
される。コレクタ層(24)及びサブコレクタ層(22)には、
バリア及びオーミック接点(42,40) のための経路(28,3
0) が形成される。コレクタ経路(28)は、コレクタ層(2
4)へと比較的深くエッチングされて、バリア接点(42)と
オーミック接点(40)との間の直列抵抗を下げ、カットオ
フ周波数性能を比較的高いものとする。
バイス層を使用した接触抵抗の比較的小さいショットキ
ーバリアダイオードの製造方法を提供する。 【解決手段】 ＧａＡｓ基体(20)と、サブコレクタ層(2
2)と、コレクタ層(24)とが垂直方向に一体化されたプロ
ファイルでショットキーバリアダイオードが形成され
る。コレクタ層(24)の上に適当な誘電体材料(34)が付着
される。コレクタ層(24)及びサブコレクタ層(22)には、
バリア及びオーミック接点(42,40) のための経路(28,3
0) が形成される。コレクタ経路(28)は、コレクタ層(2
4)へと比較的深くエッチングされて、バリア接点(42)と
オーミック接点(40)との間の直列抵抗を下げ、カットオ
フ周波数性能を比較的高いものとする。
Description
【０００１】
【発明の属する技術分野】本発明は、ショットキーバリ
アダイオード及びその製造方法に係り、より詳細には、
ヘテロ接合バイポーラトランジスタ（ＨＢＴ）の活性デ
バイス層を用いてショットキーバリアダイオードのバリ
アとオーミック接点との間の抵抗値を下げることによ
り、比較的高い性能及び高い信頼性を与えると共に、シ
ョットキーバリアダイオードを他のＧａＡｓ集積回路と
比較的容易に一体化してモノリシック多機能集積回路を
形成できるようにするショットキーバリアダイオードに
係る。
アダイオード及びその製造方法に係り、より詳細には、
ヘテロ接合バイポーラトランジスタ（ＨＢＴ）の活性デ
バイス層を用いてショットキーバリアダイオードのバリ
アとオーミック接点との間の抵抗値を下げることによ
り、比較的高い性能及び高い信頼性を与えると共に、シ
ョットキーバリアダイオードを他のＧａＡｓ集積回路と
比較的容易に一体化してモノリシック多機能集積回路を
形成できるようにするショットキーバリアダイオードに
係る。
【０００２】
【従来の技術】ショットキーバリアダイオードは、一般
的に公知である。このようなダイオードは、高周波サン
プル・ホールド増幅器やアナログ／デジタルコンバータ
のような用途に一般に使用される。又、ショットキーバ
リアダイオードは、種々のマイクロ波及びミリメータ波
の用途にも使用される。
的に公知である。このようなダイオードは、高周波サン
プル・ホールド増幅器やアナログ／デジタルコンバータ
のような用途に一般に使用される。又、ショットキーバ
リアダイオードは、種々のマイクロ波及びミリメータ波
の用途にも使用される。
【０００３】ショットキーバリアダイオードは、種々の
プロセスで製造されることが知られている。例えば、あ
る既知のショットキーバリアダイオードは、シリコンプ
ロセスにより製造される。シリコンプロセスで形成され
たショットキーバリアダイオードは、下部のシリコンシ
ョットキーバリアからのキャリアの注入が少ないために
比較的性能が悪いことが知られている。又、シリコン処
理は、比較的高い寄生容量をもつショットキーバリアダ
イオードを形成することも知られている。従って、シリ
コンで形成されたショットキーバリアダイオードは、あ
る用途では性能が悪く、他の用途には適していないこと
が知られている。
プロセスで製造されることが知られている。例えば、あ
る既知のショットキーバリアダイオードは、シリコンプ
ロセスにより製造される。シリコンプロセスで形成され
たショットキーバリアダイオードは、下部のシリコンシ
ョットキーバリアからのキャリアの注入が少ないために
比較的性能が悪いことが知られている。又、シリコン処
理は、比較的高い寄生容量をもつショットキーバリアダ
イオードを形成することも知られている。従って、シリ
コンで形成されたショットキーバリアダイオードは、あ
る用途では性能が悪く、他の用途には適していないこと
が知られている。
【０００４】又、ショットキーバリアダイオードは、Ｇ
ａＡｓ基体を用いたヘテロ接合バイポーラトランジスタ
（ＨＢＴ）処理技術から形成されることも知られてい
る。ショットキーバリアダイオードを製造するＨＢＴプ
ロセスの例が、本発明と同じ譲受人に譲渡された参考と
してここに取り上げるＣ．ストレイト、Ｄ．Ｋ．ウメモ
ト、Ａ．Ｋ．オキ及びＫ．コバヤシ氏の「モノリシック
マルチファンクション集積回路デバイスの製造方法(MET
HOD OF FABRICATING MONOLITHIC MULTIFUNCTIONINTEGRA
TED CIRCUIT DEVICES) 」と題する１９９５年１１月８
日出願の米国特許出願第０８／５５６，３２１号に開示
されている。この出願において、ＧａＡｓ基体にｎ＋サ
ブコレクタ層がエピタキシャル成長される。その後、こ
のサブコレクタ層の上にｎ−コレクタ層がエピタキシャ
ル成長され、コレクタメサを形成するようにエッチング
される。コレクタメサの上にはバリア接点が形成され、
そしてサブコレクタ層にはコレクタメサに隣接してオー
ミック接点が形成される。
ａＡｓ基体を用いたヘテロ接合バイポーラトランジスタ
（ＨＢＴ）処理技術から形成されることも知られてい
る。ショットキーバリアダイオードを製造するＨＢＴプ
ロセスの例が、本発明と同じ譲受人に譲渡された参考と
してここに取り上げるＣ．ストレイト、Ｄ．Ｋ．ウメモ
ト、Ａ．Ｋ．オキ及びＫ．コバヤシ氏の「モノリシック
マルチファンクション集積回路デバイスの製造方法(MET
HOD OF FABRICATING MONOLITHIC MULTIFUNCTIONINTEGRA
TED CIRCUIT DEVICES) 」と題する１９９５年１１月８
日出願の米国特許出願第０８／５５６，３２１号に開示
されている。この出願において、ＧａＡｓ基体にｎ＋サ
ブコレクタ層がエピタキシャル成長される。その後、こ
のサブコレクタ層の上にｎ−コレクタ層がエピタキシャ
ル成長され、コレクタメサを形成するようにエッチング
される。コレクタメサの上にはバリア接点が形成され、
そしてサブコレクタ層にはコレクタメサに隣接してオー
ミック接点が形成される。
【０００５】
【発明が解決しようとする課題】上記の特許出願におい
ては、ショットキーバリアダイオードは、ＨＢＴと同じ
ウェハに集積される。従って、ショットキーバリアダイ
オードのサブコレクタ層は、ＨＢＴのサブコレクタ層と
一般的に同じ厚みで形成される。それ故、バリアとオー
ミック接点との間の電流路、ひいては、直列抵抗が比較
的大きく、カットオフ周波数性能が希望より低いものと
なる。
ては、ショットキーバリアダイオードは、ＨＢＴと同じ
ウェハに集積される。従って、ショットキーバリアダイ
オードのサブコレクタ層は、ＨＢＴのサブコレクタ層と
一般的に同じ厚みで形成される。それ故、バリアとオー
ミック接点との間の電流路、ひいては、直列抵抗が比較
的大きく、カットオフ周波数性能が希望より低いものと
なる。
【０００６】
【課題を解決するための手段】本発明の目的は、公知技
術の種々の問題を解決することである。
術の種々の問題を解決することである。
【０００７】本発明の別の目的は、接触抵抗の比較的低
いショットキーバリアダイオードを製造する方法を提供
することである。
いショットキーバリアダイオードを製造する方法を提供
することである。
【０００８】本発明の更に別の目的は、カットオフ周波
数性能が比較的高いショットキーバリアダイオードを製
造する方法を提供することである。
数性能が比較的高いショットキーバリアダイオードを製
造する方法を提供することである。
【０００９】本発明の更に別の目的は、ヘテロ接合バイ
ポーラトランジスタ（ＨＢＴ）処理技術を用いたショッ
トキーバリアダイオードの製造方法を提供することであ
る。
ポーラトランジスタ（ＨＢＴ）処理技術を用いたショッ
トキーバリアダイオードの製造方法を提供することであ
る。
【００１０】要約すれば、本発明は、ＨＢＴの活性なデ
バイス層を用いたショットキーバリアダイオード及びそ
の製造方法に係る。このショットキーバリアダイオード
は、ＧａＡｓ基体上にサブコレクタ層及びコレクタ層を
もつ垂直方向に一体化されたプロファイルで形成され
る。コレクタ層の上には、適当な誘電体材料が付着され
る。コレクタ層及びサブコレクタ層にはバリア及びオー
ミック接点のための経路が形成される。サブコレクタの
経路は、サブコレクタ層へと比較的深くエッチングされ
て、バリアとオーミック接点との間の直列抵抗を下げ、
カットオフ周波数性能を比較的高いものにする。
バイス層を用いたショットキーバリアダイオード及びそ
の製造方法に係る。このショットキーバリアダイオード
は、ＧａＡｓ基体上にサブコレクタ層及びコレクタ層を
もつ垂直方向に一体化されたプロファイルで形成され
る。コレクタ層の上には、適当な誘電体材料が付着され
る。コレクタ層及びサブコレクタ層にはバリア及びオー
ミック接点のための経路が形成される。サブコレクタの
経路は、サブコレクタ層へと比較的深くエッチングされ
て、バリアとオーミック接点との間の直列抵抗を下げ、
カットオフ周波数性能を比較的高いものにする。
【００１１】
【発明の実施の形態】本発明のこれら及び他の目的は、
添付図面を参照した以下の詳細な説明から明らかとなろ
う。
添付図面を参照した以下の詳細な説明から明らかとなろ
う。
【００１２】図１ないし１０は、バリアとオーミック接
点との間の直列抵抗を減少し、比較的高いカットオフ性
能を生じさせる本発明によるショットキーバリアダイオ
ードを製造する処理段階を示す。本発明による方法で形
成されたショットキーバリアダイオードは、１０ボルト
以上の比較的高いブレークダウン電圧で７００ＧＨｚ以
上のカットオフ周波数を示す。従って、本発明により製
造されたショットキーバリアダイオードは、４０ＧＨｚ
までのミリメータ波ミクサや、サンプル・ホールド増幅
器のための超高速サンプリングブリッジに使用するのに
適している。
点との間の直列抵抗を減少し、比較的高いカットオフ性
能を生じさせる本発明によるショットキーバリアダイオ
ードを製造する処理段階を示す。本発明による方法で形
成されたショットキーバリアダイオードは、１０ボルト
以上の比較的高いブレークダウン電圧で７００ＧＨｚ以
上のカットオフ周波数を示す。従って、本発明により製
造されたショットキーバリアダイオードは、４０ＧＨｚ
までのミリメータ波ミクサや、サンプル・ホールド増幅
器のための超高速サンプリングブリッジに使用するのに
適している。
【００１３】図１を参照すれば、ヘテロ接合バイポーラ
トランジスタ（ＨＢＴ）の種々の活性層が垂直方向に一
体化されて、本発明によるショットキーバリアダイオー
ドが形成される。特に、ＧａＡｓ基体２０、ｎ＋材料で
形成されたサブコレクタ層２２、及びｎ−材料で形成さ
れたコレクタ層２４を含むデバイスプロファイルが互い
に上下に垂直方向に一体化される。これらの層２０、２
２及び２４は、分子ビームエピタキシー（ＭＢＥ）又は
金属有機化学蒸着（ＭＯＣＶＤ）によって形成される。
基体２０、サブコレクタ層２２及びコレクタ層２４の例
示的な厚みは、各々、２５ｍｍ、６０００Å及び７００
０Åである。コレクタ層２４の上には、例えば、１２０
００Åのホトレジスト２６がスピンされる。バリア接点
のためのコレクタエピタキシャル層２４におけるコレク
タ経路２８（図２）の位置を画成するためにホトマスク
２９が使用される。ホトレジスト層２６は、ホトマスク
２９を経て紫外線に曝される。次いで、ホトレジスト層
２６は、適当な溶媒で現像され、ホトレジスト層２６の
マスクされない部分が溶解除去され、コレクタ層２４の
一部分が露出される。
トランジスタ（ＨＢＴ）の種々の活性層が垂直方向に一
体化されて、本発明によるショットキーバリアダイオー
ドが形成される。特に、ＧａＡｓ基体２０、ｎ＋材料で
形成されたサブコレクタ層２２、及びｎ−材料で形成さ
れたコレクタ層２４を含むデバイスプロファイルが互い
に上下に垂直方向に一体化される。これらの層２０、２
２及び２４は、分子ビームエピタキシー（ＭＢＥ）又は
金属有機化学蒸着（ＭＯＣＶＤ）によって形成される。
基体２０、サブコレクタ層２２及びコレクタ層２４の例
示的な厚みは、各々、２５ｍｍ、６０００Å及び７００
０Åである。コレクタ層２４の上には、例えば、１２０
００Åのホトレジスト２６がスピンされる。バリア接点
のためのコレクタエピタキシャル層２４におけるコレク
タ経路２８（図２）の位置を画成するためにホトマスク
２９が使用される。ホトレジスト層２６は、ホトマスク
２９を経て紫外線に曝される。次いで、ホトレジスト層
２６は、適当な溶媒で現像され、ホトレジスト層２６の
マスクされない部分が溶解除去され、コレクタ層２４の
一部分が露出される。
【００１４】図２に示すように、選択的な湿式エッチン
グを使用して、例えば、６０００Åのコレクタ層２４及
び７０００Åのコレクタ接点層２２の場合に、コレクタ
層２４の一部分を５０００Åの深さに除去し、コレクタ
経路２８を形成する。以下に詳細に述べるように、コレ
クタ経路２８への深いエッチングは、強くドープされた
コレクタのｎ＋接点とオーミック接点との間の軽くドー
プされたｎ−コレクタの電流路を短縮し、ｎ−コレクタ
２４からの直列抵抗を下げ、ひいては、高周波カットオ
フ性能を改善する。
グを使用して、例えば、６０００Åのコレクタ層２４及
び７０００Åのコレクタ接点層２２の場合に、コレクタ
層２４の一部分を５０００Åの深さに除去し、コレクタ
経路２８を形成する。以下に詳細に述べるように、コレ
クタ経路２８への深いエッチングは、強くドープされた
コレクタのｎ＋接点とオーミック接点との間の軽くドー
プされたｎ−コレクタの電流路を短縮し、ｎ−コレクタ
２４からの直列抵抗を下げ、ひいては、高周波カットオ
フ性能を改善する。
【００１５】コレクタ接点アクセス部を画成するコレク
タ経路３０は、サブコレクタ層２４に対してサブコレク
タ経路３０（図４）を画成するようにパターン化された
別のホトマスク３２（図３）によって位置決めされる。
ホトレジスト層２６は、ホトマスク３２を通して再び紫
外線に曝され、そして適当な溶媒で現像され、ホトレジ
スト層２６のマスクされない部分が除去されて、コレク
タ層２４の別の部分が露出される。次いで、コレクタ層
２４を通してコレクタ接点層２２へ比較的深くエッチン
グし、例えば、６０００Åのコレクタ層２４及び７００
０Åのコレクタ接点層２２の場合に、５０００Åの深さ
にエッチングする選択的湿式エッチングにより、サブコ
レクタ経路３０が形成される。サブコレクタ経路３０が
形成された後に、図５に一般的に示すように、ホトレジ
スト層２６の残りの部分が適当な溶媒で除去される。ホ
トレジスト層２６が除去されると、例えば、２０００Å
の厚みの窒化シリコンのような誘電体が、図６に一般的
に示すように、コレクタ層２４の上と、コレクタ経路２
８及びサブコレクタ経路３０内に付着される。その後、
図７に示すように、誘電体層３４の上にホトレジスト層
３６がスピン処理される。ホトレジスト層３６の上にホ
トマスク３８が配置され、サブコレクタ経路２８及びコ
レクタ経路３０の誘電体層３４の部分を除去するように
パターン化される。サブコレクタ経路２８及びコレクタ
経路３０の誘電体層３４の部分は、図７に示すように、
選択的湿式又は乾式プラズマエッチングによって除去さ
れる。その後、図８に示すように、ホトマスク３８を使
用してホトレジスト３６を現像し、金属蒸着の準備をす
る。図９に示すように、ホトレジスト層３６の現像され
た領域の上と、サブコレクタ経路２４の露出されたサブ
コレクタ層２２と、コレクタ経路２８の露出されたコレ
クタ層２４とに、金属層３８が蒸着される。適当な溶媒
が付与され、図１０に示すように、ホトレジスト層３６
と、このホトレジスト層３６の上に形成された金属層３
８がリフトオフされる。リフトオフの後、サブコレクタ
経路３０にオーミック接点４０が形成され、一方、コレ
クタ経路２８にバリア接点４２が形成される。
タ経路３０は、サブコレクタ層２４に対してサブコレク
タ経路３０（図４）を画成するようにパターン化された
別のホトマスク３２（図３）によって位置決めされる。
ホトレジスト層２６は、ホトマスク３２を通して再び紫
外線に曝され、そして適当な溶媒で現像され、ホトレジ
スト層２６のマスクされない部分が除去されて、コレク
タ層２４の別の部分が露出される。次いで、コレクタ層
２４を通してコレクタ接点層２２へ比較的深くエッチン
グし、例えば、６０００Åのコレクタ層２４及び７００
０Åのコレクタ接点層２２の場合に、５０００Åの深さ
にエッチングする選択的湿式エッチングにより、サブコ
レクタ経路３０が形成される。サブコレクタ経路３０が
形成された後に、図５に一般的に示すように、ホトレジ
スト層２６の残りの部分が適当な溶媒で除去される。ホ
トレジスト層２６が除去されると、例えば、２０００Å
の厚みの窒化シリコンのような誘電体が、図６に一般的
に示すように、コレクタ層２４の上と、コレクタ経路２
８及びサブコレクタ経路３０内に付着される。その後、
図７に示すように、誘電体層３４の上にホトレジスト層
３６がスピン処理される。ホトレジスト層３６の上にホ
トマスク３８が配置され、サブコレクタ経路２８及びコ
レクタ経路３０の誘電体層３４の部分を除去するように
パターン化される。サブコレクタ経路２８及びコレクタ
経路３０の誘電体層３４の部分は、図７に示すように、
選択的湿式又は乾式プラズマエッチングによって除去さ
れる。その後、図８に示すように、ホトマスク３８を使
用してホトレジスト３６を現像し、金属蒸着の準備をす
る。図９に示すように、ホトレジスト層３６の現像され
た領域の上と、サブコレクタ経路２４の露出されたサブ
コレクタ層２２と、コレクタ経路２８の露出されたコレ
クタ層２４とに、金属層３８が蒸着される。適当な溶媒
が付与され、図１０に示すように、ホトレジスト層３６
と、このホトレジスト層３６の上に形成された金属層３
８がリフトオフされる。リフトオフの後、サブコレクタ
経路３０にオーミック接点４０が形成され、一方、コレ
クタ経路２８にバリア接点４２が形成される。
【００１６】上記技術に鑑み、本発明の多数の変更及び
修正が明らかとなろう。従って、本発明は、特許請求の
範囲内で、上記とは異なる仕方で実施できることを理解
されたい。
修正が明らかとなろう。従って、本発明は、特許請求の
範囲内で、上記とは異なる仕方で実施できることを理解
されたい。
【図１】処理の始めにおけるショットキーバリアダイオ
ードのエピタキシャル層を示す図で、ショットキーバリ
アダイオードの接点のためのコレクタ経路の位置を画成
するホトマスクを示す図である。
ードのエピタキシャル層を示す図で、ショットキーバリ
アダイオードの接点のためのコレクタ経路の位置を画成
するホトマスクを示す図である。
【図２】図１と同様であるが、コレクタ経路の形成を示
す図である。
す図である。
【図３】図２と同様であるが、サブコレクタ経路を画成
するためのホトマスクを示す図である。
するためのホトマスクを示す図である。
【図４】図３と同様であるが、サブコレクタ経路の形成
を示す図である。
を示す図である。
【図５】図４と同様であるが、サブコレクタ経路の現像
に使用されるホトレジストの除去を示す図である。
に使用されるホトレジストの除去を示す図である。
【図６】図５と同様であるが、誘電体の付着を示す図で
ある。
ある。
【図７】図６と同様であるが、バリア及びオーミック接
点のためのコレクタ及びサブコレクタ層のウエルにおい
て誘電体物質を除去するためのホトマスクを示す図であ
る。
点のためのコレクタ及びサブコレクタ層のウエルにおい
て誘電体物質を除去するためのホトマスクを示す図であ
る。
【図８】コレクタ及びサブコレクタにおいてショットキ
ーバリアダイオードのバリア及びオーミック接点の位置
を画成するためのホトマスクを示す図である。
ーバリアダイオードのバリア及びオーミック接点の位置
を画成するためのホトマスクを示す図である。
【図９】図８と同様であるが、金属層の付着を示す図で
ある。
ある。
【図１０】図９と同様であるが、ホトレジスト及びホト
レジストに付着された金属層の除去を示す図である。
レジストに付着された金属層の除去を示す図である。
【図１１】図１０と同様であるが、ショットキーバリア
ダイオードのバリアとオーミック接点との間の接触抵抗
を概略的に示す図である。
ダイオードのバリアとオーミック接点との間の接触抵抗
を概略的に示す図である。
２０ 基体 ２２ サブコレクタ層 ２４ コレクタ層 ２６ ホトレジスト ２８ コレクタ経路 ２９、３８ ホトマスク ３０ サブコレクタ経路 ３４ 誘電体層 ３６ ホトレジスト層 ４０ オーミック接点
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ドナルド ケイ ウメモト アメリカ合衆国 カリフォルニア州 90266 マンハッタン ビーチ ノース ペック アベニュー 612 (72)発明者 リーム ティー トラン アメリカ合衆国 カリフォルニア州 90504 トーランス フォントヒル 18826 (72)発明者 ドワイト シー ストライト アメリカ合衆国 カリフォルニア州 90740 シール ビーチ カレッジ パー ク ドライヴ 312
Claims (22)
- 【請求項１】 ａ）基体層、サブコレクタ層及びコレク
タ層を互いに上下に有する垂直方向に一体化されたプロ
ファイルの構造体を用意し； ｂ）上記コレクタ層の上にホトレジスト層を形成し； ｃ）上記コレクタ層にコレクタ経路をそして上記サブコ
レクタ層にサブコレクタ経路を画成するように１つ以上
のホトマスクをパターン化し； ｄ）上記ホトマスクを通して上記ホトレジスト層を露光
し； ｅ）上記ホトレジスト層を現像して、上記ホトレジスト
層の露光された部分を除去し、上記サブコレクタ層の第
１及び第２部分を露出したままにし； ｆ）上記第１の露出部分を上記コレクタ層へとエッチン
グしてコレクタ経路を形成すると共に、上記第２の露出
部分を上記サブコレクタ層へとエッチングしてサブコレ
クタ経路を形成し； ｇ）残りのホトレジストを上記コレクタ層から除去し； ｈ）上記露出されたコレクタ層の上と、上記コレクタ経
路及び上記サブコレクタ経路内に誘電体層を付着し； ｉ）上記誘電体層の上と、上記コレクタ経路内の上記露
出されたコレクタ領域及び上記サブコレクタ経路内の上
記露出されたサブコレクタ領域に第２のホトレジスト層
を付着し； ｊ）上記誘電体層及び上記第２のホトレジストの一部分
を上記コレクタ経路及び上記サブコレクタ経路から除去
して、上記コレクタ経路内の上記集合コレクタ層の一部
分及び上記サブコレクタ経路内の上記サブコレクタ層の
一部分を露出させ； ｋ）上記ホトレジストの残りの部分と、上記コレクタ経
路内の上記コレクタ層及び上記サブコレクタ経路内の上
記サブコレクタの露出部分とに金属を付着し；そして ｌ）上記ホトレジストと、上記第２のホトレジストに付
着された上記金属層を除去して、上記サブコレクタ経路
に形成されたオーミック接点及び上記コレクタ経路に形
成されたバリア接点を残す；という段階を備えたことを
特徴とするショットキーバリアダイオードを製造する方
法。 - 【請求項２】 上記基体材料は、ＧａＡｓから形成され
る請求項１に記載の方法。 - 【請求項３】 上記サブコレクタ層は、ｎ＋材料から形
成される請求項１に記載の方法。 - 【請求項４】 上記コレクタ層は、ｎ−材料から形成さ
れる請求項１に記載の方法。 - 【請求項５】 上記基体層、サブコレクタ層及びコレク
タ層は、分子ビームエピタキシー又は金属有機化学蒸着
により形成される請求項１に記載の方法。 - 【請求項６】 上記誘電体は、窒化シリコンから形成さ
れる請求項１に記載の方法。 - 【請求項７】 上記コレクタ経路及びサブコレクタ経路
は、個別のホトマスクによってパターン化される請求項
１に記載の方法。 - 【請求項８】 基体層と；サブコレクタ層と；コレクタ
層及び誘電体層とを備え、この誘電体層の第１及び第２
部分は、上記サブコレクタ層に第１接点を形成できるよ
うに除去され、そして上記誘電体層と上記コレクタ層を
通して上記サブコレクタ層へ経路が形成されて、コレク
タ経路を画成し；更に、上記サブコレクタ層の上記露出
領域に配置された第１接点と；上記コレクタ経路に形成
された第２接点と；を備えたことを特徴とするショット
キーバリアダイオード。 - 【請求項９】 上記コレクタ層の露出領域を残して上記
誘電体を通して上記コレクタ層に形成されたコレクタ経
路を更に備え、このコレクタ経路に上記第１接点が形成
される請求項８に記載のショットキーバリアダイオー
ド。 - 【請求項１０】 上記基体は、ＧａＡｓから形成される
請求項９に記載のショットキーバリアダイオード。 - 【請求項１１】 上記サブコレクタ層は、ｎ＋材料から
形成される請求項９に記載のショットキーバリアダイオ
ード。 - 【請求項１２】 上記コレクタ層は、ｎ−材料から形成
される請求項９に記載のショットキーバリアダイオー
ド。 - 【請求項１３】 上記基体層、サブコレクタ層及びコレ
クタ層は、分子ビームエピタキシー又は金属有機化学蒸
着により形成される請求項９に記載のショットキーバリ
アダイオード。 - 【請求項１４】 ａ）基体層、サブコレクタ層及びコレ
クタ層を互いに上下に有する垂直方向に一体化されたプ
ロファイルの構造体を形成し； ｂ）上記コレクタ層の上に誘電体層を付着し； ｃ）上記サブコレクタ層にサブコレクタ経路を形成し
て、上記サブコレクタ層の一部分を露出させ； ｄ）上記サブコレクタ経路の上記露出された部分にオー
ミック接点を形成し； ｅ）上記コレクタ層の一部分を露出し；そして ｆ）上記コレクタ層の上記露出された部分にバリア接点
を形成する；という段階を備えたことを特徴とするショ
ットキーバリアダイオードを製造する方法。 - 【請求項１５】 上記コレクタ層にコレクタ経路を形成
するという段階を更に備え、上記コレクタ層の上記露出
された部分は、このコレクタ経路内にある請求項１４に
記載の方法。 - 【請求項１６】 上記基体層は、ＧａＡｓから形成され
る請求項１４に記載の方法。 - 【請求項１７】 上記サブコレクタ層は、ｎ＋材料から
形成される請求項１４に記載の方法。 - 【請求項１８】 上記コレクタ層は、ｎ−材料から形成
される請求項１４に記載の方法。 - 【請求項１９】 上記基体層、サブコレクタ層及びコレ
クタ層は、分子ビームエピタキシーにより形成される請
求項１４に記載の方法。 - 【請求項２０】 上記サブコレクタ経路は、エッチング
により形成される請求項１４に記載の方法。 - 【請求項２１】 上記コレクタ経路は、エッチングによ
り形成される請求項１５に記載の方法。 - 【請求項２２】 上記誘電体は、窒化シリコンである請
求項１４に記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/645,361 US5930636A (en) | 1996-05-13 | 1996-05-13 | Method of fabricating high-frequency GaAs substrate-based Schottky barrier diodes |
| US08/645361 | 1996-05-13 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1051012A true JPH1051012A (ja) | 1998-02-20 |
Family
ID=24588697
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9121985A Pending JPH1051012A (ja) | 1996-05-13 | 1997-05-13 | ＧａＡｓ基体をベースとする高周波ショットキーバリアダイオードの製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US5930636A (ja) |
| EP (1) | EP0810644A3 (ja) |
| JP (1) | JPH1051012A (ja) |
| KR (1) | KR100277419B1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6525346B2 (en) | 1999-12-14 | 2003-02-25 | Nec Corporation | Semiconductor device and its manufacturing method capable of reducing low frequency noise |
| WO2010073871A1 (ja) * | 2008-12-26 | 2010-07-01 | 日本電気株式会社 | 半導体装置、ショットキバリアダイオード、電子装置、および半導体装置の製造方法 |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6580139B1 (en) | 2000-07-20 | 2003-06-17 | Emcore Corporation | Monolithically integrated sensing device and method of manufacture |
| US6734476B2 (en) * | 2001-06-14 | 2004-05-11 | Ixys Corporation | Semiconductor devices having group III-V compound layers |
| JP4954463B2 (ja) * | 2004-10-22 | 2012-06-13 | 三菱電機株式会社 | ショットキーバリアダイオード |
| US20060226513A1 (en) * | 2005-03-29 | 2006-10-12 | Masaya Iwamoto | Elimination of low frequency oscillations in semiconductor circuitry |
| US8173505B2 (en) * | 2008-10-20 | 2012-05-08 | Freescale Semiconductor, Inc. | Method of making a split gate memory cell |
| US8603885B2 (en) | 2011-01-04 | 2013-12-10 | International Business Machines Corporation | Flat response device structures for bipolar junction transistors |
| CN102437177B (zh) * | 2011-12-01 | 2013-09-04 | 重庆平伟实业股份有限公司 | 一种新型肖特基倒封装芯片及制造工艺 |
| RU2525154C1 (ru) * | 2013-02-18 | 2014-08-10 | Василий Иванович Юркин | Способ управления током и устройство для его осуществления |
| KR20150014641A (ko) | 2013-07-30 | 2015-02-09 | 서울반도체 주식회사 | 질화갈륨계 다이오드 및 그 제조 방법 |
| KR102371319B1 (ko) * | 2019-04-16 | 2022-03-07 | 한국전자통신연구원 | 쇼트키 장벽 다이오드 및 그의 제조 방법 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3047821A1 (de) * | 1980-12-18 | 1982-07-15 | Siemens AG, 1000 Berlin und 8000 München | Schottky-diode und verfahren zu deren herstellung |
| US4499656A (en) * | 1983-08-15 | 1985-02-19 | Sperry Corporation | Deep mesa process for fabricating monolithic integrated Schottky barrier diode for millimeter wave mixers |
| JPS60148170A (ja) * | 1984-01-12 | 1985-08-05 | Fujitsu Ltd | 半導体装置の製造方法 |
| WO1985003597A1 (en) * | 1984-02-03 | 1985-08-15 | Advanced Micro Devices, Inc. | A bipolar transistor with active elements formed in slots |
| DE3421482A1 (de) * | 1984-06-08 | 1985-12-12 | Siemens AG, 1000 Berlin und 8000 München | Schottky-diode mit integriertem rc-glied |
| JPS6281120A (ja) * | 1985-10-03 | 1987-04-14 | Fujitsu Ltd | 半導体装置 |
| JPS6477164A (en) * | 1987-09-18 | 1989-03-23 | Fujitsu Ltd | Semiconductor device and manufacture thereof |
| JPH01183155A (ja) * | 1988-01-18 | 1989-07-20 | Toshiba Corp | ヘテロ接合バイポーラトランジスタ |
| US5223449A (en) * | 1989-02-16 | 1993-06-29 | Morris Francis J | Method of making an integrated circuit composed of group III-V compound field effect and bipolar semiconductors |
| US5097312A (en) * | 1989-02-16 | 1992-03-17 | Texas Instruments Incorporated | Heterojunction bipolar transistor and integration of same with field effect device |
| US5162243A (en) * | 1991-08-30 | 1992-11-10 | Trw Inc. | Method of producing high reliability heterojunction bipolar transistors |
| JPH06342803A (ja) * | 1992-05-29 | 1994-12-13 | Texas Instr Inc <Ti> | トランジスタ |
| US5268315A (en) * | 1992-09-04 | 1993-12-07 | Tektronix, Inc. | Implant-free heterojunction bioplar transistor integrated circuit process |
| US5571732A (en) * | 1993-08-19 | 1996-11-05 | Texas Instruments Incorporated | Method for fabricating a bipolar transistor |
| DE69522075T2 (de) * | 1994-11-02 | 2002-01-03 | Trw Inc., Redondo Beach | Verfahren zum Herstellen von multifunktionellen, monolithisch-integrierten Schaltungsanordnungen |
| JPH08236540A (ja) * | 1995-03-01 | 1996-09-13 | Mitsubishi Electric Corp | 半導体装置の製造方法、及び半導体装置 |
-
1996
- 1996-05-13 US US08/645,361 patent/US5930636A/en not_active Expired - Fee Related
-
1997
- 1997-04-01 EP EP97105382A patent/EP0810644A3/en not_active Withdrawn
- 1997-05-12 KR KR1019970018195A patent/KR100277419B1/ko not_active IP Right Cessation
- 1997-05-13 JP JP9121985A patent/JPH1051012A/ja active Pending
- 1997-05-30 US US08/865,890 patent/US6037646A/en not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6525346B2 (en) | 1999-12-14 | 2003-02-25 | Nec Corporation | Semiconductor device and its manufacturing method capable of reducing low frequency noise |
| WO2010073871A1 (ja) * | 2008-12-26 | 2010-07-01 | 日本電気株式会社 | 半導体装置、ショットキバリアダイオード、電子装置、および半導体装置の製造方法 |
| JP5374520B2 (ja) * | 2008-12-26 | 2013-12-25 | ルネサスエレクトロニクス株式会社 | 半導体装置、ショットキバリアダイオード、電子装置、および半導体装置の製造方法 |
| US8772785B2 (en) | 2008-12-26 | 2014-07-08 | Renesas Electronics Corporation | Semiconductor device, schottky barrier diode, electronic apparatus, and method of producing semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0810644A3 (en) | 1998-01-28 |
| US5930636A (en) | 1999-07-27 |
| KR100277419B1 (ko) | 2001-02-01 |
| US6037646A (en) | 2000-03-14 |
| EP0810644A2 (en) | 1997-12-03 |
| KR970077615A (ko) | 1997-12-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8697532B2 (en) | InP based heterojunction bipolar transistors with emitter-up and emitter-down profiles on a common wafer | |
| US7419862B2 (en) | Method of fabricating pseudomorphic high electron mobility transistor | |
| US4731340A (en) | Dual lift-off self aligning process for making heterojunction bipolar transistors | |
| US20020053683A1 (en) | Method of manufacturing a semiconductor component and semiconductor component thereof | |
| JPH0797589B2 (ja) | ヘテロ接合型バイポ−ラトランジスタの製造方法 | |
| JPH06163566A (ja) | ヘテロ接合バイポーラ・トランジスタの１／ｆ雑音の縮減 | |
| JPH1051012A (ja) | ＧａＡｓ基体をベースとする高周波ショットキーバリアダイオードの製造方法 | |
| US5344786A (en) | Method of fabricating self-aligned heterojunction bipolar transistors | |
| US5064772A (en) | Bipolar transistor integrated circuit technology | |
| EP1251555B1 (en) | Method of fabricating HBT devices | |
| US5739062A (en) | Method of making bipolar transistor | |
| JP2937944B2 (ja) | 非常に高利得のヘテロ接合バイポーラトランジスタを製造する方法 | |
| JPH1070134A (ja) | ダブルヘテロ構造バイポーラトランジスタデバイスの製造方法 | |
| US20060284282A1 (en) | Heterjunction bipolar transistor with tunnelling mis emitter junction | |
| US5471078A (en) | Self-aligned heterojunction bipolar transistor | |
| KR100568567B1 (ko) | 이종 접합 쌍극자 트랜지스터 및 그 제조 방법 | |
| US5726468A (en) | Compound semiconductor bipolar transistor | |
| US7067898B1 (en) | Semiconductor device having a self-aligned base contact and narrow emitter | |
| JPH0571171B2 (ja) | ||
| KR100198425B1 (ko) | 폴리이미드를 이용한 이종접합 바이폴라 트랜지스터의 제조방법 | |
| CN117577527A (zh) | 半导体结构及其形成方法 | |
| JP2003258004A (ja) | メサ型半導体装置及びその製造方法 | |
| JP4350176B2 (ja) | 半導体装置の製造方法と半導体装置 | |
| JP3536840B2 (ja) | 半導体装置の製造方法 | |
| JPH0645345A (ja) | エミッタ電極引出し配線およびその作製方法 |