KR970077615A - 고주파 특성을 가진 GaAs 기판위에 쇼트키 장벽 다이오드를 만드는 방법 - Google Patents

고주파 특성을 가진 GaAs 기판위에 쇼트키 장벽 다이오드를 만드는 방법 Download PDF

Info

Publication number
KR970077615A
KR970077615A KR1019970018195A KR19970018195A KR970077615A KR 970077615 A KR970077615 A KR 970077615A KR 1019970018195 A KR1019970018195 A KR 1019970018195A KR 19970018195 A KR19970018195 A KR 19970018195A KR 970077615 A KR970077615 A KR 970077615A
Authority
KR
South Korea
Prior art keywords
layer
collector
subcollector
schottky barrier
photoresist
Prior art date
Application number
KR1019970018195A
Other languages
English (en)
Other versions
KR100277419B1 (ko
Inventor
아론 케이 오키
도날드 케이 우메모토
림 티 트란
드와이트 씨 스트라이트
Original Assignee
월리엄 이. 갈라스
티 알 더블유 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 월리엄 이. 갈라스, 티 알 더블유 인코포레이티드 filed Critical 월리엄 이. 갈라스
Publication of KR970077615A publication Critical patent/KR970077615A/ko
Application granted granted Critical
Publication of KR100277419B1 publication Critical patent/KR100277419B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66196—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices with an active layer made of a group 13/15 material
    • H01L29/66204—Diodes
    • H01L29/66212—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Bipolar Transistors (AREA)

Abstract

쇼트키 (장벽 다이오드(shottky barrier diode)와 HBT 활성 장치 층들(active layers)을 이용하여 쇼트키 장벽 다이오드를 제조하는 방법. 쇼트키 장벽 다이오드는 GaAs 기판 위에서 수직으로 집적되어 있는 프로파일(profile)과 서브컬렉터층(subcollector layer : 22) 및 컬렉터층(collector layer : 24)으로 형성된다. 적절한 유전체(dielectric) 물질(34)은 컬렉터 층(24)의 맨 위에 침착되어 있다. 바이어스(vias : 28, 30)들은 장벽과 저항 접촉(ohmic contact)들 (42, 40)을 위해 컬렉터층(24)과 서브컬렉터층(22)내에 형성된다. 컬렉터 바이어스(28)는 장벽 접촉(42)과 저항접촉(40) 사이의 직렬 저항(series resistance)을 낮추기 위해 컬렉터층(24)으로 비교적 깊게 에칭되어진다(etched into) 상기 과정은 비교적 높은 주파수 특성을 초래하게 된다.

Description

고주파 특성을 가진 GaAs 기판위에 쇼트키 장벽 다이오드를 만드는 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 쇼트키 장벽 다이오드 접촉 상태를 나타내기 위해 컬렉터 바이어(via)의 위치를 한정하는 포트마스크(photomask)의 제조과정을 도시한 프로세스(process)의 처음과정에서, 쇼트키 장벽 다이오드의 에피택셜(epitaxial) 층들을 도시한 정면도.

Claims (22)

  1. 쇼트키 장벽 다이오드를 제조하는 방법에 있어서, a) 기판층, 서브 컬렉터층과 컬렉터층을 갖고 있는 수직으로 집적된 프로파일을 갖고 있는 구조를 제공하는 단계과, b) 상기 컬렉터 층의 맨 위에 포토레지스트층을 형성하는 단계와, c) 상기 컬렉터층내에 컬렉터 바이어를, 상기 서브 컬렉터층에 서브 컬렉터 바이어를 한정하기 위해 한개 또는 그 이상의 포토마스크를 패터닝하는 단계와, d) 상기 포토레지스트층을 상기 포토마스크를 통해 노출시키는 단계와, e) 상기 포토레지스트층의 노출된 부분들이 제거되며, 상기 서브컬렉터층의 제1과 제2부분이 노출되어지도록 상기 포토레지스트층을 생성시키는 단계와, f) 서브컬렉터 바이어를 형성하기 위해, 상기 서브컬렉터층으로 상기 제2의 노출된 부분을, 그리고 컬렉터 바이어를 형성하기 위해, 상기 컬렉터층으로 상기 제1의 노출된 부분을 에칭시키는 단계와, g) 상기 컬렉터층으로부터 나머지 포토레지스트를 제거하는 단계와, h) 상기 노출된 컬렉터층의 맨 위에다 상기 컬렉터 바이어와 상기 서브컬렉터 바이어 뿐만 아니라, 유전체층을 침착시키는 단계와, i) 상기 유전체층의 맨 위에다, 상기 컬렉터 바이어내에 있는 상기 노출된 컬렉터 영역과, 상기 서브컬렉터 바이어내에 있는 상기 노출된 서브컬렉터 영역과 제2의 포토레지스트층을 침착시키는 단계와, j) 상기 컬렉터 바이어내에 있는 상기 컬렉터층의 한 부분과 상기 서브컬렉터 바이어내에 있는 상기 서브컬렉터층의 한 부분을 노출시키기 위해 상기 컬렉터 바이어와 상기 거브컬렉터 바이어로부터 상기 유전체층과 상기 제2의 포토레지스트를 제거하는 단계와, k) 상기 컬렉터 바이어내에 있는 상기 컬렉터층과 상기 서브컬렉터 바이어내에 있는 상기 서브컬렉터의 노출된 부분과 상기 포토레지스트 나머지 부분 위에 금속을 침착시키는 단계와, l) 상기 제2의 포토레지스트 위에 침착된 상기 금속층 뿐만 아니라 상기 포토레지스트를 제거하여, 상기 서브컬렉터 바이어내에는 저항 접촉이 형성되고, 상기 컬렉터 바이어내에는 장벽 접촉이 형성되는 단계로 구성되어 있는 방법.
  2. 제1항에 있어서, 상기 기판 물질은 GaAs으로 만들어져 있는 방법.
  3. 제1항에 있어서, 상기 서브컬렉터층은 n+ 물질로 만들어져 있는 방법.
  4. 제1항에 있어서, 상기 컬렉터층은 n- 물질로 만들어져 있는 방법.
  5. 제1항에 있어서, 상기 기판층, 상기 서브컬렉터층과 상기 컬렉터층은 분자빔 에피택시 또는 금속유기 화학적 증기 침착법에 의해 형성되는 방법.
  6. 제1항에 있어서, 상기 유전체는 실리콘 질화물로 형성되어지는 방법.
  7. 제1항에 있어서, 상기 컬렉터 바이어와 상기 서브컬렉터 바이어는 독립된 포토마스크들에 의해서 패턴이 되어지는 방법.
  8. 쇼트키 장벽 다이오드에 있어서, 한개의 기판층과, 한개의 서브컬렉터층과, 컬렉터층과 유전체층 및, 상기 서브컬렉터층의 상기 노출된 영역 위에 침착된 제1접촉과, 상기 컬렉터 바이어내에 형성된 제2접촉으로 구성되어 있으며, 상기 유전체층의 제1과 제2부분들은 제거되어, 제1접속이 상기 서브컬렉터층 위에 형성되며, 바이어는 상기 유전체층과 상기 컬렉터층에서 컬렉터 바이어를 한정하는 상기 서브컬렉터층에 걸쳐 형성되는 것을 특징으로 하는 쇼트키 장벽 다이오드.
  9. 제8항에 있어서, 상기 유전체를 통해 상기 컬렉터층내에 형성된 컬렉터 바이어를 추가로 포함하고 있으며, 상기 컬렉터층의 노출된 영역을 남겨두며, 상기 제1의 접촉은 상기 컬렉터 바이어내에서 형성되는 것을 특징으로 하는 쇼트키 장벽 다이오드.
  10. 제9항에 있어서, 상기 기판은 GaAs으로 만들어져 있는 쇼트키 장벽 다이오드.
  11. 제9항에 있어서, 상기 서브컬렉터층은 n+ 물질로 만들어져 있는 쇼트키 장벽 다이오드.
  12. 제9항에 있어서, 상기 컬렉터층은 n- 물질로 만들어져 있는 쇼트키 장벽 다이오드.
  13. 제9항에 있어서, 상기 기판층, 상기 서브컬렉터층과 상기 컬렉터층은 분자빔 에피택시 또는 금속유기 화학적 증기 침착법에 의해 형성된 쇼트키 장벽 다이오드.
  14. 쇼트키 장벽 다이오드를 만드는 방법에 있어서, a) 기판층, 서브 컬렉터층과 컬렉터층을 갖고 있는 수직으로 집적된 프로파일로 구성된 어떤 구조를 형성하는 단계와, b) 상기 컬렉터층 위에 유전체층을 침착시키는 단계와, c) 상기 서브컬렉터층내에 서브컬렉터 바이어를 형성시킴으로써, 상기 서브컬렉터층의 한 부분을 노출시키는 단계와, d) 상기 서브컬렉터 바이어의 상기 노출된 부분 위에 저항 접촉부분을 형성시키는 단계와, e) 상기 컬렉터층의 한 부분을 노출시키는 단계와, f) 상기 컬렉터층의 상기 노출된 부분위에 장벽 접촉 부분을 형성하는 단계로 구성되는 방법.
  15. 14항에 있어서, 상기 컬렉터층내에 컬렉터 바이어를 형성하는 단계를 추가로 포함하고 있으며, 상기 컬렉터층의 상기 노출된 부분은 상기 컬렉터 바이어내에 있는 것을 특징으로 하는 방법.
  16. 제14항에 있어서, 상기 기판층은 GaAs으로 만들어져 있는 방법.
  17. 제14항에 있어서, 상기 서브컬렉터층은 n+ 물질로 만들어져 있는 방법.
  18. 제14항에 있어서, 상기 컬렉터층은 n- 물질로 만들어져 있는 방법.
  19. 제14항에 있어서, 상기 기판층, 상기 서브컬렉터층과 상기 컬렉터층은 분자빔 에피택시에 의해 형성되는 방법.
  20. 제14항에 있어서, 상기 서브컬렉터 바이어는 에칭에 의해 형성되는 방법.
  21. 제15항에 있어서, 상기 컬렉터 바이어는 에칭에 의해 형성되는 방법.
  22. 제14항에 있어서, 상기 유전체는 실리콘 질화물인 것이 특징인 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019970018195A 1996-05-13 1997-05-12 쇼트키 장벽 다이오드 및 쇼트키 장벽 다이오드 제조 방법 KR100277419B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US645,361 1991-01-29
US08/645,361 US5930636A (en) 1996-05-13 1996-05-13 Method of fabricating high-frequency GaAs substrate-based Schottky barrier diodes

Publications (2)

Publication Number Publication Date
KR970077615A true KR970077615A (ko) 1997-12-12
KR100277419B1 KR100277419B1 (ko) 2001-02-01

Family

ID=24588697

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970018195A KR100277419B1 (ko) 1996-05-13 1997-05-12 쇼트키 장벽 다이오드 및 쇼트키 장벽 다이오드 제조 방법

Country Status (4)

Country Link
US (2) US5930636A (ko)
EP (1) EP0810644A3 (ko)
JP (1) JPH1051012A (ko)
KR (1) KR100277419B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2833412A2 (en) 2013-07-30 2015-02-04 Seoul Semiconductor Co., Ltd. Gallium nitride-based Schottky diode and method of fabricating the same

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001177060A (ja) * 1999-12-14 2001-06-29 Nec Corp モノリシック集積回路装置及びその製造方法
US6580139B1 (en) 2000-07-20 2003-06-17 Emcore Corporation Monolithically integrated sensing device and method of manufacture
US6734476B2 (en) * 2001-06-14 2004-05-11 Ixys Corporation Semiconductor devices having group III-V compound layers
JP4954463B2 (ja) * 2004-10-22 2012-06-13 三菱電機株式会社 ショットキーバリアダイオード
US20060226513A1 (en) * 2005-03-29 2006-10-12 Masaya Iwamoto Elimination of low frequency oscillations in semiconductor circuitry
US8173505B2 (en) * 2008-10-20 2012-05-08 Freescale Semiconductor, Inc. Method of making a split gate memory cell
WO2010073871A1 (ja) * 2008-12-26 2010-07-01 日本電気株式会社 半導体装置、ショットキバリアダイオード、電子装置、および半導体装置の製造方法
US8603885B2 (en) 2011-01-04 2013-12-10 International Business Machines Corporation Flat response device structures for bipolar junction transistors
CN102437177B (zh) * 2011-12-01 2013-09-04 重庆平伟实业股份有限公司 一种新型肖特基倒封装芯片及制造工艺
RU2525154C1 (ru) * 2013-02-18 2014-08-10 Василий Иванович Юркин Способ управления током и устройство для его осуществления
KR102371319B1 (ko) 2019-04-16 2022-03-07 한국전자통신연구원 쇼트키 장벽 다이오드 및 그의 제조 방법

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3047821A1 (de) * 1980-12-18 1982-07-15 Siemens AG, 1000 Berlin und 8000 München Schottky-diode und verfahren zu deren herstellung
US4499656A (en) * 1983-08-15 1985-02-19 Sperry Corporation Deep mesa process for fabricating monolithic integrated Schottky barrier diode for millimeter wave mixers
JPS60148170A (ja) * 1984-01-12 1985-08-05 Fujitsu Ltd 半導体装置の製造方法
DE3586341T2 (de) * 1984-02-03 1993-02-04 Advanced Micro Devices Inc Bipolartransistor mit in schlitzen gebildeten aktiven elementen.
DE3421482A1 (de) * 1984-06-08 1985-12-12 Siemens AG, 1000 Berlin und 8000 München Schottky-diode mit integriertem rc-glied
JPS6281120A (ja) * 1985-10-03 1987-04-14 Fujitsu Ltd 半導体装置
JPS6477164A (en) * 1987-09-18 1989-03-23 Fujitsu Ltd Semiconductor device and manufacture thereof
JPH01183155A (ja) * 1988-01-18 1989-07-20 Toshiba Corp ヘテロ接合バイポーラトランジスタ
US5223449A (en) * 1989-02-16 1993-06-29 Morris Francis J Method of making an integrated circuit composed of group III-V compound field effect and bipolar semiconductors
US5097312A (en) * 1989-02-16 1992-03-17 Texas Instruments Incorporated Heterojunction bipolar transistor and integration of same with field effect device
US5162243A (en) * 1991-08-30 1992-11-10 Trw Inc. Method of producing high reliability heterojunction bipolar transistors
JPH06342803A (ja) * 1992-05-29 1994-12-13 Texas Instr Inc <Ti> トランジスタ
US5268315A (en) * 1992-09-04 1993-12-07 Tektronix, Inc. Implant-free heterojunction bioplar transistor integrated circuit process
US5571732A (en) * 1993-08-19 1996-11-05 Texas Instruments Incorporated Method for fabricating a bipolar transistor
DE69522075T2 (de) * 1994-11-02 2002-01-03 Trw Inc., Redondo Beach Verfahren zum Herstellen von multifunktionellen, monolithisch-integrierten Schaltungsanordnungen
JPH08236540A (ja) * 1995-03-01 1996-09-13 Mitsubishi Electric Corp 半導体装置の製造方法、及び半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2833412A2 (en) 2013-07-30 2015-02-04 Seoul Semiconductor Co., Ltd. Gallium nitride-based Schottky diode and method of fabricating the same
US9142688B2 (en) 2013-07-30 2015-09-22 Seoul Semiconductor Co., Ltd. Gallium nitride-based diode and method of fabricating the same

Also Published As

Publication number Publication date
EP0810644A3 (en) 1998-01-28
EP0810644A2 (en) 1997-12-03
JPH1051012A (ja) 1998-02-20
KR100277419B1 (ko) 2001-02-01
US6037646A (en) 2000-03-14
US5930636A (en) 1999-07-27

Similar Documents

Publication Publication Date Title
WO2005038867A3 (en) Semiconductor device with a toroidal-like junction
JPH06232150A (ja) ヘテロ接合バイポーラ・トランジスタ集積回路の製造方法
KR970077615A (ko) 고주파 특성을 가진 GaAs 기판위에 쇼트키 장벽 다이오드를 만드는 방법
EP0288691B1 (en) Bipolar transistor structure with self-aligned device and isolation and fabrication process therefor
US5344786A (en) Method of fabricating self-aligned heterojunction bipolar transistors
US6406965B1 (en) Method of fabricating HBT devices
US5171697A (en) Method of forming multiple layer collector structure for bipolar transistors
US6352901B1 (en) Method of fabricating a bipolar junction transistor using multiple selectively implanted collector regions
US5892248A (en) Double photoresist layer self-aligned heterojuction bipolar transistor
US5739062A (en) Method of making bipolar transistor
EP0525762B1 (en) Microwave heterojunction bipolar transistor, and corresponding integrated circuit and fabrication methods
KR970077614A (ko) 매우 높은 이득의 헤테로 접합 바이폴라 트랜지스터 제조 방법
US5286997A (en) Method for forming an isolated, low resistance epitaxial subcollector for bipolar transistors
JPH05218063A (ja) 相補形ヘテロ接合バイポーラトランジスタの製造方法
KR930015107A (ko) 쇼트키 다이오드 구조 및 그 제조방법
US5541424A (en) Permeable base transistor having laminated layers
US5471078A (en) Self-aligned heterojunction bipolar transistor
KR940008111A (ko) 역행 n웰 캐소드 쇼트키 트랜지스터 및 이를 제조하는 방법
US20050085044A1 (en) Method for the production of a hetero-bipolar transistor
US6448162B1 (en) Method for producing schottky diodes
US7067898B1 (en) Semiconductor device having a self-aligned base contact and narrow emitter
US5528060A (en) Microwave heterojunction bipolar transistors suitable for low-power, low-noise, and high-power applications
US6680236B2 (en) Ion-implantation and shallow etching to produce effective edge termination in high-voltage heterojunction bipolar transistors
KR100197001B1 (ko) 바이폴라소자 및 그 제조방법
JPH0571171B2 (ko)

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20051007

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee