KR970077614A - 매우 높은 이득의 헤테로 접합 바이폴라 트랜지스터 제조 방법 - Google Patents

매우 높은 이득의 헤테로 접합 바이폴라 트랜지스터 제조 방법 Download PDF

Info

Publication number
KR970077614A
KR970077614A KR1019970018194A KR19970018194A KR970077614A KR 970077614 A KR970077614 A KR 970077614A KR 1019970018194 A KR1019970018194 A KR 1019970018194A KR 19970018194 A KR19970018194 A KR 19970018194A KR 970077614 A KR970077614 A KR 970077614A
Authority
KR
South Korea
Prior art keywords
film
base
emitter
contact
bipolar transistor
Prior art date
Application number
KR1019970018194A
Other languages
English (en)
Other versions
KR100254715B1 (ko
Inventor
아론 케이 오키
드와이트 씨 스트레이트
도날드 케이 우메모토
라임 티 트란
Original Assignee
윌리엄 이. 갈라스
티 알 더블유 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=24601143&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=KR970077614(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by 윌리엄 이. 갈라스, 티 알 더블유 인코포레이티드 filed Critical 윌리엄 이. 갈라스
Publication of KR970077614A publication Critical patent/KR970077614A/ko
Application granted granted Critical
Publication of KR100254715B1 publication Critical patent/KR100254715B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/6631—Bipolar junction transistors [BJT] with an active layer made of a group 13/15 material
    • H01L29/66318—Heterojunction transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H01L29/7371—Vertical transistors

Abstract

본 발명은 기판막, 컬렉터 접촉막, 컬렉터막, 베이스막, 에미터막을 포함하여 수직방향으로 집적화된 헤테로 접합 바이폴라 트랜지스터(HB)를 개시하며, 상기 에미터막은 AlGaAs로 구성되고, 에미터 메사에 근접한 비교적 얇은 패시베이션 막을 남겨둔채 에칭되므로써 에미터 메사를 형성하며 보다 넓은 밴드갭을 얻게되고, 그에 따라 에미터 베이스 접합에서 표면 재결합 속도를 최소로하여 디바이스 전체 이득(β)을 향상시킨다. p-저항성 금속을 n-형 패시베이션막상에서 증발시켜 베이스 금속 접촉을 형성하고, p-저항 접촉이 어닐링하여 패시베이션막과 베이스막과 반응시켜 p-형 금속 확산과 저항성 접촉을 얻는다.

Description

매우 높은 이득의 헤테로 접합 바이폴라 트랜지스터 제조 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명에 따라 패시베이션막의 위에 형성된 베이스 금속 접촉을 갖는 베이스막상에 형성된 패시베이션막을 포함하는, 본 발명의 HBT의 입면도.

Claims (20)

  1. 헤테로 접합 바이폴라 트랜지스터(HBT) 제조 방법에 있어서, a) 기판막과, 서브컬렉터막과, 컬렉터막과 베이스막과 상기 막들의 위에 형성되는 에미터막을 포함하여 수직 방향으로 집적화된 디바이스를 제공하는 공정과, b) 상기 에미터막상에 제1포토레지스트를 형성하는 공정과, c) 에미터 메사의 위치를 한정하고 상기 베이스막에 접근시키기 위해 패터닝되는 포토마스크를 생성하는 공정과, d) 상기 에미터막상에 제1포토레지스트 부분만을 제외하고 모든 포토레지스트를 제거하여 상기 포토레지스트를 노출시켜 나타나도록 하는 공정과, e) 에미터 메사를 형성하기 위해 상기 에미터막을 에칭하는 공정으로서, 상기 에칭은 상기 베이스막 위의 상기 에미터의 얇은 패시베이션막을 제거하도록 제어되는 에칭공정과, f) 베이스 금속 접촉의 위치를 한정하기 위해 제2포토레지스트를 적용하는 공정과, g) 상기 제1 및 제2포토레지스트를 노출시켜 나타나도록 하여 상기 패시베이션막 부분을 노출시키는 공정과, 상기 베이스 금속 접촉 위치를 한정하기 위해 상기 에미터 메사의 위에 오버행(overhang)을 생성하는 공정과, h) 상기 패시베이션막의 상기 노출영역뿐만 아니라 상기 에미터 메사에 근접하는 베이스 금속 접촉을 형성하는 상기 포토레지스트 위에서 1개 이상의 금속을 제거하는 공정과, i) 상기 패시베이션막상의 상기 에미터 메사와 근접하게 중착된 한쌍의 베이스 금속 접촉을 남겨두고 상기 제2포토레지스트뿐만 아니라, 상기 포토레지스트 위의 상기 금속막을 제거하는 공정 및, j) 상기 남아있는 베이스 금속접촉을 어닐링하여 얻은 상기 패시베이션막을 통한 상기 베이스 금속 접촉 확산은, 상기 베이스막과 상기 베이스 금속 접촉이 반응할 수 있도록 하여 베이스 저항성 접촉을 얻는 어닐링 공정을 포함하는 헤테로 접합 바이폴라 트랜지스터 제조 방법.
  2. 제1항에 있어서, 상기 기판은 GaAs로 형성된 헤테로 접합 바이폴라 트랜지스터 제조 방법.
  3. 제1항에 있어서, 상기 컬렉터 접촉막은 n+ 재료로 형성된 헤테로 접합 바이폴라 트랜지스터 제조 방법.
  4. 제1항에 있어서, 상기 컬렉터막은 n- 재료로 형성된 헤테로 접합 바이폴라 트랜지스터 제조 방법.
  5. 제1항에 있어서, 상기 베이스막은 p+ 재료로 형성된 헤테로 접합 바이폴라 트랜지스터 제조 방법.
  6. 제1항에 있어서, 상기 에미터막은 AlGaAs로 형성된 헤테로 접합 바이폴라 트랜지스터 제조 방법.
  7. 제1항에 있어서, 상기 1개이상의 금속은 p-형 저항성 재료로 형성된 헤테로 접합 바이폴라 트랜지스터 제조 방법.
  8. 헤테로 접합 바이폴라 트랜지스터에 있어서, 기판막과, 컬렉터 접촉막과, 컬렉터막과 베이스막을 포함하는 구조의 위에 형성되어 수직방향으로 집적화된 다수의 에피택셜 막과, 에미터 메사와 패시베이션막과 형성을 위해 형성된 에미터막과, 상기 패시베이션막상에서 증발되는 한쌍의 베이스 금속 접촉으로서, 상기 베이스 금속 접촉은 어닐링되어 상기 베이스 금속 접촉이 상기 패시베이션막을 통해 상기 베이스막으로 확산되므로써 베이스 저항성 접촉을 형성하는 한쌍의 베이스 금속 접촉을 포함하는 헤테로 접합 바이폴라 트랜지스터.
  9. 제8항에 있어서, 상기 기판은 GaAs로 형성된 헤테로 접합 바이폴라 트랜지스터.
  10. 제8항에 있어서, 상기 컬렉터 접촉 에피택셜막은 n+ 재료로 형성된 헤테로 접합 바이폴라 트랜지스터.
  11. 제8항에 있어서, 상기 컬렉터 에피택셜막은 n- 재료로 형성된 헤테로 접합 바이폴라 트랜지스터.
  12. 제8항에 있어서, 상기 베이스 에피택셜막은 p+ 재료로 형성된 헤테로 접합 바이폴라 트랜지스터.
  13. 제8항에 있어서, 상기 에미터막은 AlGaAs로 형성된 헤테로 접합 바이폴라 트랜지스터 제조 방법.
  14. 헤테로 접합 바이폴라 트랜지스터(HBT) 제조 방법에 있어서, a) 기판막과, 컬렉터 접촉막과, 컬렉터막과 베이스막 및 에미터막을 포함하여 수직방향으로 집적화된 구조를 형성하는 공정과, b) 에미터 메사와 박막의 페시베이션막을 상기 에미터막으로부터 형성하는 공정과, c) 상기 패시베이션막상에 1개이상의 금속을 증착하는 공정과, d) 상기 베이스 금속 접촉을 어닐링하여 상기 베이스막으로 확산케하는 공정을 포함하는 헤테로 접합 바이폴라 트랜지스터 제조 방법.
  15. 제14항에 있어서, 상기 기판은 GaAs로 형성된 헤테로 접합 바이폴라 트랜지스터 제조 방법.
  16. 제14항에 있어서, 상기 컬렉터 접촉막은 n+ 재료로 형성된 헤테로 접합 바이폴라 트랜지스터 제조 방법.
  17. 제14항에 있어서, 상기 컬렉터막은 n- 재료로 형성된 헤테로 접합 바이폴라 트랜지스터 제조 방법.
  18. 제14항에 있어서, 상기 베이스막은 p+ 재료로 형성된 헤테로 접합 바이폴라 트랜지스터 제조 방법.
  19. 제14항에 있어서, 상기 에미터막은 AlGaAs로 형성된 헤테로 접합 바이폴라 트랜지스터 제조 방법.
  20. 제14항에 있어서, 상기 1개이상의 p-형 저항성 재료는 상기 베이스 저항성 접촉을 형성하도록 사용되는 헤테로 접합 바이폴라 트랜지스터 제조 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019970018194A 1996-05-13 1997-05-12 매우높은 이득의 헤테로 접합 바이폴라 트랜지스터 제조 방법 KR100254715B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US64852696A 1996-05-13 1996-05-13
US648,526 1996-05-13

Publications (2)

Publication Number Publication Date
KR970077614A true KR970077614A (ko) 1997-12-12
KR100254715B1 KR100254715B1 (ko) 2000-05-01

Family

ID=24601143

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970018194A KR100254715B1 (ko) 1996-05-13 1997-05-12 매우높은 이득의 헤테로 접합 바이폴라 트랜지스터 제조 방법

Country Status (4)

Country Link
US (1) US5840612A (ko)
EP (1) EP0810646A3 (ko)
JP (1) JP2937944B2 (ko)
KR (1) KR100254715B1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5939738A (en) * 1995-10-25 1999-08-17 Texas Instruments Incorporated Low base-resistance bipolar transistor
US5907165A (en) * 1998-05-01 1999-05-25 Lucent Technologies Inc. INP heterostructure devices
JP2001308103A (ja) 2000-04-19 2001-11-02 Sharp Corp ヘテロ接合バイポーラトランジスタおよびその製造方法
WO2001095399A1 (en) * 2000-06-07 2001-12-13 Epiwork, Inc. Electrically inactive passivating layer for semiconductor devices
US6368929B1 (en) * 2000-08-17 2002-04-09 Motorola, Inc. Method of manufacturing a semiconductor component and semiconductor component thereof
DE10104776A1 (de) 2001-02-02 2002-08-22 Infineon Technologies Ag Bipolartransistor und Verfahren zu dessen Herstellung
US7728574B2 (en) * 2006-02-17 2010-06-01 Micron Technology, Inc. Reference circuit with start-up control, generator, device, system and method including same
WO2007121524A1 (en) * 2006-04-20 2007-11-01 Epitactix Pty Ltd. Method of manufacture and resulting structures for semiconductor devices
US8159287B2 (en) * 2007-10-12 2012-04-17 The Board Of Trustees Of The University Of Illinois Transistor device and method
US20130256757A1 (en) 2012-03-29 2013-10-03 International Business Machines Corporation Soi lateral bipolar junction transistor having a wide band gap emitter contact

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4731340A (en) * 1987-02-24 1988-03-15 Rockwell International Corporation Dual lift-off self aligning process for making heterojunction bipolar transistors
JPS63276267A (ja) * 1987-05-08 1988-11-14 Fujitsu Ltd 半導体装置の製造方法
US5093280A (en) * 1987-10-13 1992-03-03 Northrop Corporation Refractory metal ohmic contacts and method
US4839303A (en) * 1987-10-13 1989-06-13 Northrop Corporation Planar bipolar transistors including heterojunction transistors and method
US5001534A (en) * 1989-07-11 1991-03-19 At&T Bell Laboratories Heterojunction bipolar transistor
US5106766A (en) * 1989-07-11 1992-04-21 At&T Bell Laboratories Method of making a semiconductor device that comprises p-type III-V semiconductor material
JP3093774B2 (ja) * 1990-04-02 2000-10-03 住友電気工業株式会社 電極構造
US5264379A (en) * 1990-05-14 1993-11-23 Sumitomo Electric Industries, Inc. Method of making a hetero-junction bipolar transistor
GB9015871D0 (en) * 1990-07-19 1990-09-05 Secr Defence Ohmic contact for p-type gaas
EP0478923B1 (en) * 1990-08-31 1997-11-05 Texas Instruments Incorporated Method of fabricating self-aligned heterojunction bipolar transistors
US5298439A (en) * 1992-07-13 1994-03-29 Texas Instruments Incorporated 1/f noise reduction in heterojunction bipolar transistors
JPH06132298A (ja) * 1992-10-14 1994-05-13 Mitsubishi Electric Corp 半導体装置の製造方法
DE4417916A1 (de) * 1994-05-24 1995-11-30 Telefunken Microelectron Verfahren zur Herstellung eines Bipolartransistors

Also Published As

Publication number Publication date
KR100254715B1 (ko) 2000-05-01
JPH1050723A (ja) 1998-02-20
EP0810646A2 (en) 1997-12-03
EP0810646A3 (en) 1998-01-14
JP2937944B2 (ja) 1999-08-23
US5840612A (en) 1998-11-24

Similar Documents

Publication Publication Date Title
JPS6381855A (ja) ヘテロ接合バイポ−ラトランジスタの製造方法
KR900017194A (ko) 반도체 집적회로장치의 제조방법
US4593457A (en) Method for making gallium arsenide NPN transistor with self-aligned base enhancement to emitter region and metal contact
EP0350610A3 (en) Method of forming a bipolar transistor having self-aligned emitter-base using selective and non-selective epitaxy
KR970077614A (ko) 매우 높은 이득의 헤테로 접합 바이폴라 트랜지스터 제조 방법
JPH09246282A (ja) 選択的サブコレクタヘテロ接合バイポーラトランジスタ
KR920005325A (ko) 자기 정렬된 이질 접합 바이폴라 트랜지스터 제조 방법
KR920001655A (ko) 바이폴라 트랜지스터용 자기정렬된 콜렉터 구조 및 이를 주입하는 방법
KR970077613A (ko) 이중 포토레지스트층을 이용한 자기정합 헤테로접합 바이폴라 트랜지스터의 조립 방법 및 장치
KR910010730A (ko) 헤테로 접합 바이폴라 트랜지스터 및 그의 제조 방법
KR970077615A (ko) 고주파 특성을 가진 GaAs 기판위에 쇼트키 장벽 다이오드를 만드는 방법
KR950034824A (ko) 고속 실행을 위한 바이폴라 트랜지스터 및 그의 제조방법
EP0384113A2 (en) Multilayer base heterojunction biopolar transistor
CA1237538A (en) Lateral bipolar transistor
JPH11251328A (ja) 化合物半導体装置
JPH08191055A (ja) 化合物半導体装置およびその製造方法
JPS60164358A (ja) 半導体装置の製造方法
JP3427953B2 (ja) 化合物半導体ヘテロ接合型バイポーラトランジスタ
JPH047099B2 (ko)
JPS6386425A (ja) 半導体集積回路装置の製造方法
JPH07211729A (ja) ヘテロ接合バイポーラトランジスタ及びその製造方法
JPH11121462A (ja) 半導体装置及びその製造方法
EP0387010A3 (en) Hetero-junction bipolar transistor
KR20000027236A (ko) 동일한 오믹 금속을 전극으로 갖는 이종접합 쌍극자 트랜지스터제조방법
KR940016950A (ko) 자기정렬된 베이스의 재성장에 의한 이종접합 트랜지스터의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050202

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee