KR100254715B1 - 매우높은 이득의 헤테로 접합 바이폴라 트랜지스터 제조 방법 - Google Patents

매우높은 이득의 헤테로 접합 바이폴라 트랜지스터 제조 방법 Download PDF

Info

Publication number
KR100254715B1
KR100254715B1 KR1019970018194A KR19970018194A KR100254715B1 KR 100254715 B1 KR100254715 B1 KR 100254715B1 KR 1019970018194 A KR1019970018194 A KR 1019970018194A KR 19970018194 A KR19970018194 A KR 19970018194A KR 100254715 B1 KR100254715 B1 KR 100254715B1
Authority
KR
South Korea
Prior art keywords
layer
base
emitter
contact
collector
Prior art date
Application number
KR1019970018194A
Other languages
English (en)
Other versions
KR970077614A (ko
Inventor
아론 케이 오키
드와이트 씨 스트레이트
도날드 케이 우메모토
라임 티 트란
Original Assignee
갈라스 윌리엄 이.
티알더블류 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=24601143&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=KR100254715(B1) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by 갈라스 윌리엄 이., 티알더블류 인코포레이티드 filed Critical 갈라스 윌리엄 이.
Publication of KR970077614A publication Critical patent/KR970077614A/ko
Application granted granted Critical
Publication of KR100254715B1 publication Critical patent/KR100254715B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/6631—Bipolar junction transistors [BJT] with an active layer made of a group 13/15 material
    • H01L29/66318—Heterojunction transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H01L29/7371—Vertical transistors

Abstract

본 발명은 기판층, 컬렉터 접촉층, 컬렉터층, 베이스층, 에미터층을 포함하여 수직방향으로 집적된 헤테로 접합 바이폴라 트랜지스터(HBT)를 개시하며, 상기 에미터층은 AlGaAs로 구성되고, 에미터 메사에 인접한 비교적 얇은 패시베이션층을 남겨둔 에미터 메사를 형성하도록 에칭되므로써 보다 넓은 대역갭이 얻어지게 되고, 그에 따라 에미터 베이스 접합부에서 표면 재결합 속도를 최소로 하여 디바이스 전체 이득(β)이 증대된다. p-오옴성 금속을 n-형 패시베이션층상에서 증발시켜 베이스 금속 접촉부를 형성하고, p-오옴성 접촉부가 어닐링되어 패시베이션층을 통해 금속 확산되고 베이스층과 반응하여 오옴성 접촉이 이루어진다.

Description

매우 높은 이득의 헤테로 접합 바이폴라 트랜지스터 제조 방법
본 발명은 헤테로접합 바이폴라 트랜지스터(HBT)와 그의 제조 방법에 관한 것으로, 보다 구체적으로는 에미터-베이스 접합부에서 패시베이션을 제공하는 얇은 패시베이션층을 구비하여 비교적 넓은 대역갭을 제공하고, 에미터-베이스 접합부에서 재결합 속도의 최소화를 제공하는 HBT를 제조하기 위한 공정으로, 에미터-베이스 접합부는 어닐링될 때 베이스 오옴성 접촉부를 형성하는 패시베이션층상의 오옴성 금속을 증발시켜 형성한 베이스 금속 접촉부를 포함한다.
헤테로 접합 바이폴라 트랜지스터(HBT) 제조 방법은 종래부터 공지되어 왔다. 이러한 공정의 예로서, 미국 특허 제 5,298,439호와 제 5,344,786호가 여기서 참조문헌으로 기술되고 있다.
439 특허는 헤테로 접합 바이폴라 트랜지스터의 제조방법을 개시하고 있으며, 상기 특허에 개시된 헤테로 접합 바이폴라 트랜지스터는 기판, 컬렉터층, 베이스층, 에미터층, 에미터 접촉층을 포함한다. 에미터 금속은 에미터 접촉층의 위부분의 일부상에 증착되어 에미터 금속에 의해 도포되지 않는 에미터 접촉층을 제거하는 에미터 메사 에칭 동안에 마스크로서 이용된다. 또한, 상기 에칭은 모든 부분에 대해 이루어지는 것이 아니라 에미터 메사에 근접한 레지(ledge)를 형성하는 에미터층의 박층부분을 제외하도록 조절된다. 다음에 포토레지스터를 이용하여 베이스 금속 접촉부를 한정한다. 다음에, 비교적 얇은 에미터층은 베이스층에서 표준방식으로 에칭된다. 베이스층의 노출부분은 베이스 금속 접촉부를 형성하기 위하여 이용된다. 에미터층의 레지 부분은 HBT 디바이스에 있어서 실제 유효 에미터 영역을 증가시키기 때문에 디바이스 신뢰도에 영향을 주는 구성으로 알려졌다.
786 특허는 기판층, 컬렉터층, 베이스층, 에미터층, 오옴성 에미터 접촉층과 유전층을 포함하는 HBT를 개시하고 있다. 포토레지스트는 패터닝되어 유전층의 일부분을 제외한 모든 부분을 제거한다. 나머지 유전층은 마스크로서 작용을 하여 베이스층 아래로 디바이스의 에칭을 가능하게 하여 베이스 오옴성 접촉부를 형성할 수 있게 한다.
베이스층 아래로 또는 베이스를 벗어난 에칭과 관련된 문제점에 대해서 도 1 및 도 2를 참조하여 설명한다. 도 1 및 도 2는 기판층(20), 컬렉터 접촉층(22), 컬렉터층(24) 및 베이스층(26)을 포함하는 반도체를 예시하고 있다. 에미터층은 베이스층의 상부에 에피택셜 성장되고 그리고 베이스층 아래로 에칭되어 에미터 메사(28)를 형성함으로써 한 쌍의 베이스 금속 접촉부(30,32)가 베이스층에 형성된다. 도 1에서, 에미터 메사(28)는 에미터-베이스 접합부에 에칭된다. 도 2는 에칭 제거되는 베이스층(26)의 일부분을 도시하는 에미터-베이스 접합부를 벗어난 에미터 메사의 에칭을 도시하고 있다. 구조에 있어서, 에미터-베이스 접합의 대역폭은 비교적 좁기 때문에 에미터 접합부에서 표면 재결합 속도가 에미터 베이스 접합에서 증가되어 이득(β)이 낮아진다.
본 발명의 목적은 종래 기술의 각종 문제점을 해결하고자 하는 것이다.
본 발명의 또 다른 목적은 에미터-베이스 접합부에서 비교적 넓은 대역갭을 갖는 헤테로 접합 바이폴라 트랜지스터를 제공하는 것이다.
본 발명의 또 다른 목적은 에미터-베이스 접합부에서 표면 재결합 속도를 최소로 한 헤테로 접합 바이폴라 트랜지스터를 제공하는 것이다.
본 발명의 또 다른 목적은 공지의 디바이스들에 비해 증대된 이득(β)을 갖는 헤테로 접합 바이폴라 트랜지스터를 제공하는 것이다.
요컨대, 본 발명은 기판층, 컬렉터 접촉층, 컬렉터층, 베이스층, 에미터층을 포함한 헤테로 접합 바이폴라 트랜지스터(HBT)에 관한 것으로, 에미터층은 AlGaAs로 형성되고, 에미터층은 에칭되어 이 에미터 메사에 인접한 비교적 얇은 패시베이션층과 에미터 메사층을 형성한다. 베이스 금속 접촉부가 패시베이션층상에 형성되어 보다 넓은 대역갭이 생성됨에 따라 에미터-베이스 접합부에서 표면 재결합 속도를 최소화하여 디바이스 전체 이득(β)을 증대시킨다. 베이스 금속 접촉부는 n-형 패시베이션층상의 p-오옴성 금속을 증발시킴으로써 형성된다. p-오옴성 접촉부가 어닐링되어 패시베이션층을 통해 p형 금속이 확산되고 베이스층과의 반응하여 오옴성 접촉이 이루어 진다.
제1도는 베이스 에피택셜층상에 형성된 베이스 금속 접촉부와 에미터-베이스 접합부에 에칭되는 에미터 메사를 예시하는 종래 기술의 헤테로 접합 바이폴라 트랜지스터(Heterojunction Bipolar Transistor, HBT)의 입면도.
제2도는 에미터 접합부를 넘어선 에미터 메사의 에칭을 도시하는 제1도과 유사한 도면.
제3도는 본 발명에 따른 패시베이션층의 상부에 형성된 베이스 금속 접촉부를 갖는 베이스층상에 형성된 패시베이션층을 포함하는, 본 발명의 따라서 형성된 HBT의 입면도.
제4도는 본 발명에 따른 HBT의 에피택셜 웨이퍼 성장을 예시하는 입면도.
제5도는 에미터 메사의 명료도와 베이스 접촉부의 엑세스를 위해 포토레지스트와 포토마스크를 부가한 것을 도시하는 제4도와 유사한 도면.
제6도는 포토레지스트의 현상을 도시하는 도면.
제7도는 선택적 에미터 에피택셜 에칭에 의해 베이스 에피택셜층 앞에서 종결된 베이스 에피택셜층 상부에 형성된 에미터 메사와 패시베이션층을 설명하는 제6도과 유사한 도면.
제8도는 베이스 오옴성 접촉부를 명료하게 하는 포토레지스트의 노출과 포토레지스트를 부가하는 공정을 도시하는 도면.
제9도는 포토레지스트와 패시베이션층상에 오옴성 금속의 증발을 도시하는 제8도과 유사한 도면.
제10도는 베이스 금속 접촉부를 남겨두고 에미터 메사에 인접한 잔류 금속과 포토레지스가 제거된 것을 도시하는 도면.
제11도는 베이스 금속 접촉부를 어닐링하여 베이스 에피택셜층으로 베이스 금속 접촉부가 확산함으로써 오옴성 접촉부가 형성되는 것을 도시하는 도면.
〈도면의 주요부분에 대한 부호의 설명〉
34 : 반 절연 GaAs 기판 40 : p+ 베이스층
42 : 에미터 52, 60 : 포토레지스트
도 3에 도시된 본 발명에 따른 헤테로 접합 바이폴라 트랜지스터(HBT)는 공정의 거의 최종 단계중 한 단계이다. HBT는 기판층(34)과, 컬렉터 접촉층(36)과, 컬렉터층(38)과 베이스층(40)과, 에미터 메사(42) 및 패시베이션층(44)(에미터-베이스 접합부의 바로 위까지 에미터 메사(42)를 에칭하여 형성)을 포함하는 수직방향으로 집적된 프로파일을 갖는다. 한 쌍의 베이스 금속 접촉부(46,48)는 패시베이션층(44)의 위에서 에미터 메사(42)로부터 일정하게 떨어져 증착된다. AlGaAs로 형성된 패시베이션층(44)은 비교적 넓은 대역갭으로 형성되므로써 에미터-베이스 접합부에서 표면 재결합 속도가 최소로 되고 그에 따라 HBT의 이득(β)이 증개된다. 예를 들어, 1×1019cm-3의 농도와 1400Å 폭의 베이스층을 갖는 구조에서는 200이상의 전류이득(β)이 3㎛×10㎛ 에미터 HBT에서 1밀리암페어의 전류에서 실현될 수 있다. 1×1019cm-3의 농도를 갖는 800Å 폭의 베이스층의 경우, 400이상의 전류이득(β)은 2㎛×2㎛ 에미터 HBT에서, 1밀리암페어의 전류에서 가능하다.
도 4에 도시된 바와 같이 초기에 GaAs로 형성된 기판(34)은 25(mils)의 두께로 에피택셜 성장된다. 컬렉터 접촉층(36)과, 컬렉터층(38)과, 베이스층(40)과, 에미터층(50)은 분자빔 에피택시(MBE), 또는 금속 유기 화학 기상증착(MOCVD)등의 적당한 공정에 의해 각각 6000Å과, 7000Å과, 1400Å과, 2650Å의 두께로 에피택셜 성장된다. 에피택셜 성장후, 포토레지스트층(52)(도 5)은 에미터층(50)의 위에서 스핀 온 처리된다. 포토레지스트(52)는 포토마스크(56)에 의해 패터닝되어 에미터 메사와 베이스 접촉 접근 영역을 한정한다. 도 6에 도시된 바와 같이, 포토레지스트(52)는 포토마스크(56)를 통해 노출되어 현상된다. 포토레지스트의 모든 노출 영역은 도 6에 도시된 바와 같이 에미터 에피택셜층상에서 포토레지스트(52)의 일부분을 남겨두고 제거된다.
컬렉터 접촉층(36)은 n+재료로 형성되고, 컬렉터층(38)은 n-재료로 형성된다. 베이스층(40)은 p+재료로 형성된다. 에미터층(50)은 예를 들어 AlGaAs와 같은 n형 재료로 형성된다.
포토레지스트가 도 6에서 현상된 후, 에미터 메사(42)는 선택적 웨트(습식)에칭에 의해 형성된다. 선택적 웨트 에칭은 예를 들어, 에미터 메사(42)에 인접하고, 50Å의 두께를 갖는 에미터 AlGaAs의 얇은 패시베이션층(58)을 남겨두고 베이스 에피택셜층(40)내로 침투하기 전에 중단된다.
도 8에 도시된 바와 같이, 또 다른 포토레지스트(60)가 포토마스크(61)의 상부에서 스핀 온 처리되고 동시에 포토마스크(61)에 의해 패터닝되어, 베이스 오옴성 접촉부 위치를 한정한다. 포토레지스트층(60)은 포토마스크(61)를 통해 노출되어 현상된다. 도 8에 도시된 바와 같이 포토레지스트(61)의 노출된 부분은 제거되어 오옴성 베이스 접촉부 위치를 한정한다. 일단 베이스 오옴성 접촉부 위치가 한정된 다음, n형 패시베이션층(40)과, 포토레지스트(60)와, 패시베이션층(58)의 노출영역을 포함하는 모든 영역상에서 p 오옴성 접촉 금속이 증발된다. 예를 들어, AuBe/Pd/Au와 같은 1000Å, 100Å 및 1500Å의 두께를 각각 갖는 각종 접촉 금속은 증발되고, 그에 따라 도 9에 도시된 바와 같이 포토레지스트(60)와 패시베이션층(58)상에 증착된다.
포토레지스트(60)는 제거되고 패시베이션층(58)을 제외한 포토레지스트(60)상에 증착된 금속을 제외한 모든 금속을 제거하여 통상 도 10에 도시된 바와 같이 베이스 금속 접촉부(46,48)를 형성한다. 앞에서 언급한 바와 같이, 패시베이션층(58)은 에미터-베이스 접합부에서 보다 넓은 대역갭을 생성하여 에미터-베이스 접합부에서 표면 재결합 속도를 최소로 함으로써 HBT의 전체 이득(β)을 증대시킨다. 다음에 p-오옴성 접촉부(46,48)는 어닐링되어 패시베이션층(58)을 통해 p형 금속 확산되어 베이스층(40)과 반응하게 되고 베이스 오옴성 접촉부를 형성하게 된다. 상기 어닐링 공정을 통해서 p-오옴성 금속과 p+ 베이스간에는 저 오옴성 접촉이 이루어진다. P-형 오옴성 재료에 대한 어닐링 공정은 450°에서 약 8분 동안 질소 분위기에서 이루어진다.
본 발명의 많은 수정과 변형이 상술한 기술의 범위내에서 가능하다는 것은 명백하며, 그러므로 첨부된 청구범위의 범위내에서 본 발명은 앞에서 구체적으로 기술된 바와는 다르게 실행될 수 있다는 것을 이해하여야 한다.
본 발명의 기판층, 컬렉터 접촉층, 컬렉터층, 베이스층, 에미터층을 포함한 헤테로 접합 바이폴라 트랜지스터(HBT)에 있어서, 에미터층은 AlGaAs로 형성되고, 에미터층은 에칭되어 이 에미터 메사에 인접한 비교적 얇은 패시베이션층과 에미터 메사층이 형성된다. 베이스 금속 접촉부가 패시베이션층상에 형성되어 보다 넓은 대역갭이 생성됨에 따라 에미터-베이스 접합부에서 표면 재결합 속도가 최소화되어 디바이스 전체 이득(β)이 증대된다.

Claims (20)

  1. 헤테로 접합 바이폴라 트랜지스터(HBT)의 제조 방법으로,
    a) 기판층과, 서브컬렉터층과, 컬렉터층과, 베이스층과, 상기 층들의 위에 형성되는 에미터층을 포함하여 수직 방향으로 집적된 디바이스를 제공하는 단계와,
    b) 상기 에미터층상에 제1포토레지스트를 형성하는 단계와,
    c) 에미터 메사와 상기 베이스층으로의 접근 위치를 한정하기 위해 패터닝되는 포토마스크를 생성하는 단계와,
    d) 상기 에미터층상에 상기 제1포토레지스트 부분을 제외한 모든 포토레지스트를 제거하여 상기 포토레지스트를 노출시켜 현상시키는 단계와,
    e) 에미터 메사를 형성하기 위해 상기 에미터층을 에칭하는 공정으로서, 상기 에칭은 상기 베이스층의 상부에 상기 에미터의 얇은 패시베이션층을 제거하도록 제어되는 상기 에칭 단계와,
    f) 베이스 금속 접촉부의 위치를 한정하기 위해 제2포토레지스트를 도포하는 단계와,
    g) 상기 제1 및 제2포토레지스트를 노출시켜 현상하여 상기 패시베이션층 부분을 노출시키고, 상기 베이스 금속 접촉부의 위치를 한정하기 위해 상기 에미터 메사의 위에 오버행(overhang)을 생성하는 단계와,
    h) 상기 패시베이션층의 상기 노출 영역 위와, 상기 에미터 메사에 인접한 베이스 금속 접촉부를 형성하는 상기 포토레지스트의 상부에 하나 이상의 금속을 증착하는 단계와,
    i) 상기 패시베이션층상의 상기 에미터 메사에 인접하여 배치된 한 쌍의 베이스 금속 접촉부를 남겨두고 상기 제2포토레지스트와, 상기 포토레지스트 위의 상기 금속층을 제거하는 단계와,
    j) 상기 남겨진 베이스 금속 접촉부를 어닐링함으로써 상기 패시베이션층을 통해 상기 베이스 금속 접촉부가 확산되어, 상기 베이스층과 상기 베이스 금속 접촉부가 반응한 결과, 베이스 오옴성 접촉부가 이루어지는 상기 어닐링 공정을 포함하는 헤테로 접합 바이폴라 트랜지스터 제조 방법.
  2. 제1항에 있어서, 상기 기판은 GaAs로 형성된 헤테로 접합 바이폴라 트랜지스터 제조 방법.
  3. 제1항에 있어서, 상기 컬렉터 접촉층은 n+ 재료로 형성된 헤테로 접합 바이폴라 트랜지스터 제조 방법.
  4. 제1항에 있어서, 상기 컬렉터층은 n- 재료로 형성된 헤테로 접합 바이폴라 트랜지스터 제조 방법.
  5. 제1항에 있어서, 상기 베이스층은 p+ 재료로 형성된 헤테로 접합 바이폴라 트랜지스터 제조 방법.
  6. 제1항에 있어서, 상기 에미터층은 AlGaAs로 형성된 헤테로 접합 바이폴라 트랜지스터 제조 방법.
  7. 제1항에 있어서, 상기 하나 이상의 금속은 p-형 오옴성 재료로 형성된 헤테로 접합 바이폴라 트랜지스터 제조 방법.
  8. 헤테로 접합 바이폴라 트랜지스터로서, 기판층과, 컬렉터 접촉층과, 컬렉터층과 베이스층을 포함하는 구조의 위에 형성된 복수의 수직방향으로 집적된 에피택셜 층과, 에미터 메사와 패시베이션층내에 형성된 에미터층과, 상기 패시베이션층상에서 증발되는 한 쌍의 베이스 금속 접촉부로서, 상기 베이스 금속 접촉부는 어닐링되어 상기 베이스 금속 접촉부가 상기 패시베이션층을 통해 상기 베이스층으로 확산되므로써 베이스 오옴성 접촉부를 형성하는 상기 한 쌍의 베이스 금속 접촉부를 포함하는 헤테로 접합 바이폴라 트랜지스터.
  9. 제8항에 있어서, 상기 기판 재료는 GaAs로 형성된 헤테로 접합 바이폴라 트랜지스터.
  10. 제8항에 있어서, 상기 컬렉터 접촉 에피택셜층은 n+ 재료로 형성된 헤테로 접합 바이폴라 트랜지스터.
  11. 제8항에 있어서, 상기 컬렉터 에피택셜층은 n- 재료로 형성된 헤테로 접합 바이폴라 트랜지스터.
  12. 제8항에 있어서, 상기 베이스 에피택셜층은 p+ 재료로 형성된 헤테로 접합 바이폴라 트랜지스터.
  13. 제8항에 있어서, 상기 에미터층은 AlGaAs로 형성된 헤테로 접합 바이폴라 트랜지스터 제조 방법.
  14. 헤테로 접합 바이폴라 트랜지스터(HBT) 제조 방법으로,
    a) 기판층과, 컬렉터 접촉층과, 컬렉터층과, 베이스층과, 에미터층을 포함하여 수직방향으로 집적된 프로파일을 갖는 구조를 형성하는 단계와,
    b) 에미터 메사와 박막의 패시베이션층을 상기 에미터층으로부터 형성하는 단계와,
    c) 상기 패시베이션층상에 하나 이상의 베이스 금속을 증착하는 단계와,
    d) 상기 베이스 금속 접촉부를 어닐링하여 상기 베이스층으로 확산케 하는 단계를 포함하는 헤테로 접합 바이폴라 트랜지스터 제조 방법.
  15. 제14항에 있어서, 상기 기판은 GaAs로 형성된 헤테로 접합 바이폴라 트랜지스터 제조 방법.
  16. 제14항에 있어서, 상기 컬렉터 접촉층은 n+ 재료로 형성된 헤테로 접합 바이폴라 트랜지스터 제조 방법.
  17. 제14항에 있어서, 상기 컬렉터층은 n- 재료로 형성된 헤테로 접합 바이폴라 트랜지스터 제조 방법.
  18. 제14항에 있어서, 상기 베이스층은 p+ 재료로 형성된 헤테로 접합 바이폴라 트랜지스터 제조 방법.
  19. 제14항에 있어서, 상기 에미터층은 AlGaAs로 형성된 헤테로 접합 바이폴라 트랜지스터 제조 방법.
  20. 제14항에 있어서, 상기 하나 이상의 p-형 오옴성 재료는 상기 베이스 오옴성 접촉부를 형성하도록 사용되는 헤테로 접합 바이폴라 트랜지스터 제조 방법.
KR1019970018194A 1996-05-13 1997-05-12 매우높은 이득의 헤테로 접합 바이폴라 트랜지스터 제조 방법 KR100254715B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US64852696A 1996-05-13 1996-05-13
US648,526 1996-05-13

Publications (2)

Publication Number Publication Date
KR970077614A KR970077614A (ko) 1997-12-12
KR100254715B1 true KR100254715B1 (ko) 2000-05-01

Family

ID=24601143

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970018194A KR100254715B1 (ko) 1996-05-13 1997-05-12 매우높은 이득의 헤테로 접합 바이폴라 트랜지스터 제조 방법

Country Status (4)

Country Link
US (1) US5840612A (ko)
EP (1) EP0810646A3 (ko)
JP (1) JP2937944B2 (ko)
KR (1) KR100254715B1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5939738A (en) * 1995-10-25 1999-08-17 Texas Instruments Incorporated Low base-resistance bipolar transistor
US5907165A (en) * 1998-05-01 1999-05-25 Lucent Technologies Inc. INP heterostructure devices
JP2001308103A (ja) 2000-04-19 2001-11-02 Sharp Corp ヘテロ接合バイポーラトランジスタおよびその製造方法
WO2001095399A1 (en) * 2000-06-07 2001-12-13 Epiwork, Inc. Electrically inactive passivating layer for semiconductor devices
US6368929B1 (en) * 2000-08-17 2002-04-09 Motorola, Inc. Method of manufacturing a semiconductor component and semiconductor component thereof
DE10104776A1 (de) 2001-02-02 2002-08-22 Infineon Technologies Ag Bipolartransistor und Verfahren zu dessen Herstellung
US7728574B2 (en) * 2006-02-17 2010-06-01 Micron Technology, Inc. Reference circuit with start-up control, generator, device, system and method including same
WO2007121524A1 (en) * 2006-04-20 2007-11-01 Epitactix Pty Ltd. Method of manufacture and resulting structures for semiconductor devices
US8159287B2 (en) * 2007-10-12 2012-04-17 The Board Of Trustees Of The University Of Illinois Transistor device and method
US20130256757A1 (en) 2012-03-29 2013-10-03 International Business Machines Corporation Soi lateral bipolar junction transistor having a wide band gap emitter contact

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4731340A (en) * 1987-02-24 1988-03-15 Rockwell International Corporation Dual lift-off self aligning process for making heterojunction bipolar transistors
JPS63276267A (ja) * 1987-05-08 1988-11-14 Fujitsu Ltd 半導体装置の製造方法
US5093280A (en) * 1987-10-13 1992-03-03 Northrop Corporation Refractory metal ohmic contacts and method
US4839303A (en) * 1987-10-13 1989-06-13 Northrop Corporation Planar bipolar transistors including heterojunction transistors and method
US5001534A (en) * 1989-07-11 1991-03-19 At&T Bell Laboratories Heterojunction bipolar transistor
US5106766A (en) * 1989-07-11 1992-04-21 At&T Bell Laboratories Method of making a semiconductor device that comprises p-type III-V semiconductor material
JP3093774B2 (ja) * 1990-04-02 2000-10-03 住友電気工業株式会社 電極構造
US5264379A (en) * 1990-05-14 1993-11-23 Sumitomo Electric Industries, Inc. Method of making a hetero-junction bipolar transistor
GB9015871D0 (en) * 1990-07-19 1990-09-05 Secr Defence Ohmic contact for p-type gaas
EP0478923B1 (en) * 1990-08-31 1997-11-05 Texas Instruments Incorporated Method of fabricating self-aligned heterojunction bipolar transistors
US5298439A (en) * 1992-07-13 1994-03-29 Texas Instruments Incorporated 1/f noise reduction in heterojunction bipolar transistors
JPH06132298A (ja) * 1992-10-14 1994-05-13 Mitsubishi Electric Corp 半導体装置の製造方法
DE4417916A1 (de) * 1994-05-24 1995-11-30 Telefunken Microelectron Verfahren zur Herstellung eines Bipolartransistors

Also Published As

Publication number Publication date
KR970077614A (ko) 1997-12-12
JPH1050723A (ja) 1998-02-20
EP0810646A2 (en) 1997-12-03
EP0810646A3 (en) 1998-01-14
JP2937944B2 (ja) 1999-08-23
US5840612A (en) 1998-11-24

Similar Documents

Publication Publication Date Title
US6294018B1 (en) Alignment techniques for epitaxial growth processes
US4111725A (en) Selective lift-off technique for fabricating gaas fets
US4731340A (en) Dual lift-off self aligning process for making heterojunction bipolar transistors
US4593457A (en) Method for making gallium arsenide NPN transistor with self-aligned base enhancement to emitter region and metal contact
JPH06232150A (ja) ヘテロ接合バイポーラ・トランジスタ集積回路の製造方法
KR100254715B1 (ko) 매우높은 이득의 헤테로 접합 바이폴라 트랜지스터 제조 방법
US5344786A (en) Method of fabricating self-aligned heterojunction bipolar transistors
JPH0797589B2 (ja) ヘテロ接合型バイポ−ラトランジスタの製造方法
US5892248A (en) Double photoresist layer self-aligned heterojuction bipolar transistor
US5930636A (en) Method of fabricating high-frequency GaAs substrate-based Schottky barrier diodes
US5330932A (en) Method for fabricating GaInP/GaAs structures
US5093272A (en) Manufacturing method for a self-aligned emitter-base-complex for heterobipolar transistors
JPH02252267A (ja) 半導体装置の製造方法
US5946582A (en) Method of making an InP-based heterojunction bipolar transistor with reduced base-collector capacitance
US5471078A (en) Self-aligned heterojunction bipolar transistor
US5212103A (en) Method of making a heterojunction bipolar transistor
Khalid et al. Planar self-aligned microwave InGaP/GaAs HBTs using He/sup+//O/sup+/implant isolation
JPH04275433A (ja) 半導体装置の製造方法
KR100275496B1 (ko) 이종접합 쌍극자 트랜지스터 제조 방법
JPH1154522A (ja) ヘテロ接合バイポーラトランジスタの製造方法
JPH01144681A (ja) バイポーラトランジスタの製造方法
US5177026A (en) Method for producing a compound semiconductor MIS FET
EP0387010A2 (en) Hetero-junction bipolar transistor
JPH07211729A (ja) ヘテロ接合バイポーラトランジスタ及びその製造方法
KR960000384B1 (ko) 에미터 재성장을 이용한 hbt소자의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050202

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee