JPH09246282A - 選択的サブコレクタヘテロ接合バイポーラトランジスタ - Google Patents
選択的サブコレクタヘテロ接合バイポーラトランジスタInfo
- Publication number
- JPH09246282A JPH09246282A JP9040387A JP4038797A JPH09246282A JP H09246282 A JPH09246282 A JP H09246282A JP 9040387 A JP9040387 A JP 9040387A JP 4038797 A JP4038797 A JP 4038797A JP H09246282 A JPH09246282 A JP H09246282A
- Authority
- JP
- Japan
- Prior art keywords
- collector
- predetermined
- subcollector
- hbt
- kev
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 19
- 239000001301 oxygen Substances 0.000 claims abstract description 19
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 16
- -1 oxygen ions Chemical class 0.000 claims abstract description 13
- 238000001451 molecular beam epitaxy Methods 0.000 claims abstract description 7
- 238000000034 method Methods 0.000 claims description 37
- 239000000758 substrate Substances 0.000 claims description 25
- 238000004519 manufacturing process Methods 0.000 claims description 19
- 239000000463 material Substances 0.000 claims description 18
- 230000001133 acceleration Effects 0.000 claims description 17
- 229910052710 silicon Inorganic materials 0.000 claims description 17
- 239000010703 silicon Substances 0.000 claims description 17
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 14
- 238000005468 ion implantation Methods 0.000 claims description 13
- 238000002513 implantation Methods 0.000 claims description 10
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 9
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 7
- 239000002184 metal Substances 0.000 claims description 4
- 238000000059 patterning Methods 0.000 claims 2
- 230000009467 reduction Effects 0.000 abstract description 4
- 230000000694 effects Effects 0.000 abstract description 2
- 239000004065 semiconductor Substances 0.000 description 11
- 239000011810 insulating material Substances 0.000 description 3
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 238000000407 epitaxy Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 238000000927 vapour-phase epitaxy Methods 0.000 description 2
- 230000004075 alteration Effects 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/2654—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds
- H01L21/26546—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds of electrically active species
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
- H01L21/746—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts for AIII-BV integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/6631—Bipolar junction transistors [BJT] with an active layer made of a group 13/15 material
- H01L29/66318—Heterojunction transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/737—Hetero-junction transistors
- H01L29/7371—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/01—Bipolar transistors-ion implantation
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/011—Bipolar transistors
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/072—Heterojunctions
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- High Energy & Nuclear Physics (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】
【課題】 最大電力利得周波数を改善するためにベース
・コレクタキャパシタンスを減少したヘテロ接合バイポ
ーラトランジスタを製造する方法を提供する。 【解決手段】 デバイスのベース・コレクタキャパシタ
ンスに作用するサブコレクタ・ベース接合が選択的サブ
コレクタの使用により減少されたヘテロ接合バイポーラ
トランジスタ（ＨＢＴ）を製造する方法が提供される。
コレクタ抵抗の減少に作用しないデバイスのサブコレク
タ領域が除去されて、サブコレクタ面積が減少され、こ
れにより、ベース・コレクタキャパシタンスが減少され
る。このようにして、最大電力利得周波数ｆmax が増加
される。
・コレクタキャパシタンスを減少したヘテロ接合バイポ
ーラトランジスタを製造する方法を提供する。 【解決手段】 デバイスのベース・コレクタキャパシタ
ンスに作用するサブコレクタ・ベース接合が選択的サブ
コレクタの使用により減少されたヘテロ接合バイポーラ
トランジスタ（ＨＢＴ）を製造する方法が提供される。
コレクタ抵抗の減少に作用しないデバイスのサブコレク
タ領域が除去されて、サブコレクタ面積が減少され、こ
れにより、ベース・コレクタキャパシタンスが減少され
る。このようにして、最大電力利得周波数ｆmax が増加
される。
Description
【０００１】
【発明の属する技術分野】本発明は、ヘテロ接合バイポ
ーラトランジスタ（ＨＢＴ）に係り、より詳細には、ベ
ース・コレクタキャパシタンスを減少して、最大電力利
得周波数ｆmax を改善したＨＢＴに係る。
ーラトランジスタ（ＨＢＴ）に係り、より詳細には、ベ
ース・コレクタキャパシタンスを減少して、最大電力利
得周波数ｆmax を改善したＨＢＴに係る。
【０００２】
【従来の技術】ヘテロ接合バイポーラトランジスタ（Ｈ
ＢＴ）は、本来直線性が高く且つ効率が高いので、種々
のマイクロ波用途に使用されている。ＨＢＴの利得は、
最大電力利得周波数ｆmax で決定される。この最大電力
利得周波数ｆmax は、デバイスのベース・コレクタキャ
パシタンスの関数であり、以下の式１で表される。 ｆmax ＝〔ｆT ／８πＲb Ｃbc〕1/2 （１） 但し、Ｒb はベース抵抗であり、そしてｆT は単位電流
利得即ちカットオフ周波数である。
ＢＴ）は、本来直線性が高く且つ効率が高いので、種々
のマイクロ波用途に使用されている。ＨＢＴの利得は、
最大電力利得周波数ｆmax で決定される。この最大電力
利得周波数ｆmax は、デバイスのベース・コレクタキャ
パシタンスの関数であり、以下の式１で表される。 ｆmax ＝〔ｆT ／８πＲb Ｃbc〕1/2 （１） 但し、Ｒb はベース抵抗であり、そしてｆT は単位電流
利得即ちカットオフ周波数である。
【０００３】ＨＢＴは一般的に良く知られている。この
ようなデバイスの例が、米国特許第３，７８０，３５９
号；第４，７８９，６４３号；及び第５，０９８，８５
３号に開示されている。最大電力利得周波数ｆmax を改
善するためにＨＢＴのベース・コレクタキャパシタンス
を減少する種々の技術が知られている。このような技術
は、参考としてここに取り上げる米国特許第５，２９
８，４３８号；第４，０２９，５２２号；第５，２４
２，８４３号；第５，２５２，１４３号；第４，０８
１，２９２号；第５，３３６，９０９号；及び第５，２
８６，９９７号に開示されている。又、ＨＢＴのベース
・コレクタキャパシタンスを改善する方法が、参考とし
てここに取り上げるＩＥＥＥエレクトロンデバイスレタ
ー、第１５巻、第４号、１９９４年４月に掲載されたジ
ョンインソング、ミッシェルＲフライ、ジョンＲヘイ
ズ、ライバー及びハーバートＭコックス著の「選択的エ
ピタキシーにより成長された埋設サブコレクタを有する
自己整列型ＩｎＡｌＡｓ／ＩｎＧａＡｓヘテロ接合バイ
ポーラトランジスタ(Self-Aligned InAlAs/InGaAs Hete
rojunction Bipolar Transistor with a Buried Subcol
lector Grawn by SelectiveEpitaxy)」にも開示されて
いる。
ようなデバイスの例が、米国特許第３，７８０，３５９
号；第４，７８９，６４３号；及び第５，０９８，８５
３号に開示されている。最大電力利得周波数ｆmax を改
善するためにＨＢＴのベース・コレクタキャパシタンス
を減少する種々の技術が知られている。このような技術
は、参考としてここに取り上げる米国特許第５，２９
８，４３８号；第４，０２９，５２２号；第５，２４
２，８４３号；第５，２５２，１４３号；第４，０８
１，２９２号；第５，３３６，９０９号；及び第５，２
８６，９９７号に開示されている。又、ＨＢＴのベース
・コレクタキャパシタンスを改善する方法が、参考とし
てここに取り上げるＩＥＥＥエレクトロンデバイスレタ
ー、第１５巻、第４号、１９９４年４月に掲載されたジ
ョンインソング、ミッシェルＲフライ、ジョンＲヘイ
ズ、ライバー及びハーバートＭコックス著の「選択的エ
ピタキシーにより成長された埋設サブコレクタを有する
自己整列型ＩｎＡｌＡｓ／ＩｎＧａＡｓヘテロ接合バイ
ポーラトランジスタ(Self-Aligned InAlAs/InGaAs Hete
rojunction Bipolar Transistor with a Buried Subcol
lector Grawn by SelectiveEpitaxy)」にも開示されて
いる。
【０００４】
【発明が解決しようとする課題】しかしながら、公知技
術に開示された種々の技術は、やや複雑であり、従って
製造プロセスの複雑さを増大する。例えば、米国特許第
５，２９８，４３８号には、ベースとその下の層との間
の接合の面積を減少するためにベースの下の層が選択的
にエッチングされるＨＢＴが開示されている。１つの開
示された方法において、ベースの下の層にエピタキシャ
ル層が配置される。エピタキシャル層は、製造中に選択
的に除去される。第２の方法では、ドーピング・選択的
エッチングを用いて、ＮＰＮ型トランジスタに対してＮ
型材料を除去し、Ｐ型材料は除去しない（Ｐ型材料につ
いてはこれと逆にする）。この第２の方法において、イ
オンインプランテーションを用いて、外因性ベース領域
のコレクタの上部をベースと同じドーピング形式に変換
し、外因性ベース抵抗を減少する。ベース・コレクタキ
ャパシタンスは、インプランテーションによって影響さ
れない。というのは、インプランテーションされた材料
が、アンダーカットエッチングにより形成されたエアギ
ャップによりコレクタで分離されるからである。
術に開示された種々の技術は、やや複雑であり、従って
製造プロセスの複雑さを増大する。例えば、米国特許第
５，２９８，４３８号には、ベースとその下の層との間
の接合の面積を減少するためにベースの下の層が選択的
にエッチングされるＨＢＴが開示されている。１つの開
示された方法において、ベースの下の層にエピタキシャ
ル層が配置される。エピタキシャル層は、製造中に選択
的に除去される。第２の方法では、ドーピング・選択的
エッチングを用いて、ＮＰＮ型トランジスタに対してＮ
型材料を除去し、Ｐ型材料は除去しない（Ｐ型材料につ
いてはこれと逆にする）。この第２の方法において、イ
オンインプランテーションを用いて、外因性ベース領域
のコレクタの上部をベースと同じドーピング形式に変換
し、外因性ベース抵抗を減少する。ベース・コレクタキ
ャパシタンスは、インプランテーションによって影響さ
れない。というのは、インプランテーションされた材料
が、アンダーカットエッチングにより形成されたエアギ
ャップによりコレクタで分離されるからである。
【０００５】米国特許第４，０２９，５２２号は、ショ
ットキーバリアＦＥＴ及びバイポーラトランジスタの寄
生抵抗を減少するように働く比較的急激な縁をもつイオ
ンインプランテーションされた層で形成されたＨＢＴに
関する。本質的に、非対称の縁をもつ半導体基体におい
て種々の層がインプランテーションされる。リフトオフ
技術を使用して、ほぼ垂直の側壁をもつイオンストップ
マスクが形成され、これを用いて、イオンインプランテ
ーションされた層の急激な縁が形成される。
ットキーバリアＦＥＴ及びバイポーラトランジスタの寄
生抵抗を減少するように働く比較的急激な縁をもつイオ
ンインプランテーションされた層で形成されたＨＢＴに
関する。本質的に、非対称の縁をもつ半導体基体におい
て種々の層がインプランテーションされる。リフトオフ
技術を使用して、ほぼ垂直の側壁をもつイオンストップ
マスクが形成され、これを用いて、イオンインプランテ
ーションされた層の急激な縁が形成される。
【０００６】米国特許第５，２４２，８４３号は、高周
波数応答の改善されたＨＢＴを形成する方法に関する。
より詳細には、第１の半導体材料のサブコレクタ層が、
これも半導体材料で形成された半絶縁層に付着される。
サブコレクタ層は、通常のホトリソグラフィックプロセ
スを用いてパターン化され、ＳｉＯ2 のような比較的厚
い層がその上に敷設される。この絶縁層は、逆エミッタ
メサマスクを使用してエッチングされ、絶縁材料に穴が
形成される。この構造体は、次いで、有機金属蒸気相エ
ピタキシーシステムに入れられ、第２の形式の半導体材
料のｎ＋層が穴内のサブコレクタ層の表面に成長され、
そして第２の形式の半導体材料のｎ型層が上面に成長さ
れて、コレクタが形成される。次いで、第１の形式の半
導体材料のｐ＋型層がｎ型層の上にエピタキシャル成長
されて、ベースが形成される。有機金属蒸気相エピタキ
シーの結果として、横方向の成長率が垂直方向の成長率
よりも大きくなり、ベース上に成長された層がきのこ形
のメサを形成し、その周囲が絶縁材料にオーバーハング
し、外因性ベース及びコレクタ領域が絶縁材料の層で分
離され、外因性ベース・コレクタキャパシタンスを著し
く減少する。
波数応答の改善されたＨＢＴを形成する方法に関する。
より詳細には、第１の半導体材料のサブコレクタ層が、
これも半導体材料で形成された半絶縁層に付着される。
サブコレクタ層は、通常のホトリソグラフィックプロセ
スを用いてパターン化され、ＳｉＯ2 のような比較的厚
い層がその上に敷設される。この絶縁層は、逆エミッタ
メサマスクを使用してエッチングされ、絶縁材料に穴が
形成される。この構造体は、次いで、有機金属蒸気相エ
ピタキシーシステムに入れられ、第２の形式の半導体材
料のｎ＋層が穴内のサブコレクタ層の表面に成長され、
そして第２の形式の半導体材料のｎ型層が上面に成長さ
れて、コレクタが形成される。次いで、第１の形式の半
導体材料のｐ＋型層がｎ型層の上にエピタキシャル成長
されて、ベースが形成される。有機金属蒸気相エピタキ
シーの結果として、横方向の成長率が垂直方向の成長率
よりも大きくなり、ベース上に成長された層がきのこ形
のメサを形成し、その周囲が絶縁材料にオーバーハング
し、外因性ベース及びコレクタ領域が絶縁材料の層で分
離され、外因性ベース・コレクタキャパシタンスを著し
く減少する。
【０００７】又、米国特許第５，２５２，１４３号も、
ベース・コレクタキャパシタンスが減少されたＨＢＴを
開示している。特に、予め処理された基体構造体は、ｐ
型シリコンのような半導体材料の基体と、ｎ＋シリコン
のような半導体材料のサブコレクタ層と、これらサブコ
レクタと基体との間に配置された誘電体であって貫通す
る窓を有する誘電体と、この窓に形成されたエピタキシ
ャル半導体材料のフィードスルー層とを備えている。こ
のデバイスにおいて、誘電体は、サブコレクタ層を基体
から離間する介在層として働く。別の実施形態において
は、フィードスルー層と基体との間の接触面積が、半導
体の活性領域の面積よりも小さくされ、ベース・コレク
タキャパシタンスを更に減少する。
ベース・コレクタキャパシタンスが減少されたＨＢＴを
開示している。特に、予め処理された基体構造体は、ｐ
型シリコンのような半導体材料の基体と、ｎ＋シリコン
のような半導体材料のサブコレクタ層と、これらサブコ
レクタと基体との間に配置された誘電体であって貫通す
る窓を有する誘電体と、この窓に形成されたエピタキシ
ャル半導体材料のフィードスルー層とを備えている。こ
のデバイスにおいて、誘電体は、サブコレクタ層を基体
から離間する介在層として働く。別の実施形態において
は、フィードスルー層と基体との間の接触面積が、半導
体の活性領域の面積よりも小さくされ、ベース・コレク
タキャパシタンスを更に減少する。
【０００８】米国特許第４，０８１，２９２号は、半絶
縁シリコン層を製造するための方法を開示している。特
に、ｐ型ベース領域及びｎ＋型エミッタ領域は、ｎ型シ
リコン基体へと拡散される。ＳｉＯ2 層は、エミッタ及
びベース拡散のためのマスクとして使用される。
縁シリコン層を製造するための方法を開示している。特
に、ｐ型ベース領域及びｎ＋型エミッタ領域は、ｎ型シ
リコン基体へと拡散される。ＳｉＯ2 層は、エミッタ及
びベース拡散のためのマスクとして使用される。
【０００９】
【課題を解決するための手段】本発明の目的は、公知技
術に関連した種々の問題を解決することである。本発明
の更に別の目的は、最大電力利得周波数ｆmax を改善す
るためにベース・コレクタキャパシタンスＣbcが減少さ
れたヘテロ接合バイポーラトランジスタ（ＨＢＴ）を製
造するための方法を提供することである。
術に関連した種々の問題を解決することである。本発明
の更に別の目的は、最大電力利得周波数ｆmax を改善す
るためにベース・コレクタキャパシタンスＣbcが減少さ
れたヘテロ接合バイポーラトランジスタ（ＨＢＴ）を製
造するための方法を提供することである。
【００１０】簡単に説明すると、本発明は、デバイスの
ベース・コレクタキャパシタンスに作用するサブコレク
タ・ベース接合が選択的サブコレクタの使用により減少
されたＨＢＴを製造するための方法に係る。特に、コレ
クタ抵抗の減少に作用しないデバイスのサブコレクタ領
域が排除され、これにより、サブコレクタ領域が減少さ
れ、これは、次いで、ベース・コレクタキャパシタンス
を減少する。このように、カットオフ周波数ｆT に影響
することなく最大電力利得周波数ｆmax が増加される。
ベース・コレクタキャパシタンスに作用するサブコレク
タ・ベース接合が選択的サブコレクタの使用により減少
されたＨＢＴを製造するための方法に係る。特に、コレ
クタ抵抗の減少に作用しないデバイスのサブコレクタ領
域が排除され、これにより、サブコレクタ領域が減少さ
れ、これは、次いで、ベース・コレクタキャパシタンス
を減少する。このように、カットオフ周波数ｆT に影響
することなく最大電力利得周波数ｆmax が増加される。
【００１１】
【発明の実施の形態】本発明のこれら及び他の目的は、
添付図面を参照した以下の詳細な説明よって容易に理解
されよう。本発明は、最大電力利得周波数ｆmax を改善
するためにベース・コレクタキャパシタンスが減少され
たヘテロ接合バイポーラトランジスタ（ＨＢＴ）及びそ
の製造方法に関する。本発明の２つの実施形態について
以下に説明する。本発明の第１の実施形態は、図１ない
し８を参照して説明し、そして本発明の第２の実施形態
は、図９ないし１７を参照して説明する。
添付図面を参照した以下の詳細な説明よって容易に理解
されよう。本発明は、最大電力利得周波数ｆmax を改善
するためにベース・コレクタキャパシタンスが減少され
たヘテロ接合バイポーラトランジスタ（ＨＢＴ）及びそ
の製造方法に関する。本発明の２つの実施形態について
以下に説明する。本発明の第１の実施形態は、図１ない
し８を参照して説明し、そして本発明の第２の実施形態
は、図９ないし１７を参照して説明する。
【００１２】図１ないし８に示された第１の実施形態
は、酸素イオンインプランテーションをベースとするも
のであり、一方、図９ないし１７に示された実施形態
は、シリコンイオンインプランテーションをベースとす
るものであり、これは、コレクタ抵抗の減少に作用しな
いデバイスの領域を効果的に排除するものである。両方
の実施形態において、ベース・コレクタキャパシタンス
は、ベースメサとサブコレクタとの間の領域を減少する
ことによって減少され、最大電力利得周波数ｆmaxを改
善する。より詳細には、上記したように、最大電力利得
周波数ｆmax は、次の式に基づいて定義される。 ｆmax ＝〔ｆT ／８πＲb Ｃbc〕1/2 （２）
は、酸素イオンインプランテーションをベースとするも
のであり、一方、図９ないし１７に示された実施形態
は、シリコンイオンインプランテーションをベースとす
るものであり、これは、コレクタ抵抗の減少に作用しな
いデバイスの領域を効果的に排除するものである。両方
の実施形態において、ベース・コレクタキャパシタンス
は、ベースメサとサブコレクタとの間の領域を減少する
ことによって減少され、最大電力利得周波数ｆmaxを改
善する。より詳細には、上記したように、最大電力利得
周波数ｆmax は、次の式に基づいて定義される。 ｆmax ＝〔ｆT ／８πＲb Ｃbc〕1/2 （２）
【００１３】両方の実施形態は、比較的小さなサブコレ
クタ領域に基づく選択的サブコレクタを基礎とする。ベ
ース・コレクタキャパシタンスは、次の式（３）により
定義される。 Ｃbc＝ａbcεs ／ｔ （３） 但し、ａbcは、ベース・サブコレクタキャパシタの面積
であり、εs は、半導体の誘電率であり、そしてｔは、
空乏したサブコレクタの厚みである。
クタ領域に基づく選択的サブコレクタを基礎とする。ベ
ース・コレクタキャパシタンスは、次の式（３）により
定義される。 Ｃbc＝ａbcεs ／ｔ （３） 但し、ａbcは、ベース・サブコレクタキャパシタの面積
であり、εs は、半導体の誘電率であり、そしてｔは、
空乏したサブコレクタの厚みである。
【００１４】ベース・コレクタキャパシタンスは、ベー
スメサとサブコレクタとの接合部の面積に正比例するの
で、サブコレクタの作用面積を減少すると、ベース・コ
レクタキャパシタンスが減少され、ひいては、最大電力
利得周波数ｆmax が増加される。
スメサとサブコレクタとの接合部の面積に正比例するの
で、サブコレクタの作用面積を減少すると、ベース・コ
レクタキャパシタンスが減少され、ひいては、最大電力
利得周波数ｆmax が増加される。
【００１５】第１の実施形態を説明すれば、ｎ＋サブコ
レクタ層の酸素インプランテーションを用いて、サブコ
レクタの面積が制限される。図１ないし５を参照すれ
ば、例えば、分子ビームエピタキシー（ＭＢＥ）により
成長された参照番号２０で示すｎ＋サブコレクタは、半
絶縁ＧａＡｓ基体２２の上に成長される。サブコレクタ
２０は、例えば、ｎ＝３ｘ１０18ｃｍ-3のドーピング濃
度をもつ０．６μｍ厚みのシリコンドープされたＧａＡ
ｓ層である。既知の形態でエピタキシャルＨＢＴ構造の
残り部分を成長するのではなく、図２に示すように、サ
ブコレクタ層２０がＭＢＥシステムから除去され、そし
てホトレジスト２４でパターン化される。図３に示すよ
うに、ホトレジスト２４で覆われない部分２６及び２８
は、酸素イオンを用いてインプランテーションされる。
ホトレジスト２４で保護されたエリアは、比較的高い導
電性に保持されるが、酸素イオンインプランテーション
に曝されたエリア２６及び２８は、比較的高抵抗性であ
る。
レクタ層の酸素インプランテーションを用いて、サブコ
レクタの面積が制限される。図１ないし５を参照すれ
ば、例えば、分子ビームエピタキシー（ＭＢＥ）により
成長された参照番号２０で示すｎ＋サブコレクタは、半
絶縁ＧａＡｓ基体２２の上に成長される。サブコレクタ
２０は、例えば、ｎ＝３ｘ１０18ｃｍ-3のドーピング濃
度をもつ０．６μｍ厚みのシリコンドープされたＧａＡ
ｓ層である。既知の形態でエピタキシャルＨＢＴ構造の
残り部分を成長するのではなく、図２に示すように、サ
ブコレクタ層２０がＭＢＥシステムから除去され、そし
てホトレジスト２４でパターン化される。図３に示すよ
うに、ホトレジスト２４で覆われない部分２６及び２８
は、酸素イオンを用いてインプランテーションされる。
ホトレジスト２４で保護されたエリアは、比較的高い導
電性に保持されるが、酸素イオンインプランテーション
に曝されたエリア２６及び２８は、比較的高抵抗性であ
る。
【００１６】比較的高ドーズ量のインプランテーション
スケジュールを使用し、サブコレクタ２０の酸素イオン
インプランテーションしたエリア２６及び２８を、図４
に示し以下に詳細に述べるＭＢＥ成長３０の後に高抵抗
性に保持できるようにする。図６に示すように、約４０
ｋｅＶないし約３５０ｋｅＶまで変化する複数の加速エ
ネルギーが酸素イオンインプランテーションに使用され
る。デバイス分離に用いられる通常の酸素イオンインプ
ランテーションスケジュールは、この用途では充分でな
い、というのは、このような通常のスケジュールでは、
サブコレクタのインプランテーションされた領域２６及
び２８が以下に述べるＭＢＥ成長層３０の後に導電性と
なるからである。比較的高抵抗性のインプランテーショ
ンされたエリア２６及び２８を形成するための酸素プロ
ファイルが図６に示されている。
スケジュールを使用し、サブコレクタ２０の酸素イオン
インプランテーションしたエリア２６及び２８を、図４
に示し以下に詳細に述べるＭＢＥ成長３０の後に高抵抗
性に保持できるようにする。図６に示すように、約４０
ｋｅＶないし約３５０ｋｅＶまで変化する複数の加速エ
ネルギーが酸素イオンインプランテーションに使用され
る。デバイス分離に用いられる通常の酸素イオンインプ
ランテーションスケジュールは、この用途では充分でな
い、というのは、このような通常のスケジュールでは、
サブコレクタのインプランテーションされた領域２６及
び２８が以下に述べるＭＢＥ成長層３０の後に導電性と
なるからである。比較的高抵抗性のインプランテーショ
ンされたエリア２６及び２８を形成するための酸素プロ
ファイルが図６に示されている。
【００１７】図４を参照すれば、酸素イオンインプラン
テーションの後に、ホトレジスト２４を除去して、その
酸素イオンインプランテーションされたエリア２６及び
２８並びにサブコレクタ２０の上に、コレクタ、ベース
及びエミッタ層（参照番号３０で一般に示す）を成長さ
せることができる。シリコンで３ｘ１０18ｃｍ-3にドー
プされた薄い〜５０Åのｎ＋ＧａＡｓ層をコレクタ／サ
ブコレクタ界面に使用して、コレクタの擬似電界に対す
る界面フェルミ準位のピン止め効果を減少することがで
きる。コレクタ、ベース、エミッタ層３０は、約１．１
μｍの厚みまで成長することができる。例えば、参考と
してここに取り上げる米国特許第５，１６２，２４３号
に詳細に述べられた従来のプロセスを用いて、ベース、
コレクタ及びエミッタ領域を形成することができ、より
詳細には、ベース及びエミッタメサ各々３２及び３４並
びにコレクタ３５と、ベース、エミッタ及びコレクタオ
ーミック接点各々３６、３８及び４０とを形成すること
ができる。
テーションの後に、ホトレジスト２４を除去して、その
酸素イオンインプランテーションされたエリア２６及び
２８並びにサブコレクタ２０の上に、コレクタ、ベース
及びエミッタ層（参照番号３０で一般に示す）を成長さ
せることができる。シリコンで３ｘ１０18ｃｍ-3にドー
プされた薄い〜５０Åのｎ＋ＧａＡｓ層をコレクタ／サ
ブコレクタ界面に使用して、コレクタの擬似電界に対す
る界面フェルミ準位のピン止め効果を減少することがで
きる。コレクタ、ベース、エミッタ層３０は、約１．１
μｍの厚みまで成長することができる。例えば、参考と
してここに取り上げる米国特許第５，１６２，２４３号
に詳細に述べられた従来のプロセスを用いて、ベース、
コレクタ及びエミッタ領域を形成することができ、より
詳細には、ベース及びエミッタメサ各々３２及び３４並
びにコレクタ３５と、ベース、エミッタ及びコレクタオ
ーミック接点各々３６、３８及び４０とを形成すること
ができる。
【００１８】図７及び８に示すように、ベース・コレク
タキャパシタンスＣbcは、その元の値の約２５％に減少
される。上記したように、サブコレクタ２０の面積を減
少することにより、サブコレクタとベースメサ３２の接
合部の面積が減少され、これにより、有効なベース・コ
レクタキャパシタンスＣbcが減少される。ベース・コレ
クタキャパシタンスＣbcが減少されることにより、最大
電力利得周波数ｆmaxが比例的に増加される。
タキャパシタンスＣbcは、その元の値の約２５％に減少
される。上記したように、サブコレクタ２０の面積を減
少することにより、サブコレクタとベースメサ３２の接
合部の面積が減少され、これにより、有効なベース・コ
レクタキャパシタンスＣbcが減少される。ベース・コレ
クタキャパシタンスＣbcが減少されることにより、最大
電力利得周波数ｆmaxが比例的に増加される。
【００１９】図９ないし１７は、本発明の別の実施形態
を示している。図９ないし１７に示された別の実施形態
は、第１の実施形態と同様に、選択的サブコレクタに基
づいているが、サブコレクタの面積を減少するために選
択的にシリコンインプランテーションされた層を使用し
ている。特に、図９及び１０を参照すれば、例えば、６
２５μｍ厚みの処女半絶縁ＧａＡｓ基体５０にホトレジ
スト５２がコーティングされる。
を示している。図９ないし１７に示された別の実施形態
は、第１の実施形態と同様に、選択的サブコレクタに基
づいているが、サブコレクタの面積を減少するために選
択的にシリコンインプランテーションされた層を使用し
ている。特に、図９及び１０を参照すれば、例えば、６
２５μｍ厚みの処女半絶縁ＧａＡｓ基体５０にホトレジ
スト５２がコーティングされる。
【００２０】図１１に示すように、シリコンイオンイン
プランテーションを用いて、基体の表面に選択的導電性
のサブコレクタ領域５４が形成される。シリコンインプ
ランテーションプロファイルが図１５に示されており、
これは、図示されたように、５０ｋｅＶないし２６０ｋ
ｅＶの複数の加速エネルギーで行われる。次いで、図１
２に示すように、ホトレジスト５２が剥離される。ホト
レジスト５２が剥離されると、上記したように従来の仕
方で、図１３に示すように、例えば、１．１μｍの厚み
までコレクタ、ベース及びエミッタ層５６が形成され
る。コレクタ、ベース及びエミッタ層５６が成長する
と、ベース及びエミッタメサ５８及び６０、コレクタ６
１、並びにベース、エミッタ及びコレクタオーミック金
属接点６２、６４及び６６として形成されたベース、エ
ミッタ及びコレクタ領域が上記のように従来の仕方で形
成される。
プランテーションを用いて、基体の表面に選択的導電性
のサブコレクタ領域５４が形成される。シリコンインプ
ランテーションプロファイルが図１５に示されており、
これは、図示されたように、５０ｋｅＶないし２６０ｋ
ｅＶの複数の加速エネルギーで行われる。次いで、図１
２に示すように、ホトレジスト５２が剥離される。ホト
レジスト５２が剥離されると、上記したように従来の仕
方で、図１３に示すように、例えば、１．１μｍの厚み
までコレクタ、ベース及びエミッタ層５６が形成され
る。コレクタ、ベース及びエミッタ層５６が成長する
と、ベース及びエミッタメサ５８及び６０、コレクタ６
１、並びにベース、エミッタ及びコレクタオーミック金
属接点６２、６４及び６６として形成されたベース、エ
ミッタ及びコレクタ領域が上記のように従来の仕方で形
成される。
【００２１】図１６及び１７に示すように、シリコンイ
ンプランテーションプロファイルにより生じるサブコレ
クタ・ベース接合は、元のサブコレクタ・ベース接合の
面積の約４０％に過ぎず、これは最大電力利得周波数ｆ
max を約５０％増加させる。
ンプランテーションプロファイルにより生じるサブコレ
クタ・ベース接合は、元のサブコレクタ・ベース接合の
面積の約４０％に過ぎず、これは最大電力利得周波数ｆ
max を約５０％増加させる。
【００２２】上記した両方の技術は、ＧａＡｓ−ＡｌＧ
ａＡｓ、ＧａＡｓ−ＩｎＧａＰ、ＩｎＧａＡｓ−ＩｎＡ
ｌＡｓ及びＩｎＧａＡｓ−ＩｎＰ材料系統を含むヘテロ
接合バイポーラトランジスタに適用することができる。
この材料は、この分野で良く知られた他の分子ビームエ
ピタキシー又は金属有機化学蒸着技術によって製造する
ことができる。
ａＡｓ、ＧａＡｓ−ＩｎＧａＰ、ＩｎＧａＡｓ−ＩｎＡ
ｌＡｓ及びＩｎＧａＡｓ−ＩｎＰ材料系統を含むヘテロ
接合バイポーラトランジスタに適用することができる。
この材料は、この分野で良く知られた他の分子ビームエ
ピタキシー又は金属有機化学蒸着技術によって製造する
ことができる。
【００２３】上記教示に鑑み、本発明の多数の変更や修
正が明らかであろう。従って、本発明は、特許請求の範
囲内で、上記とは異なる仕方で実施できることを理解さ
れたい。
正が明らかであろう。従って、本発明は、特許請求の範
囲内で、上記とは異なる仕方で実施できることを理解さ
れたい。
【図１】本発明の製造方法の第１の実施例の段階を示す
断面図である。
断面図である。
【図２】本発明の製造方法の第１の実施例の段階を示す
断面図である。
断面図である。
【図３】本発明の製造方法の第１の実施例の段階を示す
断面図である。
断面図である。
【図４】本発明の製造方法の第１の実施例の段階を示す
断面図である。
断面図である。
【図５】本発明の製造方法の第１の実施例の段階を示す
断面図である。
断面図である。
【図６】４０ｋｅＶないし３５０ｋｅＶの種々の加速エ
ネルギーに対し深さの関数として酸素イオンインプラン
テーション濃度を示すグラフである。
ネルギーに対し深さの関数として酸素イオンインプラン
テーション濃度を示すグラフである。
【図７】図１ないし５の方法に基づいて形成されたＨＢ
Ｔの平面図である。
Ｔの平面図である。
【図８】図７の８−８線に沿ったＨＢＴの断面図であ
る。
る。
【図９】本発明の製造方法の第２の実施形態の段階を示
す断面図である。
す断面図である。
【図１０】本発明の製造方法の第２の実施形態の段階を
示す断面図である。
示す断面図である。
【図１１】本発明の製造方法の第２の実施形態の段階を
示す断面図である。
示す断面図である。
【図１２】本発明の製造方法の第２の実施形態の段階を
示す断面図である。
示す断面図である。
【図１３】本発明の製造方法の第２の実施形態の段階を
示す断面図である。
示す断面図である。
【図１４】本発明の製造方法の第２の実施形態の段階を
示す断面図である。
示す断面図である。
【図１５】５０ｋｅＶないし２６０ｋｅＶの種々の加速
エネルギーに対しシリコンインプランテーションの深さ
の関数としてドーピング密度を示すグラフである。
エネルギーに対しシリコンインプランテーションの深さ
の関数としてドーピング密度を示すグラフである。
【図１６】図９ないし１４の方法に基づいて形成された
ＨＢＴの平面図である。
ＨＢＴの平面図である。
【図１７】図１６の１７−１７線に沿ったＨＢＴの断面
図である。
図である。
【符号の説明】 ２０ サブコレクタ ２２ 基体 ２４ ホトレジスト ２６、２８ 酸素イオンインプランテーションされたエ
リア ３０ コレクタ、ベース、エミッタ層 ３２ ベースメサ ３４ エミッタメサ ３５ コレクタ ３６、３８、４０ オーミック接点
リア ３０ コレクタ、ベース、エミッタ層 ３２ ベースメサ ３４ エミッタメサ ３５ コレクタ ３６、３８、４０ オーミック接点
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成９年３月２７日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【特許請求の範囲】
───────────────────────────────────────────────────── フロントページの続き (72)発明者 マイケル ラマート アメリカ合衆国 カリフォルニア州 90266 マンハッタン ビーチ シックス ス ストリート 1727 (72)発明者 アーロン ケンジ オキ アメリカ合衆国 カリフォルニア州 90502 トーランス ケンウッド アベニ ュー 22114
Claims (29)
- 【請求項１】 最大電力利得周波数を増加したヘテロ接
合バイポーラトランジスタを製造する方法において、 （ａ）所定の基体を用意し、 （ｂ）上記基体に所定のサブコレクタを形成し、 （ｃ）上記サブコレクタの所定部分の上にホトレジスト
をパターン化し、 （ｄ）上記ホトレジストで覆われない上記サブコレクタ
のエリアに酸素イオンをインプランテーションして、選
択的サブコレクタを形成し、 （ｅ）上記ホトレジストを除去し、 （ｆ）上記サブコレクタ、及び上記ホトレジストで覆わ
れた上記エリアの上にコレクタ、ベース、エミッタ領域
を形成し、そして （ｇ）上記ベース、コレクタ及びエミッタ領域にオーミ
ック接点を形成する、という段階を備えたことを特徴と
する方法。 - 【請求項２】 上記所定の基体はＧａＡｓである請求項
１に記載の方法。 - 【請求項３】 上記酸素イオンのインプランテーション
には、約４０ｋｅＶ以上の加速エネルギーを使用する請
求項１に記載の方法。 - 【請求項４】 上記酸素イオンのインプランテーション
には、複数の加速エネルギーを使用する請求項１に記載
の方法。 - 【請求項５】 上記複数の加速エネルギーの各々は、約
４０ｋｅＶより大きい請求項４に記載の方法。 - 【請求項６】 上記複数の加速エネルギーは、約４０ｋ
ｅＶから約３５０ｋｅＶまで変化する請求項４に記載の
方法。 - 【請求項７】 上記所定のサブコレクタは、ｎ＋型材料
である請求項１に記載の方法。 - 【請求項８】 上記サブコレクタは、分子ビームエピタ
キシーにより成長される請求項１に記載の方法。 - 【請求項９】 所定の基体と、 上記所定の基体の一部分の上に形成された所定のサブコ
レクタと、 上記所定のサブコレクタで覆われない上記所定の基体の
一部分の上に形成された所定の高抵抗率エリアと、 オーミック金属性接点が形成されたコレクタ領域と、 オーミック金属接点が形成されたベース領域と、 オーミック金属接点が形成されたエミッタ領域とを備え
たことを特徴とするヘテロ接合バイポーラトランジスタ
（ＨＢＴ）。 - 【請求項１０】 上記所定の基体は、半絶縁ＧａＡｓで
形成される請求項９に記載のＨＢＴ。 - 【請求項１１】 上記所定のサブコレクタは、ｎ＋材料
で形成される請求項９に記載のＨＢＴ。 - 【請求項１２】 上記所定の高抵抗率エリアは、酸素イ
オンインプランテーションで形成される請求項９に記載
のＨＢＴ。 - 【請求項１３】 上記酸素イオンのインプランテーショ
ンには、約４０ｋｅＶより大きい加速エネルギーを使用
する請求項１２に記載のＨＢＴ。 - 【請求項１４】 上記酸素イオンのインプランテーショ
ンには、複数の加速エネルギーを使用する請求項１２に
記載のＨＢＴ。 - 【請求項１５】 上記複数の加速エネルギーは、約４０
ｋｅＶから約３５０ｋｅＶまで変化する請求項１４に記
載のＨＢＴ。 - 【請求項１６】 最大電力利得周波数を増加したヘテロ
接合バイポーラトランジスタ（ＨＢＴ）を製造する方法
において、 （ａ）所定の基体を用意し、 （ｂ）上記所定の基体の所定部分の上にホトレジストを
パターン化し、 （ｃ）上記ホトレジストで覆われない上記基体の所定部
分にシリコンイオンをインプランテーションして、サブ
コレクタを形成し、 （ｄ）上記サブコレクタの上にコレクタ、ベース及びエ
ミッタ領域を形成し、そして （ｅ）上記ベース、コレクタ及びエミッタ領域にオーミ
ック接点を形成する、という段階を備えたことを特徴と
する方法。 - 【請求項１７】 上記所定の基体は、ＧａＡｓである請
求項１６に記載の方法。 - 【請求項１８】 上記シリコンイオンのインプランテー
ションには、約５０ｋｅＶ以上の加速エネルギーを使用
する請求項１６に記載の方法。 - 【請求項１９】 上記シリコンイオンのインプランテー
ションには、複数の加速エネルギーを使用する請求項１
６に記載の方法。 - 【請求項２０】 上記複数の加速エネルギーの各々は、
約５０ｋｅＶより大きい請求項１９に記載の方法。 - 【請求項２１】 上記複数の加速エネルギーは、約５０
ｋｅＶから約２６０ｋｅＶまで変化する請求項１９に記
載の方法。 - 【請求項２２】 上記所定のサブコレクタは、ｎ＋型の
材料である請求項１６に記載の方法。 - 【請求項２３】 所定の基体と、 上記所定の基体の一部分に形成された所定のサブコレク
タと、 オーミック金属性接点が形成されたコレクタ領域と、 オーミック金属接点が形成されたベース領域と、 オーミック金属接点が形成されたエミッタ領域とを備え
たことを特徴とするヘテロ接合バイポーラトランジスタ
（ＨＢＴ）。 - 【請求項２４】 上記所定の基体は、半絶縁ＧａＡｓで
形成される請求項２３に記載のＨＢＴ。 - 【請求項２５】 上記所定のサブコレクタは、ｎ＋材料
で形成される請求項２３に記載のＨＢＴ。 - 【請求項２６】 上記サブコレクタは、シリコンのイオ
ンインプランテーションで形成される請求項２３に記載
のＨＢＴ。 - 【請求項２７】 上記シリコンのイオンインプランテー
ションには、５０ｋｅＶより大きい加速エネルギーが使
用される請求項２３に記載のＨＢＴ。 - 【請求項２８】 上記シリコンのイオンインプランテー
ションには、複数の加速エネルギーが使用される請求項
２３に記載の方法。 - 【請求項２９】 上記複数の加速エネルギーは、約５０
ｋｅＶから約２６０ｋｅＶまで変化する請求項２８に記
載のＨＢＴ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/611117 | 1996-03-05 | ||
| US08/611,117 US5672522A (en) | 1996-03-05 | 1996-03-05 | Method for making selective subcollector heterojunction bipolar transistors |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09246282A true JPH09246282A (ja) | 1997-09-19 |
Family
ID=24447696
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9040387A Pending JPH09246282A (ja) | 1996-03-05 | 1997-02-25 | 選択的サブコレクタヘテロ接合バイポーラトランジスタ |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5672522A (ja) |
| EP (1) | EP0794565A1 (ja) |
| JP (1) | JPH09246282A (ja) |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5859447A (en) * | 1997-05-09 | 1999-01-12 | Yang; Edward S. | Heterojunction bipolar transistor having heterostructure ballasting emitter |
| US6107151A (en) * | 1997-05-09 | 2000-08-22 | Research Triangle Institute | Heterojunction bipolar transistor and method of manufacturing |
| KR100305593B1 (ko) | 1998-08-25 | 2001-10-19 | 오길록 | 이종접합쌍극자소자의제조방법 |
| JP2001127071A (ja) * | 1999-08-19 | 2001-05-11 | Hitachi Ltd | 半導体装置及びその製造方法 |
| SE517711C3 (sv) * | 1999-12-02 | 2002-08-21 | Ericsson Telefon Ab L M | Förfarande vid tillverkning av bipolär transistorstruktur |
| US6573539B2 (en) | 2000-01-10 | 2003-06-03 | International Business Machines Corporation | Heterojunction bipolar transistor with silicon-germanium base |
| US6251738B1 (en) | 2000-01-10 | 2001-06-26 | International Business Machines Corporation | Process for forming a silicon-germanium base of heterojunction bipolar transistor |
| TW483171B (en) * | 2000-03-16 | 2002-04-11 | Trw Inc | Ultra high speed heterojunction bipolar transistor having a cantilevered base. |
| US6552374B2 (en) * | 2001-01-17 | 2003-04-22 | Asb, Inc. | Method of manufacturing bipolar device and structure thereof |
| US6531722B2 (en) * | 2001-02-26 | 2003-03-11 | Sumitomo Electric Industries, Ltd. | Bipolar transistor |
| US6864742B2 (en) * | 2001-06-08 | 2005-03-08 | Northrop Grumman Corporation | Application of the doherty amplifier as a predistortion circuit for linearizing microwave amplifiers |
| US6469581B1 (en) | 2001-06-08 | 2002-10-22 | Trw Inc. | HEMT-HBT doherty microwave amplifier |
| JP2003243527A (ja) * | 2002-02-15 | 2003-08-29 | Hitachi Ltd | 半導体装置の製造方法 |
| US6949776B2 (en) * | 2002-09-26 | 2005-09-27 | Rockwell Scientific Licensing, Llc | Heterojunction bipolar transistor with dielectric assisted planarized contacts and method for fabricating |
| US20040090834A1 (en) * | 2002-11-12 | 2004-05-13 | Yang Kyoung Hoon | Based pad layout for reducing parasitic base-collector capacitance and method of fabricating HBT using the same |
| US7067898B1 (en) | 2004-05-25 | 2006-06-27 | Hrl Laboratories, Llc | Semiconductor device having a self-aligned base contact and narrow emitter |
| US7259444B1 (en) | 2004-07-20 | 2007-08-21 | Hrl Laboratories, Llc | Optoelectronic device with patterned ion implant subcollector |
| US7368764B1 (en) | 2005-04-18 | 2008-05-06 | Hrl Laboratories, Llc | Heterojunction bipolar transistor and method to make a heterojunction bipolar transistor |
| US10680077B2 (en) * | 2018-06-28 | 2020-06-09 | Xg Microelectronics Inc. | Fabrication of heterojunction bipolar transistors with a selectively grown collector/sub-collector |
Family Cites Families (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3780359A (en) * | 1971-12-20 | 1973-12-18 | Ibm | Bipolar transistor with a heterojunction emitter and a method fabricating the same |
| JPS51123562A (en) * | 1975-04-21 | 1976-10-28 | Sony Corp | Production method of semiconductor device |
| US4029522A (en) * | 1976-06-30 | 1977-06-14 | International Business Machines Corporation | Method to fabricate ion-implanted layers with abrupt edges to reduce the parasitic resistance of Schottky barrier fets and bipolar transistors |
| FR2513439B1 (fr) * | 1981-09-18 | 1985-09-13 | Labo Electronique Physique | Procede de traitement de substrat de gaas, par implantation ionique, et substrats ainsi obtenus |
| FR2525028A1 (fr) * | 1982-04-09 | 1983-10-14 | Chauffage Nouvelles Tech | Procede de fabrication de transistors a effet de champ, en gaas, par implantations ioniques et transistors ainsi obtenus |
| JPS6381855A (ja) * | 1986-09-25 | 1988-04-12 | Mitsubishi Electric Corp | ヘテロ接合バイポ−ラトランジスタの製造方法 |
| FR2616590B1 (fr) * | 1987-06-15 | 1990-03-02 | Commissariat Energie Atomique | Procede de fabrication d'une couche d'isolant enterree dans un substrat semi-conducteur par implantation ionique et structure semi-conductrice comportant cette couche |
| US4967253A (en) * | 1988-08-31 | 1990-10-30 | International Business Machines Corporation | Bipolar transistor integrated circuit technology |
| US5064772A (en) * | 1988-08-31 | 1991-11-12 | International Business Machines Corporation | Bipolar transistor integrated circuit technology |
| US4954457A (en) * | 1988-10-31 | 1990-09-04 | International Business Machines Corporation | Method of making heterojunction bipolar transistors |
| US5098853A (en) * | 1988-11-02 | 1992-03-24 | Hughes Aircraft Company | Self-aligned, planar heterojunction bipolar transistor and method of forming the same |
| US5041393A (en) * | 1988-12-28 | 1991-08-20 | At&T Bell Laboratories | Fabrication of GaAs integrated circuits |
| US5028549A (en) * | 1989-04-10 | 1991-07-02 | Rockwell International | Etched back edge isolation process for heterojunction bipolar transistors |
| JPH03229426A (ja) * | 1989-11-29 | 1991-10-11 | Texas Instr Inc <Ti> | 集積回路及びその製造方法 |
| DE59010471D1 (de) * | 1990-06-07 | 1996-10-02 | Siemens Ag | Verfahren zur Herstellung von Bipolartransistoren mit extrem reduzierter Basis-Kollektor-Kapazität |
| US5252143A (en) * | 1990-10-15 | 1993-10-12 | Hewlett-Packard Company | Bipolar transistor structure with reduced collector-to-substrate capacitance |
| US5243207A (en) * | 1991-03-15 | 1993-09-07 | Texas Instruments Incorporated | Method to integrate HBTs and FETs |
| JPH05109753A (ja) * | 1991-08-16 | 1993-04-30 | Toshiba Corp | バイポーラトランジスタ |
| US5162243A (en) * | 1991-08-30 | 1992-11-10 | Trw Inc. | Method of producing high reliability heterojunction bipolar transistors |
| US5286997A (en) * | 1992-03-31 | 1994-02-15 | Texas Instruments Incorporated | Method for forming an isolated, low resistance epitaxial subcollector for bipolar transistors |
| US5298438A (en) * | 1992-08-31 | 1994-03-29 | Texas Instruments Incorporated | Method of reducing extrinsic base-collector capacitance in bipolar transistors |
| US5242843A (en) * | 1992-10-28 | 1993-09-07 | Allied-Signal Inc. | Method for making a heterojunction bipolar transistor with improved high frequency response |
| US5362657A (en) * | 1992-11-25 | 1994-11-08 | Texas Instruments Incorporated | Lateral complementary heterojunction bipolar transistor and processing procedure |
-
1996
- 1996-03-05 US US08/611,117 patent/US5672522A/en not_active Expired - Lifetime
-
1997
- 1997-02-21 EP EP97102889A patent/EP0794565A1/en not_active Withdrawn
- 1997-02-25 JP JP9040387A patent/JPH09246282A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| EP0794565A1 (en) | 1997-09-10 |
| US5672522A (en) | 1997-09-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH09246282A (ja) | 選択的サブコレクタヘテロ接合バイポーラトランジスタ | |
| US5298438A (en) | Method of reducing extrinsic base-collector capacitance in bipolar transistors | |
| EP0829906A2 (en) | Junction high electron mobility transistor-heterojunction bipolar transistor (jhemt-hbt) monolithic microwave integrated circuit (mmic) and single growth method of fabrication | |
| EP2001052A2 (en) | Semiconductor device and manufacturing method thereof | |
| US5147775A (en) | Method of fabricating a high-frequency bipolar transistor | |
| JP2002319589A (ja) | 半導体装置およびこれを用いた電力増幅器 | |
| US5344786A (en) | Method of fabricating self-aligned heterojunction bipolar transistors | |
| JPH084091B2 (ja) | プレ−ナ型ヘテロ接合バイポ−ラデバイスおよびその製作方法 | |
| US5434091A (en) | Method for making collector up bipolar transistors having reducing junction capacitance and increasing current gain | |
| JPH07283234A (ja) | 高速性能用の二重エピタキシーヘテロ接合バイポーラトランジスタ | |
| US5700701A (en) | Method for reducing junction capacitance and increasing current gain in collector-up bipolar transistors | |
| JP2576828B2 (ja) | 高利得ｍｉｓトランジスタ | |
| Hayama et al. | Submicrometer fully self-aligned AlGaAs/GaAs heterojunction bipolar transistor | |
| JPH04132230A (ja) | ヘテロバイポーラトランジスタの製造方法 | |
| US5946582A (en) | Method of making an InP-based heterojunction bipolar transistor with reduced base-collector capacitance | |
| JP3874919B2 (ja) | 化合物半導体装置 | |
| US5471078A (en) | Self-aligned heterojunction bipolar transistor | |
| JP2808145B2 (ja) | 半導体装置 | |
| JPS63248168A (ja) | ヘテロ接合バイポ−ラトランジスタおよびその製造方法 | |
| JP2504767B2 (ja) | ヘテロ接合バイポ−ラトランジスタの製造方法 | |
| JP2518347B2 (ja) | バイポ―ラトランジスタの製造方法 | |
| JP3127510B2 (ja) | 半導体装置の製造方法 | |
| JP2841380B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JPS634677A (ja) | 半導体装置の製造方法 | |
| JPH07263460A (ja) | Ｈｂｔ型化合物半導体装置とその製造方法 |